JPH07112064B2 - 絶縁ゲート電界効果型トランジスタ - Google Patents

絶縁ゲート電界効果型トランジスタ

Info

Publication number
JPH07112064B2
JPH07112064B2 JP61027431A JP2743186A JPH07112064B2 JP H07112064 B2 JPH07112064 B2 JP H07112064B2 JP 61027431 A JP61027431 A JP 61027431A JP 2743186 A JP2743186 A JP 2743186A JP H07112064 B2 JPH07112064 B2 JP H07112064B2
Authority
JP
Japan
Prior art keywords
source
drain
electrode
region
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61027431A
Other languages
English (en)
Other versions
JPS62185373A (ja
Inventor
昌典 衣笠
教成 田中
宏 茂原
博普 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61027431A priority Critical patent/JPH07112064B2/ja
Priority to US07/005,668 priority patent/US4821084A/en
Priority to DE8787100813T priority patent/DE3782748T2/de
Priority to EP87100813A priority patent/EP0234276B1/en
Priority to KR1019870001084A priority patent/KR900003839B1/ko
Publication of JPS62185373A publication Critical patent/JPS62185373A/ja
Priority to GR88300016T priority patent/GR880300016T1/el
Publication of JPH07112064B2 publication Critical patent/JPH07112064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/998—Input and output buffer/driver structures

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は絶縁ゲート電界効果型トランジスタに関し、特
に相互コンダクタンスの大きなゲート絶縁電界効果型ト
ランジスタを必要とするIC出力バッファーに使用される
ものである。
（従来の技術） 従来、絶縁ゲート電界効果型トランジスタとしては、例
えば第４図に示すものが知られている（特公昭46−1058
号公報）。このトランジスタは、第４図に示す如く、半
導体基板１と、この基板１の主面に網目状に形成され近
隣する４方の領域が全て他の領域であるように交互に配
列されたソース領域２…及びドレイン領域３…とを備え
たことを特徴とするものである。同トランジスタにおい
ては、前記ソース領域２に接続するAlからなるソース電
極4a、4b、及び前記ドレイン領域３に接続するAlからな
るドレイン電極5a、5bの接続方向が夫々ソース領域２、
ドレイン領域３に対して対角線方向となっている。こう
した構造のトランジスタにおいて、相互コンダクタンス
（gm）が大きい時には、Al等による配線の許容電流の点
から、ソース電極やドレイン電極の配線幅は極力太くす
べきである。
（発明が解決しようとする問題点） しかしながら、上記構造のトランジスタの場合、ソース
電極やドレイン電極が対角線方向に配列されるため、配
線長は長く配線幅は小さくなる。従って、トランジスタ
を設計するある設計基準の範囲においてはかならずしも
最良のパターン構成とは言えない。
また、従来、第５図に示す構造の電界効果型トランジス
タが知られている。このトランジスタは、ソース領域２
やドレイン領域３に対するコンタクトホール６の形状を
対角線方向に沿って長方形とするもので、ドレイン領域
３とドレイン電極５との接触面積を拡大させてコンタク
ト抵抗の低減化を図ったものである。しかしながら、第
５図に示すトランジスタの場合も、第４図のと同様、配
線幅を十分に太くするには至らなかった。
更に、従来、第６図に示す電界効果トランジスタが知ら
れている（特開昭60−53085号公報）。このトランジス
タは、コンタクトホール７の形状をソース電極４やドレ
イン電極５に沿って長い六角形状としたことを特徴と
し、第５図のトランジスタに比べ更にドレイン領域３の
コンタクト抵抗を低減化しようとしたものである。しか
しながら、このトランジスタも配線幅を十分広くするに
は至らない。
本発明は上記事情に鑑みてなされたもので、ソース電極
やドレイン電極の配線幅を従来と比べて太くして相互コ
ンダクタンスを大きく設定できる絶縁ゲート電界効果型
トランジスタを提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、半導体基板と、該基板主面に網目状に形成さ
れ近隣する４方の領域が全て他の領域であるように交互
に配列されたソース領域及びドレイン領域と、前記ソー
ス領域にコンタクトホールを介して接続するソース電極
と、前記ドレイン領域にコンタクトホールを介して接続
するドレイン電極とを具備する絶縁ゲート電界効果型ト
ランジスタにおいて、 前記ソース電極及びドレイン電極の接続方向が交互に配
列された前記ソース領域及びドレイン領域からなる列に
対して夫々垂直又は平行となり、かつ前記ソース電極又
はドレイン電極が前記コンタクトホールで隣接するドレ
イン電極又はソース電極側に交互に突出して幅広とな
り、更に突出部分における前記ソース電極とドレイン電
極間の間隔をｄ、同電極間の最大間隔をｄ′、同電極の
パターンのピッチをｇとした場合、次式 が成立することを特徴とする絶縁ゲート電界効果型トラ
ンジスタであり、もって前記ソース電極及びドレイン電
極の配線幅を従来よりも太くし相互コンダクタンスを大
きく設定することを図ったものである。
（作用） 本発明によれば、ソース電極及びドレイン電極の接続方
向を、交互に配列されたソース領域及びドレイン領域か
らなる列に対して垂直又は平行とすることにより、従来
のソース電極（又はドレイン電極）の幅よりも太くし、
相互コンダクタンスを大きくできる。
（実施例） 以下、本発明の一実施例を第１図〜第３図を参照して説
明する。ここで、第１図は本発明に係る絶縁ゲート電界
効果型トランジスタの要部を示す平面図、第２図は同ト
ランジスタのソース、ドレイン領域の配列状態を示すパ
ターン平面図、第３図は第２図は第１図を更に詳細に示
す平面図である。
図中の11は、例えばＰ型のシリコン基板である。この基
板11の主面には、N+型のソース領域（第２図の斜線部
分）12…及びN+型ドレイン領域13…が縦横に交互に配列
されている。そして、その一方の領域例えば任意のソー
ス領域12に隣接する４個の領域が全て他の領域例えばド
レイン領域13であるように形成されている。従って、ソ
ース領域12の４方にドレイン領域13があり、ドレイン領
域13の４方にはソース領域12が島状に分布している。前
記ソース領域12には例えばAlからなるソース電極14が形
成され、前記ドレイン領域13にはドレイン電極15がコン
タクトホールを介して電気的に接続されている。これら
ソース電極14及びドレイン電極15は互いに一つ置きに前
記基板11上に配置され、かつ該電極14及び15の接続方向
は交互に配列されたソース領域12及びドレイン領域から
なる列（２点鎖線）Ａに対して夫々平行になっている。
前記ソース電極14及びドレイン電極15は、コンタクトホ
ール16での具体的な形状は第１図に示す通りである。即
ち、ソース電極14を例にとると、ソース電極14はソース
領域12a、12b…と夫々コンタクトホール16a、16bで電気
的に接続され、コンタクトホール16aでは一方（左側）
に急峻な凸状となり、コンタクトホール16bでは逆方向
（右側）に急峻な凸状となり交互に凹凸を繰返すように
なっている。一方、前記ソース電極14と隣接するドレイ
ン電極15は、前記ソース電極14と同様、コンタクトホー
ル16cでは左側にかつコンタクトホール16dでは右側に急
峻な凸状となっている。なお、図中の17は前記ソース・
ドレイン領域12、13を囲むように形成された多結晶シリ
コンからなるゲート電極、18はコンタクトホール19を介
して前記ゲート電極17に接続するAlからなる信号線を夫
々示す。
本実施例によれば、ソース電極14及びドレイン電極15
を、その接続方向が交互に配列された前記ソース領域12
及びドレイン領域14からなる列Ａに対して夫々平行とな
るように形成するため、従来のトランジスタのゲートパ
ターンピッチを等しく設定し、同一基準にてソース電極
又はドレイン電極の配線幅を比較したところ、従来より
も広くできることが明らかとなった。以下、これについ
て詳述する。
第１図、第５図及び第６図のパターン例において、ａは
蒸着金属幅（ソース電極又はドレイン電極の配線幅、以
下単にAl線幅と呼ぶ）、ｂはコンタクトホールとゲート
電極の中心間隔、ｃはコンタクトホール幅、ｄは蒸着金
属線間隔（ソース電極とドレイン電極間隔）、ｅはコン
タクトホール蒸着金属線包含量、ｆ、ｇはゲートポリシ
リパターン（ソース又はドレイン電極パターン）のピッ
チを夫々示す。
従来例のパターンでのAl線幅ａ′は次式で与えられる。
一方、第１図に示す本実施例のパターンでのAl幅ａは、 2f≧ａ＋ｄ＋ｅ＋ｃ＋ｂ＋ｂ＋ｃ＋ｅ＋ｄ ＝ａ＋２（ｂ＋ｃ＋ｄ＋ｅ） …（２） となり、（２）式より ａ≦２（ｆ−ｂ−ｃ−ｄ−ｅ） …（３） となる。ここで、一定面積のソース領域、ドレイン領域
が与えられた時、即ちｆ＝ｇでａ＞ａ′となる設計基準
が存在すれば、本実施例によるパターンを使用する方が
配線幅を太く設計することができ、従来パターンに比べ
許容電流容量が大きくなるので大電流を流す出力バッフ
ァーやgmの大きなトランジスタのパターン構成としては
従来例より更に有効な手段となる。例えば、ｂ＝８μ
ｍ、ｃ＝６μｍ、ｄ＝６μｍ、ｅ＝４μｍ、f,g＝35μ
ｍとすれば、従来例のパターン構成の場合は となり、本実施例のパターン構成の場合はａ＝２（35−
８−６−４）＝22μｍとなり、本実施例発明によるAl線
幅が従来例よりも太くなる。
別の味方をすれば、本実施例のパターン構成にした場合
のAl幅ａは次式で現わされる。但し、ｄ′は第１図にお
けるソース電極（又はドレイン電極）の最大間隔を示
し、Al幅を決定づける重要な要素である。
ａ＝ｆ（＝ｇ）−ｄ′ …（４） （１）式、（４）式よりａ−ａ′＞０となる条件を求め
ると、 となり、 が得られ、（５）式を満足する設計基準であれば、Al線
幅は本発明によるパターン構成にした方が太く設定でき
る。
なお、上記実施例では、ソース電極又はドレイン電極の
コンタクトホール付近での形状を左（又は右）側に急峻
な凸状としたが、これに限らない。例えば、第７図に示
す如く左（右）側になだらかな凸状としても上記実施例
と同様な効果が得られる。
また、上記実施例では、ソース電極及びドレイン電極の
接続方向が第２図に示す如く交互に配列されたソース領
域及びドレイン領域からなる列Ａに対して平行となるよ
うに設定したが、これに限らない。例えば、上記接続方
向を上記列Ａに対し垂直となるように設定してもよい。
〔発明の効果〕
以上詳述した如く本発明によれば、ソース電極やドレイ
ン電極の配線幅を従来と比べて太くし、相互コンダクタ
ンスを大きく設定できる絶縁ゲート効果型トランジスタ
を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る絶縁ゲート電界効果型
トランジスタの要部を示す平面図、第２図は同トランジ
スタのソース・ドレイン領域の配列状態を示すパターン
平面図、第３図は第１図を更に詳細に示す平面図、第４
図は従来の絶縁ゲート電界効果型トランジスタのパター
ン平面図、第５図及び第６図はその他の従来の電界効果
型トランジスタの平面図、第７図は本発明の他の実施例
に係る絶縁ゲート電界効果型トランジスタの要部を示す
平面図である。 11…Ｐ型のシリコン基板、12、12a、12b…N+型のソース
領域、13、13a…N+型のドレイン領域、14…ソース電
極、15…ドレイン電極、16a〜16d、18…コンタクトホー
ル、17はゲート電極、19…信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 教成 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 茂原 宏 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 太田 博普 東京都千代田区九段南４丁目２番10号 正 英エンジニアリング株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、該基板主面に網目状に形成
    され近隣する４方の領域が全て他の領域であるように交
    互に配列されたソース領域及びドレイン領域と、前記ソ
    ース領域にコンタクトホールを介して接続するソース電
    極と、前記ドレイン領域にコンタクトホールを介して接
    続するドレイン電極とを具備する絶縁ゲート電界効果型
    トランジスタにおいて、 前記ソース電極及びドレイン電極の接続方向が交互に配
    列された前記ソース領域及びドレイン領域からなる列に
    対して夫々垂直又は平行となり、かつ前記ソース電極又
    はドレイン電極が前記コンタクトホールで隣接するドレ
    イン電極又はソース電極側に交互に突出して幅広とな
    り、更に突出部分における前記ソース電極とドレイン電
    極間の間隔をｄ、同電極間の最大間隔をｄ′、同電極の
    パターンのピッチをｇとした場合、次式 が成立することを特徴とする絶縁ゲート電界効果型トラ
    ンジスタ。
JP61027431A 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ Expired - Lifetime JPH07112064B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61027431A JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ
US07/005,668 US4821084A (en) 1986-02-10 1987-01-21 Insulated gate type field effect transistor
DE8787100813T DE3782748T2 (de) 1986-02-10 1987-01-21 Feldeffekttransistor mit isoliertem gate.
EP87100813A EP0234276B1 (en) 1986-02-10 1987-01-21 Insulated gate type field effect transistor
KR1019870001084A KR900003839B1 (ko) 1986-02-10 1987-02-10 절연게이트 전계효과 트랜지스터
GR88300016T GR880300016T1 (en) 1986-02-10 1988-05-20 Insulated gate type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61027431A JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPS62185373A JPS62185373A (ja) 1987-08-13
JPH07112064B2 true JPH07112064B2 (ja) 1995-11-29

Family

ID=12220917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61027431A Expired - Lifetime JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ

Country Status (6)

Country Link
US (1) US4821084A (ja)
EP (1) EP0234276B1 (ja)
JP (1) JPH07112064B2 (ja)
KR (1) KR900003839B1 (ja)
DE (1) DE3782748T2 (ja)
GR (1) GR880300016T1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200637A (en) * 1988-12-15 1993-04-06 Kabushiki Kaisha Toshiba MOS transistor and differential amplifier circuit with low offset
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH07112067B2 (ja) * 1990-01-24 1995-11-29 株式会社東芝 半導体装置
US5412239A (en) * 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JP2800884B2 (ja) * 1995-10-27 1998-09-21 日本電気株式会社 横型ｄｓａパワーｍｏｓｆｅｔを備えた半導体装置
US6084266A (en) * 1998-03-02 2000-07-04 Vanguard International Semiconductor Corporation Layout of semiconductor devices to increase the packing density of a wafer
US6713823B1 (en) * 2002-03-08 2004-03-30 Volterra Semiconductor Corporation Conductive routings in integrated circuits
US7012020B2 (en) * 2003-09-12 2006-03-14 Taiwan Semiconductor Manufacturing Co. Ltd. Multi-layered metal routing technique
JP4800017B2 (ja) * 2005-11-25 2011-10-26 エルピーダメモリ株式会社 半導体記憶装置
US20090072314A1 (en) * 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
EP2465141B1 (en) 2009-08-04 2021-04-07 GaN Systems Inc. Gallium nitride microwave and power switching transistors with matrix layout
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
JP2011159755A (ja) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd 半導体装置
KR20130088743A (ko) * 2010-04-13 2013-08-08 갠 시스템즈 인크. 아일랜드 토폴로지를 이용한 고밀도 질화 갈륨 디바이스
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
EP3832699B1 (en) * 2018-09-21 2025-03-05 Sony Semiconductor Solutions Corporation Semiconductor element and electronic circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device
US4152714A (en) * 1978-01-16 1979-05-01 Honeywell Inc. Semiconductor apparatus
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPS6092667A (ja) * 1983-10-27 1985-05-24 Fujitsu Ltd Ｍｉｓ型トランジスタ
JPS60145655A (ja) * 1984-01-09 1985-08-01 Toshiba Corp 半導体記憶装置
JPS60241257A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd リ−ド・オンリ−・メモリ
US4636825A (en) * 1985-10-04 1987-01-13 Fairchild Semiconductor Corporation Distributed field effect transistor structure

Also Published As

Publication number Publication date
EP0234276B1 (en) 1992-11-25
KR870008395A (ko) 1987-09-26
US4821084A (en) 1989-04-11
KR900003839B1 (ko) 1990-06-02
DE3782748D1 (de) 1993-01-07
EP0234276A2 (en) 1987-09-02
EP0234276A3 (en) 1988-07-13
DE3782748T2 (de) 1993-05-13
JPS62185373A (ja) 1987-08-13
GR880300016T1 (en) 1988-10-18

Similar Documents

Publication Publication Date Title
JPH07112064B2 (ja) 絶縁ゲート電界効果型トランジスタ
JP5031985B2 (ja) 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス
US6271548B1 (en) Master slice LSI and layout method for the same
JPH0214578A (ja) 半導体装置
US4833513A (en) MOS FET semiconductor device having a cell pattern arrangement for optimizing channel width
JP2001028425A (ja) 半導体装置及びその製造方法
EP0282705B1 (en) Fet structure arrangement having low on resistance
EP0543313A1 (en) Field effect transistor having back gate held in contact with source electrode without variation in source contact resistance
EP0091079A2 (en) Power MOSFET
JPH01207976A (ja) 半導体装置
JPH0821595B2 (ja) 半導体装置
JP3361913B2 (ja) 半導体装置
US6839264B2 (en) Semiconductor device without adverse effects caused by inclinations of word line and bit line
JPH02137364A (ja) 半導体記憶装置
US6541827B1 (en) Semiconductor device having a patterned insulated gate
US5204735A (en) High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same
KR100225944B1 (ko) 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치
JP2800244B2 (ja) ゲートアレイの基本セル
JP2839722B2 (ja) 集積回路装置
JP3253468B2 (ja) 半導体装置
JPH0122734B2 (ja)
US5010383A (en) Power transistor device and method for making the same
US5021844A (en) Semiconductor device
JPH0611052B2 (ja) トランジスタ
JP2807129B2 (ja) 半導体集積回路