JPH07112183B2 - 同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置 - Google Patents

同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置

Info

Publication number
JPH07112183B2
JPH07112183B2 JP62132032A JP13203287A JPH07112183B2 JP H07112183 B2 JPH07112183 B2 JP H07112183B2 JP 62132032 A JP62132032 A JP 62132032A JP 13203287 A JP13203287 A JP 13203287A JP H07112183 B2 JPH07112183 B2 JP H07112183B2
Authority
JP
Japan
Prior art keywords
data signal
stuffing
waveform
signal
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62132032A
Other languages
English (en)
Other versions
JPS62291230A (ja
Inventor
ジエイムズ・アンガス・マキーチヤーン
ウエイン・デイビイ・グローバー
Original Assignee
ノ−ザン・テレコム・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノ−ザン・テレコム・リミテツド filed Critical ノ−ザン・テレコム・リミテツド
Publication of JPS62291230A publication Critical patent/JPS62291230A/ja
Publication of JPH07112183B2 publication Critical patent/JPH07112183B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は同期データ信号を生成するために非同期データ
信号を同期化する方法及び装置に関する。
従来の技術及び発明が解決しようとする問題点 ローカルクロック（local clock）周波数に同期化され
ているデータ信号をローカルクロック周波数に非同期で
ある入りデータ信号から生成するためにスタッフイング
（stuffing）技法を使用することが長く知られてきた。
従って同期したデータ信号が他の、同様に同期したデー
タ信号で好都合にスイッチされるか、又は転送されるこ
とができる。
最もしばしば使用されるスタッフイング技法は正（posi
tive）スタッフイングであり、これでは同期データ信号
の周波数は非同期データ信号の最高可能な周波数に等し
いか又はそれよりも大きく、そして周波数の差がフタッ
フビットの挿入によって構成されることが確かめられて
いる。例えば非同期DSIデータ信号は1.544Mb/s＋／−75
b/sの周波数を有しており、且つ正スタッフイングによ
って少くとも1.544075Mb/sの周波数をもった同期データ
信号に変換されることができる。一般的に、これよりも
高い周波数が、フタッフイングプロセスの結果として生
じ、且つスタッフイング周波数に等しい周波数成分を有
している待ち時間ジッタ（wating time jitter）を次に
同期データ信号から波して除去（filter out）可能に
するために、同期データ信号に使用される。
所謂シントラン（SYNTRAN）及びソネット（SONET）フォ
ーマットを使用するこれ等のような同期ネットワークは
データ信号通信において益々重要になってきている。同
期ネットワークにおいて、入り同期データ信号は既に正
しい周波数に同期化されているのでこのような信号に対
する同期化配置を設ける必要はない。この周波数は非同
期データ信号、この場合入り非同期データ信号の公称周
波数と同じであり、且つ同期データ信号周波数より高い
か又は低いいづれかの周波数を有することができるよう
に準備（arrange）されることができる。従って、同期
データ信号を非同期データ信号から生成するために、そ
れぞれ正又は負スタッフイングを行なうのに同期化装置
が必要である。正のスタッフイングが比較的低い非同期
データ信号周波数を補償するために同期データ信号にス
タッフビット（stuff bit）を提供することを含んでい
るのに対して、負スタッフイングは比較的高い非同期デ
ータ信号周波数を補償するためにデータ転送に対して同
期データ信号の「スペア（spare）」ビットを使用する
ことを含んでいる。
この正／負スタッフイングでは、同期データ信号は正又
は負スタッフイングのレートに等しい周波数において待
ち時間ジッタ成分を有している。非同期データ信号周波
数が同期データ信号周波数に接近すればする程、スタッ
フイングレート（stuffing rate）、従ってジッタ成分
周波数はより低く、ジッタを同期データ信号から波し
て除去する（filter out）のをより困難にする。フェー
ズロックループ（PLL）をジッタを波して除去するの
に使用すると、低周波数ジッタ成分を取扱う必要性が増
加した捕捉（acquisition）時間及びメモリ必要要件の
不利を生ずる。
従って、非同期データ信号を近接周波数における同期デ
ータ信号に変換することによって生成されるジッタは重
大な問題を提供し、これは非同期データ信号に適応する
ために正／負スタッフイングを使用している同期伝送ネ
ットワークにおいて特に重要である。従って本発明の目
的は、この問題が減少されるか、又は実質的に回避され
る改良した同期化方法及び装置を提供することである。
問題点を解決するための手段 本発明の１見地によれば、同期データ信号を生成するた
めに非同期データ信号を同期化する方法が提供され、本
方法は、 同期データ信号を生成するためにスタッフリクエスト
（stuff request）信号によって非同期データ信号をス
タッフすること； 少くとも１つのしきい値（threshold value）と比較し
て非同期データ信号と同期データ信号との間の位相差の
マグニチュードによってスタッフリクエスト信号を生成
すること； スタッフイングによって同期データ信号内のジッタの周
波数を増加するためにしきい値を変化することのステッ
プを含んでいる。
同期データ信号を生成するために、正及び負スタッフリ
クエスト信号によって正及び負スタッフイングを用いて
非同期信号がスタッフされる本発明の特定の実施態様に
おいて、正及び負スタッフリクエスト信号がそれぞれの
しきい値と比較して非同期データ信号と同期データ信号
との間の位相差のマグニチュードによって生成され、そ
してしきい値が変化されて、これによって正及び負スタ
ッフリクエスト信号に追加のスタッフリクエストを生成
する。
従ってしきい値は、高周波数の方に、低周波数ジッタ成
分の周波数シフトを提供するように変化される。正／負
スタッフイングでは、これは、非同期データ信号と同期
データ信号との間の周波数差によって強いられないが、
スタッフイングプロセスによって生じるジッタのこの周
波数シフトのために行なわれる追加のスタッフイングを
生ずる。同期データ信号内の増加した周波数ジッタ成分
は、最終的に同期信号を受信する受信器におけるデジッ
タリング（dejittering）フェーズロックループによっ
て波し除去される。
本発明の他の見地によれば、同期装置が提供され、本装
置は； 同期データ信号を生成するために、非同期データ信号を
スタッフするためにスタッフリクエスト信号に応答する
スタッフイング手段と； 少くとも１つのしきい値と比較して非同期データ信号及
び同期データ信号の相対的位相によってスタッフリクエ
スト信号を生成する手段と； しきい値を変化し、これによって同期データ信号におけ
るスタッフイングによるジッタ周波数が増加される手段
とを具備することを特徴としている。
実施例 本発明は添付図面を参照にして以下の説明から更に理解
されるであろう。
第１図を参照すると、トリブユタリ（tributary）デー
タと呼ばれ、そしてライン10上を入って来る非同期直列
デイジタルビットストリームを同期化データと呼ばれる
ライン12上の局部的に同期化した直列デイジタルビット
ストリームに変換するために公知の形式の同期化配置
（arrangement）が例示されている。同期化は、タイミ
ング及び制御回路16によってマルチプレクサ14に供給さ
れるスタッフ（stuff）制御信号の制御の下でマルチプ
レクサ14に正又は負スタッフイング（stuffing）を用い
て行なわれる。
トリブユタリデータビットは、トリブユタリデータビッ
トストリームからクロック回復回路22によって生成され
た回復クロック信号を供給される書込みアドレス発生器
によって供給されるアドレスにおいて、エラスティック
ストア（elasticstore）と一般的に呼ばれているサイク
リックストア（cyclic store）18内に書込まれ、そして
回路16からローカル／クロック信号を供給されるリード
アドレス発生器24の制御の下で、ストア18からマルチプ
レクサ14に読出される。正又は負スタッフイングがライ
ン12上のデータの同期を確立又は維持する必要があると
き、発生器20及び24によって生成されるライト及びリー
ドアドレスの相対的位相は位相比較器26及び28で比較さ
れ、必要があれば、それぞれ正又は負スタッフリクエス
ト信号を生成する。
スタッフリクエスト信号は、回路16に供給され、これが
マルチプレクサ14を制御して、次のスタッフイングオポ
チュニティ（opportunity）において所望のスタッフイ
ングを行ない、回路16によってリードアドレス発生器24
に供給されたクロック信号はそれに応じてギャップがあ
けられる。
更に詳細には、エラスチックストア18は、ライト（writ
e）及びリード（read）アドレスがゼロスタッフイング
状態に対応してライトアドレスとリードアドレス間を４
ビットオフセットでこれ等の８ロケーションを循環的に
アドレスするようになっている８ビットストアであるこ
とができる。非同期入りトリブユタリデータは同期デー
タよりも僅かに低い周波数を有していれば、このオフセ
ットは、位相比較器26が正スタッフリクエストを生成
し、これに応答して正スタッフがライトアドレスとリー
ドアドレスとの間のオフセットを１ビットだけ減少する
という結果によって１又はそれ以上のビットだけ増加す
る。反対に、非同期トリブユタリイデータ周波数が同期
化したデータの周波数よりも低ければ、オフセットは１
又はそれ以上のビットだけ減少し、そして位相比較器28
は負スタッフリクエストを生成し、これは満足されたと
きオフセットを１ビットだけ増加する。
このような同期化配置は、正又は負スタッフイングの公
称レートに等しい周波数をもった、一般的に待ち時間ジ
ッタ（waiting time jitter）と呼ばれるジッタ成分を
生ずる。例えば、トリブユタリデータが公称ビットレー
ト1.544Mb/s及びこれよりも75b/sまで多いか又は少い実
際のビットレートを有している非同期DSIビットストリ
ームであれば、ジッタ成分は０から75Hzの範囲の周波数
を有する。非同期ビットストリームレートが公称レート
に近ければ近い程、ジッタ成分の周波数は低い。
ビットストリームが最終的に転送される受信器におい
て、デジッタリング（dejittering）フェーズロックル
ープ（PLL）がジッタを減少するために設けられている
が、これはスタッフイングによる殆んどのジッタがこの
PLLによって減衰されないように少くとも約50Hzの低カ
ットオフ周波数を一般に有している。これはシントラン
（SYNTRAN）及びソネット（SONET）の如き同期ネットワ
ークにおける非同期デイジタルビットストリームの取扱
いの場合に重大な問題を生ずる。受信器PLLのカットオ
フ周波数はこの問題を回避するために実質的に減少され
ない、というのはこれはPLLの捕捉時間（acquisitionti
me）及びエラスティックストレイジ要件を受け入れるこ
とができない程増加するからであり、そしてとにかくこ
のカットオフ周波数はすべての可能なジッタ周波数成分
を取扱うために０に減少されなければならない。
第２図は上述のジッタを起す位相関係を時間ｔの関数と
して概略的に例示している。第２図において、水平線30
及び32はプラス及びマイナス１ビット位相差又はスタッ
フイングしきいレベル（threshold level）を表わして
おり、これに対してそれぞれ位相比較器26及び28がそれ
ぞれのスタッフリクエスト信号を生成するために応答す
る。水平な破線34は完全に同期したデータ信号の位相を
表わしており、これは、ライン34がスタッフイングしき
いレベル30及び32に平行であり、且つ交差できないの
で、正又は負スタッフイングを決して必要としない。
ライン36は非同期トリブユタリイデータ信号の位相を表
わしており、このラインはライン34に対して角度φに傾
斜している。この角度φは非同期又は同期データ信号の
周波数の差、従って非同期データ信号の同期に必要であ
るスタッフイングレートに比例する。ライン36はその傾
斜のため、スタッフイングしきいライン30又は32に交差
し（角度φのサインによって、即ち非同期データ信号周
波数が同期データ信号周波数よりも少ないか大きいかど
うかによって）、それからそれぞれの位相比較器26又は
28がスタッフリクエスト信号を生成し、それに応答して
スタッフが行なわれて、ライン36をライン34に接近する
ライン36におけるステップを生成することは判るであろ
う。
スタッフイングレート（rate of stuffing）に等しいジ
ッタ周波数がライン36の傾斜、又は角度φの関数である
ということは上記の説明から判るであろう。傾斜、又は
角度φが増加されるに従って、スタッフイングリクエス
トはより屡々起り、そしてジッタ周波数は従ってより高
い。ジッタ周波数がデジッタリングPLLの低カットオフ
周波数以上に増加されれば、ジッタはこのPLLによって
減衰され、そして有効に除去され、このPLLは既に受信
器回路構成要素内に存在し、従ってそれに対して変更は
必要がない。
単に追加の正又は負固定スタッフ（fixed stuffs）を強
制することによって、スタッフィングレートが十分に増
加されてジッタ周波数を所望の方法で上昇することが考
えられる。例えば、オルタネイト（alternate）フレー
ムに8kHzのフレームレート及びスタッフオポチュニティ
（stuffopportunity）をもったDSIデータトリブユタリ
イに対して、１秒当り4000スタッフイングオポチュニテ
ィがある。一定の正スタッフが８番目のスタッフイング
オポチュニティ毎に強制されれば、これはデジッテリジ
ング（dejitterizing）PLLの低カットオフ周波数の十分
上方の、周波数5000Hzにおいて一定の正スタッフイング
レートを提供する。
しかし乍ら、実際において、この技法は、ジッタ成分を
PLLによって除去のために中心周波数500Hzに移すという
よりも、PLLによって除去される500Hzにおけるジッタ
を、PLLによって非減衰のままである初めの低周波数ジ
ッタに単に加えるような添加物（additive）であること
が判明した。
本発明は、その代りに、ライン36の有効傾斜を第２図に
おける角度φから角度θに増加するように作用する。こ
の増加した傾斜角θは第２図におけるライン36と点線ラ
イン38との間の角度である。ライン38はゼロ・位相・誤
りライン34に対応しているが、角度θ〜φに亘ってそれ
に対して人工的に回転される。鎖線として示されてお
り、ライン38に平行な対応して回転されたプラス及びマ
イナス１ビットスタッフイングしきいレベルライン40及
び42の１つが、第２図に例示された如く、点Ｘにおい
て、対応するライン30に交差するよりもより早く、ライ
ン36によって交差される。この方法において、ジッタ周
波数はPLLの低カットオフ周波数以上の周波数に対して
非添加（non−aditive）方法で増加され、これによって
ジッタは除去される。
第２図及び同様に以下に説明されている第３図乃至第５
図を考慮するとき、垂直方向が相対的位相、または択一
的に位相を表わすデイジタル又はアナログ値を表わすこ
とが理解されなければならない。特に、ゼロ相対的位相
（relatire phase）ライン34に対して、ライン30及び31
はそれぞれプラス及びマイナス１ビット、従ってプラス
及びマイナス１ユニットのデイジタルしきいレベルを表
わしている；第１図における位相比較器26及び28は従っ
て好都合にはライト及びリードアドレス発生器20及び24
によって生成されるデイジタルアドレス間の差に応答す
る減算器の如き、デイジタル比較器であることができ
る。対照的に、しきいレベルライン40及び42は一般的に
整数デイジタル値を有していない、従ってこれ等の変化
するしきいレベルに関する位相比較がアナログ位相比較
器又は１ビット位相差のほんの１部分である、分解能を
有しているデイジタル比較器の使用を指令する。
明らかに実際の同期配置において、位相比較器スタッフ
イングレベル40及び42は、第２図における例示的図示と
同じ方向に連続的に変化できない。その代りに、これ等
の変化するしきいレベルは好都合には（しかし必ずも必
要ではない）所定の波形、周波数、振幅の周期的に変化
する信号レベルによって構成される。３つの可能な波形
が第３図乃至第５図に例示されているが、これ等は実例
としてのみ与えられており、そして使用される実際の波
形はこれ等と大きく違っている。更に、上方及び下方し
きい波形は互に同じ周波数、位相、振幅又は形状を有し
ている必要はない、そしてアナログ波形であるよりもむ
しろ、これ等はデイジタル化され、ステップした（例え
ば階段）波形であることができる。波形の唯一の基本的
必要要件は、それ等が少くとも１サイクルの部分中、漸
進的に変化する（アナログ信号又はステップした信号に
おいてデイジタル化信号と同様にスムースに）しきいレ
ベルを提供しなければならないということにあるように
思われる。従ってこのような徐々に変化している部分を
有していない方形波形は有効ではない。任意の特定の波
形の有効性は、非同期トリブユタリデータ信号を同期化
配置に供給し、且つその結果得られるデータ信号のスペ
クトル内容を検討して、低周波数ジッタ部分が除去され
たか否か（又は、より正確に、デジタライジング（degi
tterizing）PLLによって波して除去（filter out）さ
れるべき高周波数にシフトされる）を決定する。
本発明の１特定の実施態様が第３図を参照して以下に説
明されており、同期配置のブロク線図を示している第６
図、及び例示的波形線図である第７図に使用されている
上方及び下方しきいレベルの波形を例示している。
第３図を参照すると、それぞれ上方及び下方スタッフイ
ングしきいレベル40及び42は鋸歯状波形の形を有してお
り、上方しきいレベル40は０と１ビットの相対的位相に
対応する振幅間を変化し、そして下方しきいレベル42は
マイナス１ビットとゼロの相対的位相に対応する振幅間
を変化する。第６図に例示された如く、これ等のしきい
レベル40及び42は波形発生器48によって生成された単一
の３角形波形からそれぞれ加算増幅器44及び46のそれぞ
れの出力に生成される。発生器48は自走（free−runnin
g）であることができるか、又はデータ信号に関連した
タイミング信号から駆動されることができる、そしてそ
れは第３図に示された鋸歯状波形に近似している階段状
波形を発生するアナログ波形発生器又はデイジタル波形
発生器であることができる。
発生器48によって発生された波形の周波数は待ち時間
（waiting time）ジッタの所望の周波数シフトを提供
し、且つまた、公知の原理に従って、所望のスタッフ比
（stuff ratio）をジッタパワーに提供するように選択
される。例えばDSIデータトリブユタリに対して、既述
の如く待ち時間ジッタはゼロから75Hzの範囲の周波数を
有している；これは鋸歯状波形周波数によって、デジッ
テリジングPLLの低カットカフ周波数の十分上にあるこ
とが望まれる周波数に対してシフトされる周波数であ
り、従って鋸歯状波形周波数は望ましくは少くとも約20
0Hz（約5ms以上でない周期）である。また複数のスタッ
フイングオポテユニテイに対して、鋸歯状波形の各々の
周期の間起るのが望ましく、これは交番（alternate）D
SIフレームにおける１スタッフイングオポテユニテイに
対して2000Hzの鋸歯状波形のための上方周波数限界を意
味する。従って鋸歯状波形の各周期において、約４から
約40DSIフレーム（同期又は整数である必要はない）の
ナンバーＮであることができる。実施例として、Ｎ＝17
及びＮ＝27を有するコンピュータシミュレイションが有
効なジッタ減少を立証した。
第１図の配置における位相比較器26及び28（インプリシ
ット（implicit）しきいレベル比較器をもった）の代り
に、第６図の配置において、アナログ位相信号がデイジ
タル位相比較器50、デイジタル・アナログ変換器52、ア
ナログ位相比較器54、加算増幅器56を組合せて生成さ
れ、そしてタイミング及び制御回路16に供給される正及
び負スタッフリクエスト信号をそれぞれ生成するそれぞ
れの比較器58及び60によって上方及び下方しきいレベル
40及び42と比較される。他の点では、第６図の配置は第
１図と同じである。
要素50乃至56の動作は、左側に位相関連信号（phase−r
elated signal）を例示し、そして右側に第３図のしき
い波形を繰返している第７図を更に参照して以下に説明
されている。
アナログ位相検出器54はライト及びリードアドレス発生
器20及び24に供給されるクロック信号間の位相差に応答
して、出力信号62を発生し、その振幅が２つのクロック
信号間の位相差に比例する。アナログ位相比較器は位相
を異にしている完全クロックサイクル（380°）である
２つのクロック信号間を区別できないので、位相誤りビ
ットの関数として第７図に例示された信号62は連続ビッ
トインターバルでそれ自身を周期的に繰返す。このアン
ビギュイテイは要素50、52及び56によって解決され（re
solve）て、第７図における64のアナログ位相信号を加
算増幅器56の出力に生成する。デイジタル位相比較器50
は、４つのビットインターバルの１つがライトアドレス
とリードアドレスとの間の位相誤りかを表わす２つのビ
ット出力を生成する。この２ビット出力は変換器52によ
って信号66に変換され、これはビット位相誤りの関数と
して、第７図に示された如き階段形状を有しており、こ
れが加算増幅器56によって信号62に加えられてアナログ
位相信号64を生成し、これは第７図に示された如く関係
している動作範囲に亘って位相誤りに直線的に比例す
る。
比較器58及び60において、いかなる瞬間においても有効
な（prevailing）アナログ位相信号64は現在の（curren
t）しきいレベルと比較され、これによってアナログ位
相信号がそれぞれ現在の上方しきいレベルよりも大きい
か、又は現在の低しきいレベルよりも少ければ（即ちよ
り負である）、正又は負スタッフリクエストを生成す
る。
再び第３図を参照すると、この同期配置の結果が、第２
図のライン36によって示されたと同じ非同期周波数（即
ち、時間に対して同じ傾斜）を有する非同期データ信号
に対するアナログ位相信号を表わす。第３図はまた垂直
ラインによってスタッフオポテユニテイ又は正又は負ス
タッフがスタッフリクエスト信号に応答して行なうこと
ができる時間を表わしている。
第３図に示された如く、時間t1においてライン36′は下
方の低いしきい42を横切り、これに応答して負のストッ
プリクエスト信号が生成され、そして負のスタッフが時
間t2において次のスタッフオポチユニテイで行なわれ
る。時間３においてライン36′は上方のしきい40を横切
って、正スタッフリクエスト信号を生成し、そしてt4に
おける次のスタッフオポチユニテイにおいて結果として
正スタッフを生成する。このプロセスは、従来技術で生
ずるスタッフイングレートに比べて非常に増加したスタ
ッフイングレート及びジッタ周波数のその結果生ずるア
ップ・シフテイング（up・shifting）をもって第３図に
例示された如く続き、これによってジッタはデジッタリ
ジングPLLによって効果的に除かれる。
本発明による同期化配置によって達成されたジッタ減少
における劇的な（dramatic）改良は従来技術のジッタパ
フオーマンスとこのジッタ−パフオーマンスの比較から
明らかであろう。同期データ周波数に対して50Hz周波数
オフセットを有している非同期DSIトリブユタリイデー
タストリームでは、第１図の従来技術の同期化配置は、
200Hzまでの周波数に対して、クロックサイクル又はビ
ット周期の0.3のrmsジッタ成分を生成する。第６図の同
期化配置では、200Hzまでの周波数に対するrmsジッタ成
分はＮ＝27でクロックサイクルの0.005に減少され、そ
してＮ＝17でクロックサイクルの0.003に減少された。
従って本発明による同期化配置は従来技術に比べて２程
度のマグニチュードまでのジッタ改良を提供した。
第４図及び第５図は代りの波形、詳細には３角形又は正
弦曲線の波形を例示しており、これ等は波形発生器48に
よって発生されることができ、且つ第３図の鋸歯状しき
いレベル波形の代りに使用される。またそれ等の発生の
便宜のために、同じように変化している上方及び下方し
きいレベル及び互に同じ位相及び振幅で示されている
が、これは必ずしもこのようである必要はない。第３
図、第４図及び第５図においてしきいレベル40及び42に
対するすべての波形では、しきい間の振幅差Ａに対して
制限されたオーバヘッド（overhead）及び一定のスタッ
フイングをもったシステムに対して、約１クロックサイ
クル又はビット周期（即ち360度位相変化）の位相差に
等価であることが望ましいことが判明した。しかし乍
ら、この差Ａは、任意の特定のシステムに対して最適パ
フオーマンスを提供するように変化されることができ
る。特に、下記の如き、バイトスタッフイングに使用す
るソネット（SONET）STS−１データ信号に対して、約２
クロックサイクル又はバイト（720度位相差）に等しい
この差Ａでよりよいパフオーマンスが得られた。
第８図は第６図の同期化配置の変更した形式を例示して
おり、これでは加算増幅器44及び46は必要がなく、波形
発生器48の出力は加算増幅器56の更に他の入力に供給さ
れ、そして加算増幅器56の出力は比較器58及び60によっ
て一定しきいレベルと比較される。従って、これに反し
て、第６図の配置において発生した波形はしきいレベル
を変更するのに使用され、第８図の配置では、しきいレ
ベルは固定されており、そして検出した位相差を表わし
ている信号振幅は発生した波形によって、直接等価な結
果で変更される。この変更を除いて、第８図の配置は第
６図と同じであり、そしてそれは同等の結果を提供す
る。
既述の如く、第６図及び第８図の同期化配置はビット周
期の１部である位相差を検出するためにアナログ位相比
較器54を使用する。アナログ位相比較器の必要性はアド
レス発生器20及び24を駆動するため周波数分割された高
周波クロック信号及びフラクションビット位相差を検出
可能であるデイジタル位相比較器（これはデイジタル位
相比較器50に結合されることができる）の使用によって
回避されることができる。同様な配置が、上記に説明し
たビットスタッフイング配置と比較して、第９図を参照
して以下に説明されているようなバイトスタッフイング
同期化配置に関して使用されることができる。
第９図を参照すると、バイトスタッフイング同期化配置
においてスタッフイングは１回に１バイト（ここでは８
ビットと仮定する）スタッフイングが行なわれる。従っ
てエラスチックストア18はビットよりもむしろバイトを
ストアするのに役立ち、且つ直・並列変換器70によって
先行され、この変換器70がライン10上の非同期ビット・
シリアル入りトリビユタリデータを、従来の形式のフロ
ック及びフレーム回復回路74の制御の下で、ライン72上
の８ビットワイド平行データに変換する。同様に、マル
チプレクサ14はデータの８ビットワイドバイトで動作す
る。
ライト及びリードアドレス発生器20及び24はそれぞれ回
路74及び76によってそれぞれ駆動される分周回路76及び
78を経てバイトレートで駆動される。デイジタル位相比
較器50は、デイジタル形式に保持される、前述の如き、
２ビット出力を提供するバイト位相比較器として役立
つ。アナログ位相比較器54はデイジタルビット位相比較
器80によって取換えられ、これが分周回路76及び78（こ
れは３ステージカウンタによって構成されることができ
る）の相対的（フラクシヨナル・バイト）位相を比較し
て、３ビット出力を提供する。
タイミング及び制御回路16はまた信号Ｆを生成し、これ
は分周回路82においてＭで分周されて、波形発生器48に
対応するモジュール０−８カウンタ84に対して所望のレ
ートでクロック信号を提供する。カウンタ84の３ビット
出力は、丁度波形発生器48の出力が変化するアナログ値
であると同様な変化するデイジタル値を構成する。値Ｍ
は信号Ｆの周波数に従って選択されて既述の原理に従っ
てこの変化するデイジタル値の適切な周波数を提供す
る。信号Ｆ、又はモジュール０−８カウンタ84への入力
は、代りに独立して生成されるか、又はそれはライン10
上の入りトリブユタリデータから、又は回路74から得ら
れて、波形又はデイジタル値発生の適応制御の可能性を
提供する。
比較器58及び60は５ビットデイジタル比較器によって構
成され、この比較器が位相比較器50及び80の出力によっ
て構成された５ビット結合位相差をカウンタ84の変化す
る３ビット出力と結合した２ビット固定デイジタル値に
よって構成された５ビット上方及び下方しきいスタッフ
イングレベルと比較して、従って正又は負スタッフリク
エストを生成する。２ビット固定デイジタル値は第９図
に実施例として示されており、360度の位相差を表わし
ているしきい35間の差に対応しており、且つ特定の環境
において最良のパフオーマンスのために既に上記に述べ
た如く、特にしきい位相差720度に対応するように変化
されることができる。
このようにして完全にデイジタル式に動作する第９図の
同期化配置は直接第６図のアナログ配置に対応してい
る。
明確さと簡単化のために第９図に例示されていないが、
タイミング及び分周回路は全バイト以外のスタッフイン
グに適応する手段及び／又はクロック信号の適切なギヤ
ッピング（gapping）によって、各々が非整数のバイト
を含むフレーム内に適合されるトリブユタリデータスト
リームの取扱い、及び公知の技法を用いる分周フアクタ
の変更を含むことができる。詳細には、トリブユタリデ
ータは、バイト同期データを生成するために追加の７ビ
ットによってスタッフされた193番目のビット又はフレ
ーム同期ビットをもった、フレーム当り193ビットを有
しているDSI信号であることができ、８の中７ビット
（７−out−of−８−bit）スタッフイングは低いジッタ
を達成するために上記の方法で同期化配置によって行な
われる。
本発明の特定の実施態様及びその変形が詳細に説明され
たが、特許請求の範囲に規定された如く本発明の範囲か
ら逸脱することなく多くの変更、変形及び適応が行なわ
れることができると理解されるべきである。特に、本発
明の既述の実施態様は正又は負スタッフイングを用いる
同期化に関し、ジッタ成分周波数を増加するためにしき
い値を変化する本発明の原理はまた正のスタッフイング
のみを使用する他の同期化配置に対しても適用可能であ
る。
【図面の簡単な説明】
第１図は公知の同期配置を例示しているブロック線図で
あり； 第２図は本発明の原理による位相関係及びそれ等の変更
を例示している線図である； 第３図は本発明の実施態様に使用される位相比較のため
のしきいを例示している線図である； 第４図及び第５図は第３図のしきいの代りの形式を例示
している； 第６図は本発明の実施態様による同期配置を例示してい
るブロック線図である； 第７図は波形線図であり、これを参照して第６図の同期
配置の動作が説明されている； 第８図は第６図の同期配置の変更を例示しているブロッ
ク線図である； 第９図は本発明の他の実施態様による同期配置を例示し
ているブロック線図である； 同様な参照番号が異なる形状の対応する要素に対して図
面全体に亘り使用されている。 10……トリブユタリデータ 12……同期データ 14……マルチプレクサ 20……ライトアドレス発生器 28……位相比較器 50……デイジタル位相比較器 52……デイジタル・アナログ変換器 54……アナログ比較器 76,78……分周回路 84……モジュール０−８カウンタ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】同期データ信号を生成するために非同期デ
    ータ信号を同期化する方法において、 同期データ信号を生成するために、スタッフリクエスト
    信号によって非同期データ信号をスタッフすること； 少くとも１しきい値と比較して非同期データ信号と同期
    信号との間の位相差のマグニチュードによってスタッフ
    リクエスト信号を生成すること； スタッフイングによって同期データ信号におけるジッタ
    の周波数を増加するためにしきい値を変化すること； のステップを含むことを特徴とする方法。
  2. 【請求項２】該しきい値が１周期に循環的に、且つ周期
    的に変化され、その間に非同期データ信号の複数のスタ
    ッフが行なわれることができる特許請求の範囲第１項記
    載の方法。
  3. 【請求項３】該周期が約5ms以上でない特許請求の範囲
    第２項記載の方法。
  4. 【請求項４】該しきい値が少くとも各々のサイクルの１
    部分中漸進的に変化するレベルを有する所定の波形で変
    化される特許請求の範囲第２項又は第３項記載の方法。
  5. 【請求項５】該波形が実質的に鋸歯状波形である特許請
    求の範囲第４項記載の方法。
  6. 【請求項６】該波形が実質的に３角形波形である特許請
    求の範囲第４項記載の方法。
  7. 【請求項７】該波形が実質的に正弦波形である特許請求
    の範囲第４項記載の方法。
  8. 【請求項８】位相差マグニチュード及びしきい値がデイ
    ジタル量であり、そして波形がカウンタの変化するカウ
    ントによって構成されている特許請求の範囲第４〜７項
    のいづれか１つの項に記載の方法。
  9. 【請求項９】該非同期データ信号が、同期データ信号を
    生成するために正及び負スタッフリクエスト信号によっ
    て正及び負スタッフイングを用いてスタッフされ、正及
    び負スタッフリクエスト信号がそれぞれのしきい値と比
    較して非同期データ信号と同期信号との間の位相差マグ
    ニチュードによって生成され、そしてしきい値が変化さ
    れ、これによって正及び負スタッフリクエスト信号にお
    いて追加のスタッフリクエストを生成する特許請求の範
    囲第１〜８項のいづれか１つの項に記載の方法。
  10. 【請求項１０】しきい値が約360度の位相差に対応する
    量だけ異なり、且つ約360度の位相差に対応する量だけ
    マグニチュードを変化される特許請求の範囲第９項記載
    の方法。
  11. 【請求項１１】しきい値が約720度の位相差に対応する
    量だけ異なる特許請求の範囲第９項記載の方法。
  12. 【請求項１２】同期装置において、 同期データ信号を生成するために非同期データ信号をス
    タッフイングするスタッフリクエスト信号に応答するス
    タッフイング手段と； 少くとも１つのしきい位と比較して非同期データ信号及
    び同期データ信号の相対的位相によってスタッフリクエ
    スト信号を生成する手段と； しきい値を変化する手段であって、これによって同期デ
    ータ信号における、スタッフイングによるジッタ周波数
    が増加される手段と を具備することを特徴とする装置。
  13. 【請求項１３】しきい値を変化する手段が、少くとも各
    サイクルの部分中漸進的に変化するレベルを有している
    循環波形を生成する手段と、該波形によってしきい値を
    変化する手段とを具備している特許請求の範囲第12項記
    載の装置。
  14. 【請求項１４】循環波形を生成する手段が鋸歯状波形発
    生器を具備している特許請求の範囲第13項記載の装置。
  15. 【請求項１５】しきい値がデイジタル量であり、そして
    循環波形を発生する手段がカウンタを具備している特許
    請求の範囲第13項又は第14項記載の装置。
  16. 【請求項１６】データ信号の１つのタイミングに関係し
    ているクロック信号をカウンタに供給する手段を含んで
    いる特許請求の範囲第15項記載の装置。
  17. 【請求項１７】スタッフイング手段が、同期データ信号
    を生成するために非同期データ信号の正及び負スタッフ
    イングを行なうために正及び負スタッフリクエスト信号
    に応答し、スタッフリクエスト信号を生成する手段が、
    それぞれのしきい値と比較して非同期データ信号と同期
    データ信号との間の位相差のマグニチュードによって正
    及び負スタッフリクエスト信号を生成する手段を具備
    し、そしてしきい値を変化する手段がしきい値を循環的
    に変化する手段を具備し、これによって正及び負スタッ
    フリクエスト信号において追加のスタッフリクエストを
    生成する特許請求の範囲第12〜16項のいづれか１つの項
    に記載の装置。
JP62132032A 1986-05-29 1987-05-29 同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置 Expired - Lifetime JPH07112183B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA000510260A CA1262173A (en) 1986-05-29 1986-05-29 Synchronization of asynchronous data signals
CA510260 1986-05-29

Publications (2)

Publication Number Publication Date
JPS62291230A JPS62291230A (ja) 1987-12-18
JPH07112183B2 true JPH07112183B2 (ja) 1995-11-29

Family

ID=4133231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62132032A Expired - Lifetime JPH07112183B2 (ja) 1986-05-29 1987-05-29 同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置

Country Status (6)

Country Link
US (1) US4811340A (ja)
EP (1) EP0248551B1 (ja)
JP (1) JPH07112183B2 (ja)
AT (1) ATE91575T1 (ja)
CA (1) CA1262173A (ja)
DE (1) DE3786494T2 (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881242A (en) * 1986-09-09 1989-11-14 Siemens Aktiengesellschaft Circuit arrangement for the transmission of data signals
CA1332627C (en) * 1987-03-17 1994-10-18 Antonio Cantoni Jitter control in digital communications links
US4764941A (en) * 1987-05-22 1988-08-16 American Telephone And Telegraph Company, At&T Bell Laboratories Digital frame synchronizer
JPH01123542A (ja) * 1987-11-09 1989-05-16 Nec Corp 端局中継装置
US4878219A (en) * 1988-04-28 1989-10-31 Digital Equipment Corporation Method and apparatus for nodes in network to avoid shrinkage of an interframe gap
JPH0712166B2 (ja) * 1988-12-05 1995-02-08 富士通株式会社 同期多重伝送装置
US5241543A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Independent clocking local area network and nodes used for the same
US4942593A (en) * 1989-03-16 1990-07-17 Dallas Semiconductor Corporation Telecommunications interface with improved jitter reporting
US4928275A (en) * 1989-05-26 1990-05-22 Northern Telecom Limited Synchronization of asynchronous data signals
CA1326719C (en) * 1989-05-30 1994-02-01 Telecommunications Research Laboratories Ds3 to 28 vt1.5 sonet interface circuit
US5359605A (en) * 1989-06-22 1994-10-25 U.S. Philips Corporation Circuit arrangement for adjusting the bit rates of two signals
DE3922897A1 (de) * 1989-07-12 1991-01-17 Philips Patentverwaltung Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung
JPH0720974Y2 (ja) * 1989-08-30 1995-05-15 株式会社ケンウッド ２重ｐｌｌ装置
DE3934248A1 (de) * 1989-10-13 1991-04-18 Standard Elektrik Lorenz Ag Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale
US5003558A (en) * 1989-10-30 1991-03-26 International Business Machines Corporation Data synchronizing buffers for data processing channels
DE3942883A1 (de) * 1989-12-23 1991-06-27 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung
DE3942885A1 (de) * 1989-12-23 1991-06-27 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung
EP0452223A3 (en) * 1990-04-13 1994-06-08 Digital Equipment Corp Telecommunications network with plesiochronous transfer mode
GB9008932D0 (en) * 1990-04-20 1990-06-20 British Broadcasting Corp Synchronisation of digital audio signals
DE4013317A1 (de) * 1990-04-26 1990-08-23 Ant Nachrichtentech Stopfverfahren zur reduktion des wartezeitjitters und anordnung zur durchfuehrung des verfahrens
US5263057A (en) * 1990-05-09 1993-11-16 Ant Nachrichtentechnik Gmbh Method of reducing waiting time jitter
US5111485A (en) * 1990-05-18 1992-05-05 Northern Telecom Limited Method of and circuit for synchronizing data
US5119406A (en) * 1990-05-30 1992-06-02 At&T Bell Laboratories Digital signal synchronization employing single elastic store
GB9012436D0 (en) * 1990-06-04 1990-07-25 Plessey Telecomm Sdh rejustification
US5276688A (en) * 1990-06-09 1994-01-04 U.S. Philips Corporation Circuit arrangement for bit rate adjustment
IT1244350B (it) * 1990-12-21 1994-07-08 Telettra Spa Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo
DE4101270A1 (de) 1991-01-17 1992-07-23 Siemens Ag Verfahren zur uebertragung von digitalsignalen
EP0500243B1 (en) * 1991-02-08 1999-03-31 Nec Corporation Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data
DE4108429A1 (de) * 1991-03-15 1992-09-17 Philips Patentverwaltung Uebertragungssystem fuer die digitale synchrone hierarchie
DE4110933A1 (de) * 1991-04-04 1992-10-08 Philips Patentverwaltung Uebertragungssystem fuer die synchrone digitale hierachie
JP3156273B2 (ja) * 1991-04-25 2001-04-16 日本電気株式会社 ポインタ処理回路
US5638411A (en) * 1991-05-23 1997-06-10 Mitsubishi Denki Kabushiki Kaisha Stuff bit synchronization system
JP2725486B2 (ja) * 1991-06-28 1998-03-11 日本電気株式会社 ポインタ処理回路
US5200982A (en) * 1991-10-02 1993-04-06 Alcatel Network Systems, Inc. In-line piece-wise linear desynchronizer
US5390180A (en) * 1991-10-10 1995-02-14 Nec America, Inc. SONET DS-N desynchronizer
DE69227820T2 (de) * 1991-10-10 1999-05-12 Nec Corp., Tokio/Tokyo Sonet DS-N-Desynchronisiereinrichtung
JPH05199199A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd スタッフ同期制御方式
FI95636C (fi) * 1992-02-14 1996-02-26 Nokia Telecommunications Oy Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa
US5323426A (en) * 1992-02-21 1994-06-21 Apple Computer, Inc. Elasticity buffer for data/clock synchronization
JPH05252802A (ja) * 1992-03-12 1993-10-05 Kubota Corp 作業車の走行制御装置
US5717693A (en) * 1992-05-21 1998-02-10 Alcatel Network Systems, Inc. Sonet payload pointer processing and architecture
FI91696C (fi) * 1992-06-26 1994-07-25 Nokia Telecommunications Oy Menetelmä tasauspäätöksen aikaansaamiseksi digitaalisen tietoliikennejärjestelmän solmupisteessä
JP2979847B2 (ja) 1992-07-01 1999-11-15 三菱電機株式会社 正負スタッフ同期方式
US5404380A (en) * 1992-08-25 1995-04-04 Alcatel Network Systems, Inc. Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames
US5784377A (en) 1993-03-09 1998-07-21 Hubbell Incorporated Integrated digital loop carrier system with virtual tributary mapper circuit
DE4332761A1 (de) * 1993-09-25 1995-03-30 Philips Patentverwaltung Übertragungssystem mit einer Anpassungsschaltung
US5457717A (en) * 1993-11-29 1995-10-10 Dsc Communications Corporation Apparatus and method for eliminating mapping jitter
TW249873B (en) * 1994-03-21 1995-06-21 At & T Corp Time division multiplexing data communication arrangement with different signal constellation
GB9405748D0 (en) * 1994-03-23 1994-05-11 Plessey Telecomm Complementary justification algorithm
WO1995027385A2 (en) * 1994-03-31 1995-10-12 Telco Systems Inc Method and apparatus for controlling transmission systems
JP3846918B2 (ja) * 1994-08-02 2006-11-15 富士通株式会社 光伝送システム、光多重伝送システム及びその周辺技術
JP2616731B2 (ja) * 1994-12-27 1997-06-04 日本電気株式会社 伝送信号処理回路
US5680422A (en) * 1995-04-27 1997-10-21 Adtran Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications
US5619506A (en) * 1995-04-27 1997-04-08 Adtran, Inc. Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications
US5699391A (en) * 1995-05-31 1997-12-16 Dsc Communications Corporation Digital desynchronizer
US5790615A (en) * 1995-12-11 1998-08-04 Delco Electronics Corporation Digital phase-lock loop network
US6064706A (en) * 1996-05-01 2000-05-16 Alcatel Usa, Inc. Apparatus and method of desynchronizing synchronously mapped asynchronous data
DE59611151D1 (de) 1996-05-21 2004-12-30 Keymile Ag Liebefeld Stopfverfahren für plesiochrone datenübertragung (ii)
US5666366A (en) * 1996-05-24 1997-09-09 National Semiconductor Corporation Inter-base synchronization technique for a TDMA communication system
KR100188228B1 (ko) * 1996-11-21 1999-06-01 서평원 이중화된 타이밍 동기시스템의 타이밍 공급회로
US6229863B1 (en) 1998-11-02 2001-05-08 Adc Telecommunications, Inc. Reducing waiting time jitter
US7002986B1 (en) * 1999-07-08 2006-02-21 Nortel Networks Limited Mapping arbitrary signals into SONET
CN1307406A (zh) * 2000-01-27 2001-08-08 华为技术有限公司 数字锁相环的滤波方法
US6819725B1 (en) * 2000-08-21 2004-11-16 Pmc-Sierra, Inc. Jitter frequency shifting Δ-Σ modulated signal synchronization mapper
US7366270B2 (en) * 2000-12-20 2008-04-29 Primarion, Inc. PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US20020075981A1 (en) * 2000-12-20 2002-06-20 Benjamim Tang PLL/DLL dual loop data synchronization
DE60108728T2 (de) * 2001-06-15 2006-05-11 Lucent Technologies Inc. Verfahren und ein Vorrichtung zum Übersenden und Empfangen gemultiplexter untergeordneter Signale
US7023942B1 (en) 2001-10-09 2006-04-04 Nortel Networks Limited Method and apparatus for digital data synchronization
US20040192233A1 (en) * 2002-04-18 2004-09-30 Motorola, Inc. Redundant linear power amplifier system
CN100568259C (zh) * 2003-12-19 2009-12-09 Nxp股份有限公司 防冲突中的同步
US8437475B2 (en) * 2004-03-19 2013-05-07 Verizon Corporate Services Group Inc. Packet-based and pseudo-packet-based cryptographic synchronization systems and methods
US7831825B2 (en) * 2004-03-19 2010-11-09 Verizon Corporate Services Group Inc. Packet-based and pseudo-packet based cryptographic communications systems and methods
US7646836B1 (en) * 2005-03-01 2010-01-12 Network Equipment Technologies, Inc. Dynamic clock rate matching across an asynchronous network
JP4643359B2 (ja) * 2005-05-17 2011-03-02 株式会社東芝 受信装置
JP5359314B2 (ja) * 2009-01-27 2013-12-04 富士通株式会社 伝送装置
US8681917B2 (en) 2010-03-31 2014-03-25 Andrew Llc Synchronous transfer of streaming data in a distributed antenna system
JP5956284B2 (ja) * 2012-08-15 2016-07-27 Ｎｅｃネットワーク・センサ株式会社 スタッフ同期制御回路及びスタッフ同期制御方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461245A (en) * 1965-11-09 1969-08-12 Bell Telephone Labor Inc System for time division multiplexed signals from asynchronous pulse sources by inserting control pulses
US3873773A (en) * 1971-10-26 1975-03-25 Martin Marietta Corp Forward bit count integrity detection and correction technique for asynchronous systems
US3872257A (en) * 1974-03-11 1975-03-18 Bell Telephone Labor Inc Multiplex and demultiplex apparatus for digital-type signals
FR2269246B1 (ja) * 1974-04-25 1976-12-17 Cit Alcatel
ES444381A1 (es) * 1975-01-16 1977-12-16 Standard Electrica Sa Un circuito almacenador de canal de datos digitales para transmision y recepcion.
FR2308251A1 (fr) * 1975-04-18 1976-11-12 Telecommunications Sa Procede et dispositif de demande de justification
US4095053A (en) * 1977-09-01 1978-06-13 Bell Telephone Laboratories, Incorporated Quasi-pulse stuffing synchronization
EP0035795B1 (en) * 1980-03-10 1985-12-04 Nec Corporation Stuff synchronization device with reduced sampling jitter
US4347620A (en) * 1980-09-16 1982-08-31 Northern Telecom Limited Method of and apparatus for regenerating a signal frequency in a digital signal transmission system
US4412299A (en) * 1981-02-02 1983-10-25 Teltone Corporation Phase jitter detector
US4397017A (en) * 1981-03-02 1983-08-02 Nippon Electric Co., Ltd. Stuff synchronization device with reduced sampling jitter
US4387459A (en) * 1981-06-22 1983-06-07 Rockwell International Corporation Non-buffered loop-timed channel bank
DE3201965A1 (de) * 1982-01-22 1983-08-04 Siemens AG, 1000 Berlin und 8000 München Digitales nachrichtenuebertragungssystem
CA1202702A (en) * 1982-09-03 1986-04-01 Gordon R. Lang Means and method for reduction of phase jitter

Also Published As

Publication number Publication date
DE3786494D1 (de) 1993-08-19
EP0248551A2 (en) 1987-12-09
EP0248551A3 (en) 1989-11-15
ATE91575T1 (de) 1993-07-15
CA1262173A (en) 1989-10-03
EP0248551B1 (en) 1993-07-14
US4811340A (en) 1989-03-07
DE3786494T2 (de) 1993-11-18
JPS62291230A (ja) 1987-12-18

Similar Documents

Publication Publication Date Title
JPH07112183B2 (ja) 同期デ−タ信号生成のために非同期デ−タ信号を同期化する方法及び装置
US4928275A (en) Synchronization of asynchronous data signals
US5111485A (en) Method of and circuit for synchronizing data
JPH0761055B2 (ja) データ伝送方法
JPH0593167U (ja) 動画ビデオ信号のクロックパルス調整装置
JP2003134076A (ja) スタッフ同期方式における受信装置
JPH05199199A (ja) スタッフ同期制御方式
JP2896780B2 (ja) 非同期データ信号の同期化方法および同期化装置
JP2979847B2 (ja) 正負スタッフ同期方式
JP2952935B2 (ja) 非同期データ伝送システム
JP2630057B2 (ja) ディジタル同期網のデスタッフ回路
JPH05211537A (ja) 同期デジタル信号から非同期デジタル信号への同期非同期変換装置
JP3219160B2 (ja) テレビジョン信号処理装置
JP3031779B2 (ja) 並列スタッフ同期方式
KR100216518B1 (ko) Stm-1 송신용 동기 장치
CA1296394C (en) Synchronization of asynchronous data signals
JP3388331B2 (ja) テレビジョン信号送信装置及び受信装置
JP3424415B2 (ja) 移相回路
JPS63209237A (ja) デ−タ伝送装置
JP2590723B2 (ja) 映像信号のディジタル伝送システム
JPH04196937A (ja) ジッタ抑圧回路
JPH01231537A (ja) 画像伝送方式
JPH0497620A (ja) 位相同期回路
JPH07202868A (ja) データレート変換装置
JPH0514308A (ja) 高速ｌａｎの多重化装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 12