JPH07114401B2 - クロツク信号の異常検出回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 クロック信号の異常検出回路であって、例えば第１周波
数f1の位相変調（PM）クロック信号が第２周波数f2（＞
f1）の第２クロック信号で伝送されているとき、当該第
２クロック信号の断絶を検知するようにし、PMクロック
信号の異常状態の検出が可能となる。

〔産業上の利用分野〕

本発明は、クロック信号の異常検出回路に関し、例えば
PMクロック信号を別な周波数のクロック信号で伝送して
いるときに、そのPMクロック信号の異常状態を検知する
ようにしたクロック信号の異常検出回路に関するもので
ある。

例えば通信分野では、あるクロック信号を別なそれより
高い周波数のクロック信号で伝送する技術が汎用されて
いる。特に加入者線端局装置では、PMクロック信号がよ
り高周波の他のクロック信号で伝送されており、このPM
クロック信号の異常状態つまり断絶，符号化“高”ある
いは“低”論理状態の持続状態を検出する機能が具わっ
ている。そして、かようなPMクロック信号の異常状態を
確実に検知することのできる装置が要望されている。

〔従来の技術〕

繰り返し周波数が400HzのPMクロック信号が8MHzのクロ
ック信号（以下第２クロック信号と称する）によって伝
送されるようにした回路がある。ここで、PMクロック信
号の信号状態を第２クロック信号を用いて出力する信号
状態出力回路と、該回路を形成する各段フリップフロッ
プの出力を入力信号とする「論理状態検出回路」とを設
け、それら検出された論理状態に基づいて、PMクロック
信号の異常状態を検出するようにしていた。

〔発明が解決しようとする問題点〕

しかしながら、このような従来の異常状態検出方式にあ
っては、8MHzの第２クロック信号を信号状態出力回路の
クロック入力信号としているために、当該第２クロック
信号が正常に伝送されて来なかったときに信号状態出力
同路内のフリップフロップが誤動作をする。そのため、
特にPMクロック信号が符号化“高”論理状態あるいは
“低”論理状態の続行以外の異常状態の場合に、確実に
検出を行なうことができないといった問題点があった。

本発明はこのような点に鑑みて創作されたもので、簡単
な構成でクロック信号の異常状態を検出することのでき
るクロック信号の異常検出回路を提供することを目的と
している。

〔問題点を解決するための手段〕

第１図は本発明のクロック信号の異常検出回路の原理ブ
ロック図である。

第１図において、信号状態出力回路115は、周波数f1の
第１クロック信号111の論理状態を、該第１クロック信
号111を伝送するための周波数f2（＞f1）の第２クロッ
ク信号113のタイミングに応じて所定期間に亘って保持
する。

信号状態検出回路（119）は信号状態出力回路115の出力
信号に応答して信号状態を検出する。

第２クロック異常検出回路121は、第２クロック信号113
における信号状態の異常を検知して、検出出力信号125
を発生する。

異常判定回路127は信号状態検出回路119及び第２クロッ
ク異常検出回路121の出力信号に応答して第１クロック
信号の異常を判定する。

従って、構成全体によって第１クロック信号111の信号
異常状態を検出するようになっている。

〔作用〕

第１クロック信号111は、第２クロック信号113によって
伝送されるものであり、周波数は第２クロック信号113
が高い（f2＞f1）。

第２クロック信号113のタイミングに応じて、第１クロ
ック信号111の論理状態が信号状態出力回路115から出力
される。その出力に応答する信号状態検出画路119から
信号状態の異常の有無を表す検出信号123が発生され
る。

第２クロック信号113が本来の信号状態をとらないで異
常状態となれば、第２クロック異常検出回路121から検
出信号125が発生される。

これら検出信号に応答する異常判定回路127において異
常判定が行なわれ、その結果を表す信号129によって第
１クロック信号111の異常を検出する。

本発明では、第２クロック信号113の信号異常状態を検
知する第２クロック異常検出回路121を設けたことによ
り、複雑な回路構成とすることなく第１クロック信号11
1の信号異常状態を検出することが可能となる。

〔実施例〕

第２図は本発明の一実施例を示す。ここで、PMクロック
信号211の周波数f1は400Hzであり、これを伝送するため
の別な第２クロック信号213の周波数f2は8MHzである。

PMクロック信号211の論理状態に基づいて第２クロック
信号213で駆動するPMクロック信号状態出力回路215は、
同様なＤフリップフロップを３段縦続したものであり、
第２クロック信号213におけるクロック毎に論理状態を
出力して、当該クロックの複数パルス分に亘ってPMクロ
ック信号211の論理状態を保持する。このPMクロック信
号状態出力回路215の信号状態を表すそれぞれ３ビット
の出力信号221及び223が、第１論理状態検出回路225及
び第２論理状態検出回画路227に供給される。

第１論理状態検出回路225は３入力のナンドゲートで成
っており、出力信号221を形成する３ビット全ての信号
状態が“高”論理レベルのときにのみ“低”論理レベル
をとる第１検出信号231を発生する。

第２論理状態検出回路227は３入力の論理和ゲートで成
っており、出力信号223を形成する３ビット全ての信号
状態が“低”論理レベルのときにのみ“低”論理レベル
をとる第２検出信号233を発生する。

変化点検出回路241は、PMクロック信号状態出力回路215
の出力信号243を受信して、当該信号243に“低”論理状
態から“高”論理状態へあるいはその逆への遷移があっ
たときに状態変化する変化点検出信号245を発生する。

第２クロック断検出回路251は、第２クロック信号213が
断となったときに“低”論理レベルを信号出力するクロ
ック断検出信号253を発生する。

第１検出信号231,第２検出信号233及び変化点検出信号2
45の論理積をとるアンドゲート261の論理積出力信号263
と、クロック断検出信号253とは別なアンドゲート265に
よって論理積がとられる。その論理積出力信号267が判
定回路269に供給されている。

第１検出信号231はインバータ271で反転された後にクロ
ック断検出信号253とアンドゲート273によって論理積が
とられて、第１論理信号275が出力される。

第２検出信号233は別なインバータ277によって反転され
た後にクロック断検出信号253とアンドゲート279によっ
て論理積がとられて、第２論理信号281が出力される。

第３図（ａ）〜（ｃ）は、第２図の回路における各部信
号を示す。但し、時間のスケールは不一致であり、分り
易くするために一部拡大してある。

ここで、PMクロック信号211について説明しておく。

一般的にPM信号を発生する手段としては、第４図に示す
如く１個の排他的論理和ゲートを用いる。“高”論理状
態あるいは“低”論理状態を符号として載せた信号ａと
搬送を担う信号ｂとを、この排他的論理和ゲートに印加
する。すると、このゲートの出力としてPM信号が得られ
る。

このような信号状態を第５図に（Ａ）〜（Ｃ）によって
述べる。いま、同図（Ａ）に示す信号ａが符号化すべき
ものとして、「０」（“低”論理レベル）にあるものと
する。また、搬送を担う信号ｂは、同図（Ｂ）に示すよ
うに、例えば4MHzの矩形波信号とする。

排他的論理和ゲートの出力は同図（Ｃ）に示す如く、信
号ａが「０」のとき“高”→“低”のレベル遷移、また
“低”→“高”のレベル遷移が生じる。このように、信
号ｂの１周期の間に生じる信号ａによって、「０」つま
り“低”論理状態あるいは「１」つまり“高”論理状態
が現れる符号化されたPM信号が得られる。かようなPM信
号が、第２図のPMクロック信号211として印加されてい
るのである。

続いて、第２図に示すように構成された本発明実施例の
動作を説明する。

いま、第４図及び第５図にて述べたようなPM信号がPMク
ロック信号211として、また第２クロック信号213が共に
PMクロック信号状態出力回路215に印加されているもの
とする。

PMクロック信号211は第３図（ｂ）に示すように、
“高",“低",“高",“高",“高",…の如き信号パルス列
となったとする。この信号211にレベル遷移が生じたと
きつまり符号に応じて、第２クロック信号213によって
クロックされるので、PMクロック信号状態出力回路215
の初段フリップフロップはその符号内容である“高”あ
るいは“低”論理状態を保持する。次のPMクロック信号
211の１パルスに応答して、次段のフリップフロップへ
と伝達される。従って、PMクロック信号状態出力回路21
5には、PMクロック信号211における続行する３論理状態
が保持される。

PMクロック信号状態出力回路の３フリップフロップが共
にリセットされて初期状態となった時点から、PMクロッ
ク信号211が３パルス分の時間が経過した時点では、当
該３つのフリップフロップは順に“高",“低",“高",論
理状態を保持することとなる。PMクロック信号状態出力
回路215の２つの出力信号221及び223は共通に３フリッ
プフロップの保持論理状態を表す信号であるとすると、
第１論理状態検出回路225及び第２論理状態検出回路227
から出力される第１検出信号231及び第２検出信号233は
共に“高”論理レベルである。

更に、PMクロック信号211の２パルス分の時間が経過す
ると、PMクロック信号状態出力回路215の３フリップフ
ロップの保持論理状態は順に“高”（），“高”
（），“高”（）となる（第３図（ｂ）参照）．そ
のため、第１論理状態検出回路225の第１検出信号231は
“低”論理レベルとなり、インバータ271で反転されて
“高”論理レベルとなってアンドゲート273に供給され
る。ここで、第２クロック信号213が正常に来ていれ
ば、第２クロック断検出回路251のクロック断検出信号2
53は“高”論理レベルにある。従って、アンドゲート27
3からは“高”論理レベルをとる第１論理信号275が発生
されることになり、PMクロック信号211の符号化論理状
態が“高",“高",“高”と続いたことが判定され得る。

同様にして、仮にPMクロック信号211の符号化論理状態
が“低",“低",“低”と続いた場合には、第２論理状態
検出画路227から出力される第２検出信号233は“低”論
理レベルとなり、アンドゲート279からは“高”論理レ
ベルをとる第２論理信号281が発生されることとなるの
で、“低”論理状態が３パルス分続行したことが判定さ
れる。

ところで、変化点検出回路241は例えばコンデンサの充
放電特性を利用し、その放電時間が所定時間より伸びる
とレベル反転するようになっているものとする．そのよ
うな回路に第３図に示すPMクロック信号211（243）が到
来すると、“高”論理状態から“低”論理状態へと遷移
すれば当該PMクロック信号211における“低”論理レベ
ルが長びくため、レベル反転回路によって第３図（ｃ）
に示すように所定時間“低”論理レベルとなる変化点検
出信号245が発生される。

いま、図示するタイミング関係で変化点検出信号245の
論理レベルが“低”となれば、その間アンドゲート261
の出力信号263及び次のアンドゲート265の出力信号267
は“低”論理レベルとなる。

このように“低”レベルをとる論理積出力信号267を受
信する判別回路269は、その“低”レベルがPMクロック
信号211の論理状態の遷移によるものかを判別する。そ
れがPMクロック信号211に基因するものならば“高”論
理レベル、それ以外に基因するものならば“低”論理レ
ベルをそれぞれとる判別信号270が発生される。

ここで、論理積出力信号267か“低”論理レベルとなる
のは、他に第１検出信号231,第２検出信号233あるいは
クロック断検出信号253が“低”論理レベルとなる場合
である．前述したような区別は、例えばそれぞれ時間の
相違に基づいて判別回路269によって為されるものであ
る。

このように、PMクロック信号211において“高”論理状
態の続行する事象は第１論理信号275によって、また
“低”論理状態の続行事象は第２論理信号281によって
それぞれ判定される。

また、判別回路269から出力される判別信号270によっ
て、PMクロック信号211において符号化論理状態が遷移
したかどうかを判別することができる。

更に、PMクロック信号211を伝送するための第２クロッ
ク213に異常状態（例えば断）が生じたことは、クロッ
ク断検出信号253によって判別可能である。

〔発明の効果〕 以上述べてきたように本発明によれば、極めて簡単な構
成で、例えばPMクロック信号を伝送するための別なクロ
ック信号の信号状態が異常となった場合であっても適切
に当該PMクロック信号の伝送異常を検出することがで
き、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のクロック信号の異常状態検出回路を示
す原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図（ａ）〜（ｃ）は信号説明図、 第４図はPM信号発生手段の説明図、 第５図（Ａ）〜（Ｃ）はPM信号の説明図である。 第１図において、 111は第１クロック信号、113は第２クロック信号、119
は信号状態検出回路、121は第２クロック異常検出回
路、127は異常判定回路である。 第２図及び第３図において、 211はPMクロック信号、213は第２クロック信号、231は
第１検出信号、233は第２検出信号、245は変化点検出信
号、253は第２クロック断検出信号、275は第１論理信
号、281は第２論理信号である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】クロック周波数f1の第１クロック信号（11
   1）と、該第１クロック信号を伝送するためのクロック
   周波数f2（＞f1）の第２クロック信号（113）とが入力
   され、第１クロック信号（111）の高低レベルを弁別す
   ると共に、前記第２クロック信号（113）のタイミング
   に対応して前記弁別信号を所定の複数ビットに亘って１
   ビットずつ逐次シフトして出力する信号状態出力回路
   （115）と、 前記信号状態出力回路（115）の出力信号（117）である
   前記弁別直後の弁別信号及び前記所定の複数ビット数に
   属する各ビット数だけシフトされた弁別信号の全てを入
   力とし、前記第１クロック信号（111）の同一論理状態
   の持続性を監視して第１クロック信号（111）の該持続
   性が中断する異常状態を検出する信号状態検出回路（11
   9）と、 第２クロック信号（113）におけるクロック断となる信
   号状態の異常を検知する第２クロック異常状態検出回路
   （121）と、 前記信号状態出力回路（115）の出力信号（123）と、前
   記第２クロック異常検出回路（121）の出力信号（125）
   とを入力して論理演算を施し、論理演算結果が異常のと
   き、前記第２クロック異常検出回路（121）の出力信号
   （125）の信号状態が正常であれば第１クロック信号が
   異常であると判断する異常判定回路（127）と、 で構成することを特徴とするクロック信号の異常検出回
   路。