JPH0243852A - 符号誤り検出回路 - Google Patents

符号誤り検出回路

Info

Publication number
JPH0243852A
JPH0243852A JP19509488A JP19509488A JPH0243852A JP H0243852 A JPH0243852 A JP H0243852A JP 19509488 A JP19509488 A JP 19509488A JP 19509488 A JP19509488 A JP 19509488A JP H0243852 A JPH0243852 A JP H0243852A
Authority
JP
Japan
Prior art keywords
code
violation
mask pulse
signal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19509488A
Other languages
English (en)
Other versions
JP2549152B2 (ja
Inventor
Takenao Takemura
竹村 健直
Koichi Shinozaki
篠崎 浩市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63195094A priority Critical patent/JP2549152B2/ja
Publication of JPH0243852A publication Critical patent/JPH0243852A/ja
Application granted granted Critical
Publication of JP2549152B2 publication Critical patent/JP2549152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次] 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第1図との対応関係 H0実施例の構成 (1)全体の構成 (ii)マスクパルス発生回路の構成 ■、実施例の動作 ■、実施例のまとめ ■0発明の変形態様 発明の効果 〔概 要〕 バイポーラ符号化された通信の符号誤りを監視する符号
誤り検出回路に関し、 符号誤りを正確に検出することを目的とし、バイポーラ
符号化された入力信号の符号則違反を検出する違反検出
手段と、違反検出手段の検出信号に基づいて所定の長さ
のマスクパルスを発生ずるマスクパルス発生手段と、マ
スクパルス発生手段の出力状態に基づいて、違反検出手
段によって検出された符号則違反が信号の符号誤りであ
るか否かを判別する判別手段と、を具えて信号の符号誤
りを検出するように構成する。
(産業上の利用分野] 本発明は、バイポーラ符号化方式のうち、例えばBSZ
S方式、B6ZS方式のように、所定のデータに対して
故意に符号則に違反する符号を当てる符号化方式によっ
て符号化された通信を監視する符号誤り検出回路に関し
、特に、故意に入れられた符号則違反を検出しないよう
にした符号誤り検出回路に関するものである。
〔従来の技術] デジタル通信において通信しようとするデータは、通信
回線における伝送に適するように符号化されてから伝送
される。この符号化の方式の一つとして、バイポーラ符
号化方式があり、原則として通信しようとするデータの
中の隣あった“1°”は、異なる極性の符号を交互に当
てて示される。
このような異なる極性の符号をバイポーラビット(Bビ
ット)と呼ぶことにする。
第6図は、バイポーラ符号化方式によって符号化された
データの説明図である。
例えば、8ビツトのデーラダ“10011010’“を
示す符号は、第6図の■のように、“”BOOBB O
B O”となる。
上述のように、通信されるデータは、同じ極性のパルス
が連続しないように符号化されているから、受信側の符
号則違反検出回路は、第6図の■のように同し極性のビ
ットを連続して受信すると、伝送路における雑音などに
よって生しる符号誤りとして検出する。
このような符号則違反をバイポーラバイオレーションと
呼び、符号則違反ビットをバイオレーションビット(V
ビット)と呼ぶことにする。
通信回線を通しての通信の中継および監視を行なう端局
装置には、上述のような符号誤りを検出する符号則違反
検出回路と、この符号則違反検出回路によって検出され
た符号則違反を一定時間Tだけ蓄積し、その数(バイオ
レーションレート)に基づいて、通信を続行する上で障
害となるか否かを判別するエラー判定部が設けられてい
る。
エラー判定部は、バイオレーションレートが所定数Rν
を越えると、通信回線または端局装置に異常が発生した
ため端局装置に入力されている入力信号が誤っていると
判断して、復号部などの後続の装置に対して警報を発す
る。
この警報を出力した後、エラー判定部は更に所定の回数
だけバイオレーションレートを測定し、その結果が常に
所定数Rv以下であれば、入力信号が正しいと判断して
、入力信号の処理を再開させる。
ところで、バイポーラ符号化方式の中には、BBZS方
式やB6ZS方式のように、通信データを符号化する際
に、データに含まれる連続した“′O°′ビットに対応
して、符号則に違反するバイオレーションビット(Vビ
ット)を故意に含んだ所定の符号を出力する方式がある
例えばBBZS方式に基づいた符号化装置は、データの
中の8ビツト連続した“0パに対応して、第6図の■の
ように、“’0OOVBOVB’“を出力する。受信側
の符号則違反検出回路は、この通信データを受信すると
、通信データに含まれているハ・イオレーションピット
を符号誤りとして検出しないで、8ビツト連続した“O
o“であると解釈する。
一方、8ビツト連続した“0″”を示す通信データ(第
6図■参照)が、第6図■のように変形して伝送された
場合は、第6図の■に示したように、本来の符号誤り(
1ビツト)に加えて、故意に入れられた2つのバイオレ
ーションピントをも符号誤りとして検出される。
〔発明が解決しようとする課題] ところで、上述した従来の符号則違反検出回路にあって
は、通信データに含まれる符号則違反を全て雑音などに
よる符号誤りとして検出してしまうので、実際に生じて
いる符号誤りよりも多数の符号誤りが検出されてしまい
、符号誤りの数を正しく把握することができないという
問題点があった。
このように、符号違反検出回路が符号誤りの数を正しく
把握できず、実際よりも多数の符号誤りを検出すると、
通信品質の向上の要望に対応するために、端局装置の符
号誤りの許容範囲を小さく設定した場合、エラー判定部
により頻繁に警報が出力されて通信の処理が一時停止し
てしまうことが考えられる。
また、符号誤りの許容範囲を小さく設定する際には、符
号誤りを蓄積する時間Tを以前よりも長く設定されてい
る。このため、エラー判定部により本当に入力信号が異
常であるか否かを判定するために必要な時間が長くなる
ので、端局装置が一時停止している時間が長くなってし
まう。
本発明は、このような点にかんがみて創作されたもので
あり、故意に入れられたバイオレーションピットを符号
誤りとして検出しないで、符号誤りを正確に検出するよ
うにした符号誤り検出回路を提供することを目的として
いる。
〔課題を解決するための手段〕
第1図は、本発明の符号誤り検出回路の原理ブロック図
である。
図において、違反検出手段101は、バイポーラ符号化
された入力信号の符号則違反を検出する。
マスクパルス発生手段102は、違反検出手段101の
検出信号に基づいて所定の長さのマスクパルスを発生す
る。
判別手段103は、マスクパルス発生手段1゜2の出力
状態に基づいて、違反検出手段101によって検出され
た符号則違反が信号の符号誤りであるか否かを判別する
〔作 用〕
違反検出手段101によって入力信号の符号則違反が検
出されると、マスクパルス発生手段102は、その検出
信号に基づいて所定の長さのマスクパルスを発生させる
判別手段103は、違反検出手段101による検出信号
とマスクパルス発生手段102のマスクパルスの出力状
態に基づいて、検出信号が故意に入れられた符号則違反
に対応しているか否かを判別する。
本発明にあっては、故意に入れられた符号則違反を示す
検出信号を判別するので、これを符号誤りとして出力す
ることはなく、信号の符号誤りを正確に検出することが
できる。
I、    と 1 との 応 ここで、本発明の実施例と第1図との対応関係を示して
おく。
違反検出手段101は、符号則違反検出回路201に相
当する。
マスクパルス発生手段102は、マスクパルス発生回路
210に相当する。
判別手段103は、論理和ゲート203に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の一実施例における符号誤り検出回路
を用いた通信監視部の構成を示す。
第2図において、実施例における符号誤り検出回路を用
いた通信監視部は、入力されるバイポーラ信号の中から
符号則に違反しているパルス(バイオレーションピット
)を検出する符号則違反検出回路201と、符号則違反
検出回路201の検出信号に基づいてクロック信号の3
周期分の長さのマスクパルスを発生するマスクパルス発
生回路210と、検出信号とマスクパルス発生回路21
0によって出力されたマスクパルスの論理和をとる論理
和ゲート203と、論理和ゲート203の出力である誤
り検出信号に基づいてバイオレーションレートを測定し
、その結果に基づいて警報を出力するエラー判定部24
0とで形成されている。
エラー判定部240は、誤り検出信号を蓄積するカウン
タ242と、カウンタ242による誤り検出信号の蓄積
時間を所定時間Tに限定するタイマ241と、カウンタ
242に蓄積されたバイオレーションレートに基づいて
通信回線に異常があるか否かを判定する判定部243と
で形成されている。
ここで、人力信号は、クロック信号に同期して入力され
ているものとする。
(ii  マスクパルス 生  の 第3図は、第2図に示した実施例におけるマスクパルス
発生回路210の構成図である。
図において、マスクパルス発生回路210は、クロック
信号と符号則違反検出回路201の検出信号の論理和を
とる論理和ゲー)211と、ランチ回路を構成している
ナンドゲー)214a、214bと、論理和ゲート21
1の出力をクロック(CK)入力として、ランチ回路の
セット入力信号を出力するフリップフロップ212と、
ナントゲート214aの出力を反転してフリップフロッ
プ212をクリアするインバータ213と、タイマの役
割をしている3つのフリップフロップ215a、215
b、215cとで形成されている。
フリップフロップ212の出力端子dはナンドゲ−1−
214bの入力端子の一方に接続されていおり、入力端
子りには、電源電圧が入力されており、常に″ビ′の状
態となっている。
また、ナントゲート214bの入力端子の他方は、ナン
トゲート214aの出力端子とインパーク213の入力
側に接続されており、ナントゲート214bの出力端子
は、ナントゲート214aのフリップフa 7プ215
a、215b、215Cのクリア(CL)端子と入力端
子の一方に接続されている。ナントゲート214aの入
力端子の他方には、フリップフロップ215cの出力端
子dが接続されている。
フリップフo ツブ215a  215b  215C
のクロ・ツク(CK)端子には、それぞれクロック信号
が人力されており、フリップフロップ2I5aの入力端
子りには電源電圧が入力されている。
フリップフロップ215aの出力端子Qは、フリップフ
ロップ215bの入力端子りに接続されており、フリッ
プフロップ215bの出力端子Qは、フリップフロップ
215Cの入力端子りに接続されている。
皿−」(施1顔l匪作 第4図、第5図は、第2図における実施例の動作を説明
するタイミング図である。
以下、第2図〜第5図を参照して実施例の動作を説明す
る。
第4図の■は、8ビツト連続した“′0゛をB8ZS方
式によって符号化した信号(第4図■参照)が、伝送中
の雑音などによって第0ビツトに例えば極性′″+”の
パルスが混入して伝送された場合の受信信号を示す。
このような信号が符号則違反検出回路201に人力され
ると、第Oビット第3ビットおよび第6ビツトにおいて
符号則違反が検出されて、第4図■のような検出信号が
出力される。
ここで、入力信号(第4図■参照)は、第4図■に示し
たクロック信号に同期して入力されるものとする。
マスクパルス発生回路210に入力された検出信号およ
びクコツク信号は、論理和ゲート211によって論理和
がとられて(第4図■参照)、フリップフロップ212
のクロック(CK)端子に入力される。
論理和ゲート211の出力が立ち上がると、フリップフ
ロップ212の出力端子dは、逆に“0゛(第4図■参
照)となる。一方、フリップフロップ215cはクリア
されているので、ナントゲート244 aとナントゲー
ト214 bとで形成されているランチ回路への入力は
、ナンドゲー)214a側が”1”、214b側が′0
°゛となり、ラッチ回路はリセットされて、ナントゲー
ト214bの出力(即ちマスクパルス)は立ち上がる(
第4図■参照)。
マスクパルスにより、フリップフロップ215a 、 
 215b 、  215cのクリアが解除されるので
、クロック信号(第4図■参照)の立ち上がりにおいて
、フリップフロップ215a 、  215b 。
215cの順にそれぞれの出力端子Qに“1°°がセン
トされる。
クリアが解除されてから3つ目のクロック信号の立ち上
がりで、フリップフロップ215cの出力端子dは“0
′”となる。これにより、ナントゲート214aの出力
は1”となり、これがインバータ213により極性を反
転されてフリップフロップ212をクリアするので、フ
リップフロップ212の出力端子dは“1′′となる(
第4図■参照)。
ラッチ回路への入力は、ナントゲート214a側が0”
、214b側が“1゛′となるので、ラッチ回路はセッ
トされて、ナントゲート214bの出力は0°′となる
ので、マスクパルスは立ち下がる(第4図■参照)。ま
た、フリップフロップ215a 、  215b 、 
 215cは再びクリアされる。
このようにして、マスクパルス発生回路210は、最初
のバイオレーションパルスを検出すると、クロックの3
周期分のマス1クパルス(第4回■参照)を出力する。
論理和ゲート203は、第4図■に示したバイオレーシ
ョンパルスと第4図■に示したマスクパルスの論理和を
とって、誤り検出信号(第4図の■)とする。
従って、最初のバイオレーションパルスの後、クロック
の3周期以内に符号則違反検出回路201によって検出
された第3ビツトに対応したバイオレーションパルスが
削除される。しかし、第6ビツトに対応したバイオレー
ションパルスは削除されないので、符号誤りは、本当の
符号誤りよりも1つ多い2個とみなされる。
ところで、上述のマスクパルスによって符号則違反検出
回路201の検出信号を削除すると、本当の符号誤りを
示す検出信号も同様に削除される可、化性がある。
例えば、第5図の■のような信号が符号則違反検出回路
201に入力されると、符号違反の検出信号は第5図■
のようになる。
マスクパルス発生回路210によって発生されるマスク
パルスは、第5図の■のようになるので、論理和ゲート
203から出力される符号誤り検出信号は第5図■のよ
うになり、本来の符号誤りよりも少ない2個の符号誤り
だけが検出される。
しかし、第5図■のように、符号誤りによって3つの連
続した同符号のパルスが残るような信号が受信される確
率は小さい。
一方、マスクパルスの長さを例えばクロックの6周期分
の長さに伸ばせば、第6ビノトに対応したバイオレーシ
ョンパルスも削除することができる。しかし、このIよ
うにマスクパルスを長くすると、それに伴って本当の符
号誤りに対応したバイオレーションパルスを削除してし
まう確率が高くなる。
これらのことを考慮して、実施例においては、マスクパ
ルスの長さをクロックの3周期分に設定した。
上述のようにして得られた誤り検出信号は、エラー判定
部240に入力され、タイマ241に設定された所定の
時間Tの間242に蓄積される。
判定部243は、242に蓄積された誤り検出信号の数
(バイオレーションレート)が、所定の値Rv以上にな
ると、通信回線あるいは端局装置に異常が発生している
可能性があると判断して警報を出力する。
その後エラー判定部240は、更に所定の回数だけバイ
オレーションレートを測定し、その結果、常にバイオレ
ーションレートが許容範囲以内であった場4合は、通信
回線あるいは端局装置に異常はないと判断する。
−J、バイオレーションレートの測定結果が常に許容範
囲を越えている場合は、本当に通信回線あるいは端局装
置に異常が発生していると判断する。
■、   1のまとめ 上述のように、マスクパルス発生回路210によって出
力されるクロックの3周期分の長さを持つマスクパルス
で、符号則違反検出回路201によって検出されたバイ
オレーションの検出信号をマスクする。
従って、符号則違反検出回路201が故意に符号中に入
れられたバイオレーションを符号誤りとして検出してし
まった場合にも、これに対応した符号則違反検出回路2
01の検出信号の内、少なくとも1ビット分のバイオレ
ーションパルスを削除することができる。
これにより、符号誤り検出回路が、符号誤りの数を正確
に把握して、通信を監視することができるので、端局装
置が頻繁に動作を停止することを防ぐことができる。
■、Oの・ユし。
なお、上述した本発明の実施例にあっては、クロックの
3周期分の長さを持つマスクパルスによって検出信号を
削除する場合を考えたが、これに限らず、所定の長さの
マスクパルスによって検出信号を削除するものであれば
適用できる。
また、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、所定の長さのマスク
パルスによって、符号のなかに故意に入れられた符号則
違反に対応する検出信号を判別して削除する。
これにより、符号誤りの数を正確に把握して通信を監視
することが可能となるので、例えば端局装置の動作が頻
繁に停止することを防くことができるので、実用的には
極めて有用である。
【図面の簡単な説明】
第1図は本発明の符号誤り検出回路の原理ブロック図、 第2図は本発明の一実施例による符号誤り検出回路を示
す構成ブo 7り図、 第3図は第2図に示した実施例による符号誤り検出回路
のマスクパルス発生回路の構成図、第4図は第2図に示
した実施例による符号誤り検出回路の動作を表すタイミ
ング図、 第5図は第2図に示した実施例による符号誤り検出回路
の動作を表すタイミング図、 第6図はバイポーラ符号の説明図である。 0はマスクパルス発生手段、 3は論理和ゲート、 0はエラー判定部、 1は論理和ゲート、 2215はフリップフロップ、 3はインハーク、 4はナントゲート、 ■はタイマ、 2はカウンタ、 3は判定部である。 図において、 101は違反検出手段、 102はマスクパルス発生手段、 103は判別手段、 201は符号則違反検出回路、 実各回イ列のb/兵2kjイタイニングD口第 図 デ施作シ釦イ丁Σ恐Jヴ9イ三ンツ°゛図第 図 ○ ○ ○ /ぐイガチー製刊η説2月図

Claims (1)

    【特許請求の範囲】
  1. (1)バイポーラ符号化された入力信号の符号則違反を
    検出する違反検出手段(101)と、 前記違反検出手段(101)の検出信号に基づいて所定
    の長さのマスクパルスを発生するマスクパルス発生手段
    (102)と、 前記マスクパルス発生手段(102)の出力状態に基づ
    いて、前記違反検出手段(101)によって検出された
    符号則違反が信号の符号誤りであるか否かを判別する判
    別手段(103)と、を具えて、信号の符号誤りを検出
    するように構成したことを特徴とする符号誤り検出回路
JP63195094A 1988-08-03 1988-08-03 符号誤り検出回路 Expired - Lifetime JP2549152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63195094A JP2549152B2 (ja) 1988-08-03 1988-08-03 符号誤り検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63195094A JP2549152B2 (ja) 1988-08-03 1988-08-03 符号誤り検出回路

Publications (2)

Publication Number Publication Date
JPH0243852A true JPH0243852A (ja) 1990-02-14
JP2549152B2 JP2549152B2 (ja) 1996-10-30

Family

ID=16335430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63195094A Expired - Lifetime JP2549152B2 (ja) 1988-08-03 1988-08-03 符号誤り検出回路

Country Status (1)

Country Link
JP (1) JP2549152B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002065658A (ja) * 2000-04-25 2002-03-05 Ge Medical Systems Global Technology Co Llc スリップリングの接触の断続を監視するための方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002065658A (ja) * 2000-04-25 2002-03-05 Ge Medical Systems Global Technology Co Llc スリップリングの接触の断続を監視するための方法及び装置

Also Published As

Publication number Publication date
JP2549152B2 (ja) 1996-10-30

Similar Documents

Publication Publication Date Title
JPH0243852A (ja) 符号誤り検出回路
JP2000258537A (ja) 信号検出装置
JPS6034860B2 (ja) 回線誤り率監視方式
JPH01268330A (ja) Cmiブロック同期方法
KR900006965B1 (ko) Hdb3 코드에서의 바이폴라 바이올레이션 검출회로
JPS61115141A (ja) 自己検査性順序回路
JPS63219226A (ja) デコ−ド回路
JPS58123247A (ja) 光伝送システムの回線監視装置
JP2988300B2 (ja) バイポーラクロック擾乱検出回路
KR100208295B1 (ko) 클럭 감시장치
JPS59112745A (ja) 非同期2値信号伝送方式
JPH07114401B2 (ja) クロツク信号の異常検出回路
KR0173962B1 (ko) 전송 선로 상태 감시 장치
JPH02290323A (ja) クロック断検出回路
KR0135334B1 (ko) 디지탈 전송계위신호의 과도 비트 에러 검출회로
SU1298750A1 (ru) Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках
SU1193689A1 (ru) Устройство дл контрол системы автоматической стабилизации параметров
JPS59231948A (ja) 伝送信号衝突防止方式
JPH02206945A (ja) ライン状態検出装置
JPH02190944A (ja) プロセッサーのリセット方式
JPS62232016A (ja) クロツク断検出回路
JPH06188920A (ja) Amiバイオレーション検出回路
JPH02112344A (ja) 同期パターン検出回路
JPS61161025A (ja) 符号則違反検出回路
JPS61236233A (ja) 伝送系監視装置