JPH0711748B2 - 漢字キヤラクタジエネレ−タ - Google Patents
漢字キヤラクタジエネレ−タInfo
- Publication number
- JPH0711748B2 JPH0711748B2 JP61031174A JP3117486A JPH0711748B2 JP H0711748 B2 JPH0711748 B2 JP H0711748B2 JP 61031174 A JP61031174 A JP 61031174A JP 3117486 A JP3117486 A JP 3117486A JP H0711748 B2 JPH0711748 B2 JP H0711748B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- information
- rom
- kanji
- roms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は漢字キャラクタジェネレータ、特に複数個とマ
スクROMからなる漢字キャラクタジェネレータセットを
少なくとも２組有する漢字キャラクタジェネレータに関
する。
スクROMからなる漢字キャラクタジェネレータセットを
少なくとも２組有する漢字キャラクタジェネレータに関
する。
（従来の技術） 従来、パターンジェネレータの一種である漢字キャラク
タジェネレータでは、多数の漢字と多数の漢字以外の文
字等のパターンを発生するものが商用に供されている。
このような漢字キャラクタジェネレータでは、一つの漢
字で数百ビットの記憶素子を漢字等の数の分必要とする
ので、それぞれ汎用マスクROMから作られ、パターンを
分担した複数のマスクROMを使用して、漢字キャラクタ
ジェネレータセットとしたものを、更に複数セット用い
て一式の漢字キャラクタジェネレータとしたものが多用
されている。
タジェネレータでは、多数の漢字と多数の漢字以外の文
字等のパターンを発生するものが商用に供されている。
このような漢字キャラクタジェネレータでは、一つの漢
字で数百ビットの記憶素子を漢字等の数の分必要とする
ので、それぞれ汎用マスクROMから作られ、パターンを
分担した複数のマスクROMを使用して、漢字キャラクタ
ジェネレータセットとしたものを、更に複数セット用い
て一式の漢字キャラクタジェネレータとしたものが多用
されている。
例えば８ビット×131,072語の汎用マスクROMを用いてJI
S漢字の第１水準、第２水準およびこの漢字以外の複数
の文字等を24ドット×24ドットのマトリックスパターン
として記憶されているものでは、第１セットとして上記
の第１水準の漢字および漢字以外の一部の文字等に３個
の汎用マスクROMを使用し、第２セットとして上記の第
２水準の漢字およびその他の漢字以外の文字等に更に３
個の汎用マスクROMを使用している。この場合の記憶形
式は、横方向スキャン方式の場合には１文字の縦方向24
ドットを３等分した各８ドットに、１セット３個の汎用
マスクROMのそれぞれの１語の８ビットを割当て、各汎
用マスクROMの131,072語を32語ごとに区切ったそれぞれ
の4,096区画を文字アドレスとし、上記の32語の各語は
スキャンアドレスにより指定され、32語中の若番24語を
１文字の横方向の24ドット列に対応させている。従って
２つのセットには最大8,192の漢字等のパターンが記憶
でき、このうちから１個の漢字等のパターンを発生する
には、第１か第２かのセット指定と、4,096区画を区別
する12ビットの文字アドレスと、32語を５ビットのスキ
ャンアドレスを用いて順次０番から23番までスキャンす
ることにより、指定されたパターンの縦24ドットに対応
する24ビットの出力として、このパターンの左端列から
右端列までの24列分得られる。
S漢字の第１水準、第２水準およびこの漢字以外の複数
の文字等を24ドット×24ドットのマトリックスパターン
として記憶されているものでは、第１セットとして上記
の第１水準の漢字および漢字以外の一部の文字等に３個
の汎用マスクROMを使用し、第２セットとして上記の第
２水準の漢字およびその他の漢字以外の文字等に更に３
個の汎用マスクROMを使用している。この場合の記憶形
式は、横方向スキャン方式の場合には１文字の縦方向24
ドットを３等分した各８ドットに、１セット３個の汎用
マスクROMのそれぞれの１語の８ビットを割当て、各汎
用マスクROMの131,072語を32語ごとに区切ったそれぞれ
の4,096区画を文字アドレスとし、上記の32語の各語は
スキャンアドレスにより指定され、32語中の若番24語を
１文字の横方向の24ドット列に対応させている。従って
２つのセットには最大8,192の漢字等のパターンが記憶
でき、このうちから１個の漢字等のパターンを発生する
には、第１か第２かのセット指定と、4,096区画を区別
する12ビットの文字アドレスと、32語を５ビットのスキ
ャンアドレスを用いて順次０番から23番までスキャンす
ることにより、指定されたパターンの縦24ドットに対応
する24ビットの出力として、このパターンの左端列から
右端列までの24列分得られる。
（発明が解決しようとする問題点） しかしながら、上述の漢字キャラクタジェネレータは、
文字アドレスに対応した１区画がスキャンアドレスのｎ
ビットに対応する2n語、例えば25語の32語から構成され
ていて、24列しか使用しない場合には８語分が使われな
いまゝとなる欠点を有している。本発明の目的は上記の
欠点を除去し、第１セットの未使用部分に第２セットの
一部を使用することにより第２セットの汎用マスクROM
の数を削減できる漢字キャラクタジェネレータを提供す
ることにある。
文字アドレスに対応した１区画がスキャンアドレスのｎ
ビットに対応する2n語、例えば25語の32語から構成され
ていて、24列しか使用しない場合には８語分が使われな
いまゝとなる欠点を有している。本発明の目的は上記の
欠点を除去し、第１セットの未使用部分に第２セットの
一部を使用することにより第２セットの汎用マスクROM
の数を削減できる漢字キャラクタジェネレータを提供す
ることにある。
（問題点を解決するための手段） 本発明の漢字キャラクタジェネレータは、一群の第１文
字情報を格納する第１の漢字キャラクタジェネレータセ
ットであって、各々が複数の区画を含み各区画に前記一
群の第１の文字情報の中の対応する文字情報の対応する
部分情報パターンを未使用領域を含んで格納する複数の
第1ROMを有する第１の漢字キャラクタジェネレータセッ
トと、一群の第２文字情報を格納する第２の漢字キャラ
クタジェネレータセットであって、複数の区画を含み前
記一群の第２文字情報の中の対応する文字情報の一部の
情報パターンを未使用領域を含んで格納する少なくとも
一つの第2ROMを有する第２の漢字キャラクタジェネレー
タセットとを備え、前記一群の第２文字情報の各々の文
字情報の残部の情報パターンを前記複数の第1ROMの各々
の同一の区画内の前記未使用領域に分割して格納させた
漢字キャラクタジェネレータであって、前記第１の漢字
キャラクタジェネレータセットに格納された文字情報を
表示するときは、表示すべき文字情報を格納する区画を
選択するための文字アドレスを少なくとも前記複数の第
1ROMに共通に供給するとともに選択された区画から情報
パターンを順次読み出すためのスキャンアドレスを共通
に供給して、各第1ROMから読み出された情報パターンを
並列に出力し、前記第２の漢字キャラクタジェネレータ
セットに格納された文字情報を表示するときは、表示す
べき文字情報を格納する区画を選択するための文字アド
レスを前記複数の第1ROMおよび前記第2ROMに共通に供給
するとともに前記第2ROMの選択された区画から情報パタ
ーンを順次読み出すためのスキャンアドレスを供給しか
つ前記複数の第1ROMの選択された区画に対しては、その
未使用領域が前記第2ROMの選択された区画に対するアク
セスが完了する前に複数回アクセスされるようにスキャ
ンアドレスを供給して前記第2ROMから読み出された情報
パターンと前記複数の第1ROMから読み出された情報パタ
ーンのうちスキャンアドレスに基づき選択した情報パタ
ーンとを並列に出力することを特徴とする。
字情報を格納する第１の漢字キャラクタジェネレータセ
ットであって、各々が複数の区画を含み各区画に前記一
群の第１の文字情報の中の対応する文字情報の対応する
部分情報パターンを未使用領域を含んで格納する複数の
第1ROMを有する第１の漢字キャラクタジェネレータセッ
トと、一群の第２文字情報を格納する第２の漢字キャラ
クタジェネレータセットであって、複数の区画を含み前
記一群の第２文字情報の中の対応する文字情報の一部の
情報パターンを未使用領域を含んで格納する少なくとも
一つの第2ROMを有する第２の漢字キャラクタジェネレー
タセットとを備え、前記一群の第２文字情報の各々の文
字情報の残部の情報パターンを前記複数の第1ROMの各々
の同一の区画内の前記未使用領域に分割して格納させた
漢字キャラクタジェネレータであって、前記第１の漢字
キャラクタジェネレータセットに格納された文字情報を
表示するときは、表示すべき文字情報を格納する区画を
選択するための文字アドレスを少なくとも前記複数の第
1ROMに共通に供給するとともに選択された区画から情報
パターンを順次読み出すためのスキャンアドレスを共通
に供給して、各第1ROMから読み出された情報パターンを
並列に出力し、前記第２の漢字キャラクタジェネレータ
セットに格納された文字情報を表示するときは、表示す
べき文字情報を格納する区画を選択するための文字アド
レスを前記複数の第1ROMおよび前記第2ROMに共通に供給
するとともに前記第2ROMの選択された区画から情報パタ
ーンを順次読み出すためのスキャンアドレスを供給しか
つ前記複数の第1ROMの選択された区画に対しては、その
未使用領域が前記第2ROMの選択された区画に対するアク
セスが完了する前に複数回アクセスされるようにスキャ
ンアドレスを供給して前記第2ROMから読み出された情報
パターンと前記複数の第1ROMから読み出された情報パタ
ーンのうちスキャンアドレスに基づき選択した情報パタ
ーンとを並列に出力することを特徴とする。
この構成においてｘ×（ｚ−ｙ）が、１つの漢字パター
ンについて１つのマスクROM上に占るドット数より大き
いか同じ場合には、従来第２の漢字キャラクタジェネレ
ータセットの複数のマスクROMのうちの一つに記憶され
る各文字アドレスのパターを、第１の漢字キャラククタ
ジェネレータの同じ文字アドレスの複数のマスクROMの
未使用部分に分割して記憶しておくことにより、第２の
漢字キャラクタジェネレータセットの読出しには第１の
漢字キャラクタジェネレータセットに分割記憶した部分
も読出されて、１つの漢字パターンとすることになり、
従来の第２の漢字キャラクタージェネレータセットに用
いた複数のマスクROMのうちの１個を削減できる。
ンについて１つのマスクROM上に占るドット数より大き
いか同じ場合には、従来第２の漢字キャラクタジェネレ
ータセットの複数のマスクROMのうちの一つに記憶され
る各文字アドレスのパターを、第１の漢字キャラククタ
ジェネレータの同じ文字アドレスの複数のマスクROMの
未使用部分に分割して記憶しておくことにより、第２の
漢字キャラクタジェネレータセットの読出しには第１の
漢字キャラクタジェネレータセットに分割記憶した部分
も読出されて、１つの漢字パターンとすることになり、
従来の第２の漢字キャラクタージェネレータセットに用
いた複数のマスクROMのうちの１個を削減できる。
（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例のブロック図で、８ビット×
131,072語のマスクROMを５個使用して、24ドット×24ド
ットで表現した最大8,192種の漢字等のマトリックスパ
ターンを出力する漢字キャラクタジェネレータの場合を
示している。この漢字キャラクタジェネレータは第１の
漢字キャラクタジェネレータセット（以下CGS1）１と、
第２の漢字キャラクタジェネレータセット（以下CGS2）
２と、スキャンアドレス信号の変換回路（以下CONV）３
と、CGS11およびCGS22の出力の切替回路（以下SW）５と
から構成されている。さらにCGS11は３個のマスクROM
（以下ROM11,ROM12およびROM13）11,12および13からな
り、CGS22は２個のマスクROM（以下ROM21およびROM22）
21および22で構成されている。この構成において、５個
のマスクROMのそれぞれの12個の文字アドレス端子CA0〜
CA11には、同一の文字アドレスが与えられるよう接続さ
れている。またCGS11の３個のマスクROMのそれぞれの５
個のスキャンアドレス端子S0〜S4には、５個のスキャン
アドレス入力端子SA0〜SA5からCONV3を介して、スキャ
ンアドレスが与えられていて、切替信号SWSが与えられ
ていない（“0"）ときはSA0〜SA4の信号はそのまゝS0〜
S4に与えられるが、切替信号SWSが与えられた（“1"）
ときは、SA0〜SA2の信号はそのまゝS0〜S2に与えられ、
SA3とSA4は常に“1"信号が与えられる。なおCGS22の２
個のマスクROMのそれぞれの５個のスキャンアドレス端
子S0〜S4には、５個のスキャンアドレス入力端子SA0〜S
A4の信号がそのまゝ与えられる接続となっている。また
SEL4には切替信号SWSとスキャンアドレス端子SA3とSA4
のスキャンアドレス信号が与えられていて、SEL4は切替
信号が“1"のときはSA3,SA4の信号が“00"ならROM1111
を、“10"ならROM1212を、“01"ならROM1313のそれぞれ
８ビットの出力を選択して出力するが、切替信号SWSが
“0"のときはROM1313の出力のみを出力する。さらにま
たSW5は、切替信号SWSが与えられていないときはROM111
1の８ビットのそれぞれの出力を出力端子00〜07に、ROM
1212の８ビットのそれぞれの出力を出力端子08〜015に
接続し、切替信号SWSが与えられるとROM2121の８ビット
のそれぞれの出力を出力端子00〜07に、ROM2222の８ビ
ットのそれぞれの出力を出力端子08〜015に接続する。
なおSEL4の８ビットの出力は常にそれぞれ出力端子016
〜023に接続されている。
131,072語のマスクROMを５個使用して、24ドット×24ド
ットで表現した最大8,192種の漢字等のマトリックスパ
ターンを出力する漢字キャラクタジェネレータの場合を
示している。この漢字キャラクタジェネレータは第１の
漢字キャラクタジェネレータセット（以下CGS1）１と、
第２の漢字キャラクタジェネレータセット（以下CGS2）
２と、スキャンアドレス信号の変換回路（以下CONV）３
と、CGS11およびCGS22の出力の切替回路（以下SW）５と
から構成されている。さらにCGS11は３個のマスクROM
（以下ROM11,ROM12およびROM13）11,12および13からな
り、CGS22は２個のマスクROM（以下ROM21およびROM22）
21および22で構成されている。この構成において、５個
のマスクROMのそれぞれの12個の文字アドレス端子CA0〜
CA11には、同一の文字アドレスが与えられるよう接続さ
れている。またCGS11の３個のマスクROMのそれぞれの５
個のスキャンアドレス端子S0〜S4には、５個のスキャン
アドレス入力端子SA0〜SA5からCONV3を介して、スキャ
ンアドレスが与えられていて、切替信号SWSが与えられ
ていない（“0"）ときはSA0〜SA4の信号はそのまゝS0〜
S4に与えられるが、切替信号SWSが与えられた（“1"）
ときは、SA0〜SA2の信号はそのまゝS0〜S2に与えられ、
SA3とSA4は常に“1"信号が与えられる。なおCGS22の２
個のマスクROMのそれぞれの５個のスキャンアドレス端
子S0〜S4には、５個のスキャンアドレス入力端子SA0〜S
A4の信号がそのまゝ与えられる接続となっている。また
SEL4には切替信号SWSとスキャンアドレス端子SA3とSA4
のスキャンアドレス信号が与えられていて、SEL4は切替
信号が“1"のときはSA3,SA4の信号が“00"ならROM1111
を、“10"ならROM1212を、“01"ならROM1313のそれぞれ
８ビットの出力を選択して出力するが、切替信号SWSが
“0"のときはROM1313の出力のみを出力する。さらにま
たSW5は、切替信号SWSが与えられていないときはROM111
1の８ビットのそれぞれの出力を出力端子00〜07に、ROM
1212の８ビットのそれぞれの出力を出力端子08〜015に
接続し、切替信号SWSが与えられるとROM2121の８ビット
のそれぞれの出力を出力端子00〜07に、ROM2222の８ビ
ットのそれぞれの出力を出力端子08〜015に接続する。
なおSEL4の８ビットの出力は常にそれぞれ出力端子016
〜023に接続されている。
第２図は第１図のCONV3の一実施例で、スキャンアドレ
ス端子S3およびS4には、切替信号SWSが与えらえて“1"
となっているときは論理積回路OR1およびOR2を介して、
共に“1"が与えられ、SWSが“0"であるときはそれぞれS
A3およびSA4の信号がそのまゝ与えられる構成となって
いる。
ス端子S3およびS4には、切替信号SWSが与えらえて“1"
となっているときは論理積回路OR1およびOR2を介して、
共に“1"が与えられ、SWSが“0"であるときはそれぞれS
A3およびSA4の信号がそのまゝ与えられる構成となって
いる。
第３図は第１図のSEL4の一実施例で、切替信号SWSとス
キャンアドレス信号を入力する制御回路（以下CONT）41
と、CONT41の選択信号によりROM1111,ROM1212,ROM1313
のそれぞれの８ビットの出力を切替えて送出するゲート
回路（以下GA）42とから構成されている。CONT41は組合
せ回路でSWS,SA3,SA4のそれぞれの信号が“100"のとき
はROM1111の、“110"のときはROM1212の“101"または
“０−−”のときはROM1313の出力の選択信号を発生す
る。なお、“−”は“0"または“1"を示す。
キャンアドレス信号を入力する制御回路（以下CONT）41
と、CONT41の選択信号によりROM1111,ROM1212,ROM1313
のそれぞれの８ビットの出力を切替えて送出するゲート
回路（以下GA）42とから構成されている。CONT41は組合
せ回路でSWS,SA3,SA4のそれぞれの信号が“100"のとき
はROM1111の、“110"のときはROM1212の“101"または
“０−−”のときはROM1313の出力の選択信号を発生す
る。なお、“−”は“0"または“1"を示す。
第４図は第１図のCGS11の１つの文字アドレスに記憶さ
れているパターン表現図で、第５図は第１図のCGS22の
第４図の文字アドレスと同じ文字アドレスに記憶されて
いるパターン表現図である。第４図は、１つの文字アド
レスで必要とする24ドット×24ドットのパターンを、パ
ターンの上から1/3をROM1111に、中間の1/3をROM1212
に、下の1/3をROM1313に分担させ、それぞれ同じ文字ア
ドレスの１語８ビットからなるスキャンアドレスの０番
から23番に記憶されていて、さらにスキャンアドレスの
24番から31番までの８語には、第５図で点線で示された
従来の方法では第３個目のマスクROMに記憶される部分
が、８語づつに分断されて順次ROM1111,ROM1212,ROM131
3に記憶されていることを示している。また第５図は、
１つの文字で必要とする24ドット×24ドットのパターン
を、上から1/3をROM2121に、中間1/3をROM2222に分担さ
せて記憶し、上述のごとく下1/3はCGS22には記憶してい
ないことを示している。なおこのパターンの記憶方法は
CGS11とCGS22の同一の文字アドレスの総てについて実施
される。
れているパターン表現図で、第５図は第１図のCGS22の
第４図の文字アドレスと同じ文字アドレスに記憶されて
いるパターン表現図である。第４図は、１つの文字アド
レスで必要とする24ドット×24ドットのパターンを、パ
ターンの上から1/3をROM1111に、中間の1/3をROM1212
に、下の1/3をROM1313に分担させ、それぞれ同じ文字ア
ドレスの１語８ビットからなるスキャンアドレスの０番
から23番に記憶されていて、さらにスキャンアドレスの
24番から31番までの８語には、第５図で点線で示された
従来の方法では第３個目のマスクROMに記憶される部分
が、８語づつに分断されて順次ROM1111,ROM1212,ROM131
3に記憶されていることを示している。また第５図は、
１つの文字で必要とする24ドット×24ドットのパターン
を、上から1/3をROM2121に、中間1/3をROM2222に分担さ
せて記憶し、上述のごとく下1/3はCGS22には記憶してい
ないことを示している。なおこのパターンの記憶方法は
CGS11とCGS22の同一の文字アドレスの総てについて実施
される。
以下第１図の動作について説明を進めると、切替信号SW
Sが与えられていなく（“0"）、文字アドレス端子CA0〜
CA11にアドレス信号を与えて、１つ文字アドレスを指定
し、スキャンアドレス端子SA0〜SA4に順次スキャンアド
レスを与えると、CGS11の１つの文字アドレスが指定さ
れ、CONV3は上述のごとくSA0〜SA4に与えられた信号を
そのまゝCGS11のマスクROMのS0〜S4端子に与えるので、
CGS11のスキャンアドレスは０番から23番までスキャン
されて、CGS11のROM1111,ROM1212,ROM1313の出力をその
まゝ出力し、またSW5は出力端子00〜015をCGS11側に切
替えているので、上記のCGS11からの出力が出力端子00
〜023から得られる。次に切替信号SWSが与えられ
（“1"）て、文字アドレス端子CA0〜CA11にアドレス信
号を与えて、スキャンアドレス端子SA0〜SA4に順次スキ
ャンアドレスを与えると、CGS11とCGS22との両方に同じ
文字アドレスが与えられて、CGS22にはSA0〜SA4に与え
られたスキャンアドレスがそのまゝ与えられるが、CGS2
2にはCONV3を介して上位２ビットが常に“1"に変換され
た信号が与えられるので、SA0〜SA4によりスキャンアド
レスが０番から23番に順次変えられると、CONV3からは
スキャンアドレス24番から31番の繰返し信号が与えられ
ることになる。またこの繰返しに従ってSEL4はROM1111,
ROM1212,ROM1313と切替接続を行なうので、CGS22からは
第５図に示したようにパターンの上2/3の出力ビット
を、SEL4からはROM1111のスキャンアドレス24番から31
番の出力ビットに続いて、ROM1212,ROM1313からも逐次
同様に出力ビットを出力する。このときSW5は出力端子0
0〜015をCGS22側に切替えているので、出力端子00〜023
から第５図に示す点線部分を含んだパターンの出力が得
られる。
Sが与えられていなく（“0"）、文字アドレス端子CA0〜
CA11にアドレス信号を与えて、１つ文字アドレスを指定
し、スキャンアドレス端子SA0〜SA4に順次スキャンアド
レスを与えると、CGS11の１つの文字アドレスが指定さ
れ、CONV3は上述のごとくSA0〜SA4に与えられた信号を
そのまゝCGS11のマスクROMのS0〜S4端子に与えるので、
CGS11のスキャンアドレスは０番から23番までスキャン
されて、CGS11のROM1111,ROM1212,ROM1313の出力をその
まゝ出力し、またSW5は出力端子00〜015をCGS11側に切
替えているので、上記のCGS11からの出力が出力端子00
〜023から得られる。次に切替信号SWSが与えられ
（“1"）て、文字アドレス端子CA0〜CA11にアドレス信
号を与えて、スキャンアドレス端子SA0〜SA4に順次スキ
ャンアドレスを与えると、CGS11とCGS22との両方に同じ
文字アドレスが与えられて、CGS22にはSA0〜SA4に与え
られたスキャンアドレスがそのまゝ与えられるが、CGS2
2にはCONV3を介して上位２ビットが常に“1"に変換され
た信号が与えられるので、SA0〜SA4によりスキャンアド
レスが０番から23番に順次変えられると、CONV3からは
スキャンアドレス24番から31番の繰返し信号が与えられ
ることになる。またこの繰返しに従ってSEL4はROM1111,
ROM1212,ROM1313と切替接続を行なうので、CGS22からは
第５図に示したようにパターンの上2/3の出力ビット
を、SEL4からはROM1111のスキャンアドレス24番から31
番の出力ビットに続いて、ROM1212,ROM1313からも逐次
同様に出力ビットを出力する。このときSW5は出力端子0
0〜015をCGS22側に切替えているので、出力端子00〜023
から第５図に示す点線部分を含んだパターンの出力が得
られる。
なお以上の実施例では漢字キャラクタジェネレータセッ
トが２組の場合を示したが、２組以上の偶数セットであ
ればそれぞれについて適用できることは明らかである。
トが２組の場合を示したが、２組以上の偶数セットであ
ればそれぞれについて適用できることは明らかである。
また以上の実施例では従来第２の漢字キャラクタジェネ
レータの第３番のマスクROMに記憶されていたパターン
ドットと、第１の漢字キャラクタジェネレータの余剰の
ドットとが同じである場合を示したが、余剰のドットが
多い場合には適用できることは明らかである。
レータの第３番のマスクROMに記憶されていたパターン
ドットと、第１の漢字キャラクタジェネレータの余剰の
ドットとが同じである場合を示したが、余剰のドットが
多い場合には適用できることは明らかである。
さらにまた、以上の実施例ではスキャンアドレスの変換
回路および出力ビットの選択回路を論理回路で構成した
場合を示したが、いずれもプログラム制御によって行な
っても一向にかまわない。
回路および出力ビットの選択回路を論理回路で構成した
場合を示したが、いずれもプログラム制御によって行な
っても一向にかまわない。
（発明の効果） 以上詳細に説明したとおり、本発明は僅かな回路を付加
することにより、余剰の記憶素子を有効に利用できて、
マスクROMの数を削減できると云う効果がある。
することにより、余剰の記憶素子を有効に利用できて、
マスクROMの数を削減できると云う効果がある。
第１図は本発明の一実施例のブロック図、第２図および
第３図はそれぞれ第１図のブロックの詳細ブロック図、
第４図および第５図はそれぞれ第１図のマスクROMの１
つの文字アドレスに記憶されているパターン表現図であ
る。 １……第１の漢字キャラクタジェネレータセット（CG
S1）、２……第２の漢字キャラクタジェネレータセット
（CGS2）、３……変換回路（CONV）、４……選択回路
（SEL）、５……切替回路（SW）、11,12,13,21,22……
マスクROM（ROM11,ROM12,ROM13,ROM21,ROM22）。
第３図はそれぞれ第１図のブロックの詳細ブロック図、
第４図および第５図はそれぞれ第１図のマスクROMの１
つの文字アドレスに記憶されているパターン表現図であ
る。 １……第１の漢字キャラクタジェネレータセット（CG
S1）、２……第２の漢字キャラクタジェネレータセット
（CGS2）、３……変換回路（CONV）、４……選択回路
（SEL）、５……切替回路（SW）、11,12,13,21,22……
マスクROM（ROM11,ROM12,ROM13,ROM21,ROM22）。
Claims (1)
- 【請求項１】一群の第１文字情報を格納する第１の漢字
キャラクタジェネレータセットであって、各々が複数の
区画を含み各区画に前記一群の第１の文字情報の中の対
応する文字情報の対応する部分情報パターンを未使用領
域を含んで格納する複数の第1ROMを有する第１の漢字キ
ャラクタジェネレータセットと、一群の第２文字情報を
格納する第２の漢字キャラクタジェネレータセットであ
って、複数の区画を含み前記一群の第２文字情報の中の
対応する文字情報の一部の情報パターンを未使用領域を
含んで格納する少なくとも一つの第2ROMを有する第２の
漢字キャラクタジェネレータセットとを備え、前記一群
の第２文字情報の各々の文字情報の残部の情報パターン
を前記複数の第1ROMの各々の同一の区画内の前記未使用
領域に分割して格納させた漢字キャラクタジェネレータ
であって、前記第１の漢字キャラクタジェネレータセッ
トに格納された文字情報を表示するときは、表示すべき
文字情報を格納する区画を選択するための文字アドレス
を少なくとも前記複数の第1ROMに共通に供給するととも
に選択された区画から情報パターンを順次読み出すため
のスキャンアドレスを共通に供給して、各第1ROMから読
み出された情報パターンを並列に出力し、前記第２の漢
字キャラクタジェネレータセットに格納された文字情報
を表示するときは、表示すべき文字情報を格納する区画
を選択するための文字アドレスを前記複数の第1ROMおよ
び前記第2ROMに共通に供給するとともに前記第2ROMの選
択された区画から情報パターンを順次読み出すためのス
キャンアドレスを供給しかつ前記複数の第1ROMの選択さ
れた区画に対しては、その未使用領域が前記第2ROMの選
択された区画に対するアクセスが完了する前に複数回ア
クセスされるようにスキャンアドレスを供給して前記第
2ROMから読み出された情報パターンと前記複数の第1ROM
から読み出された情報パターンのうちスキャンアドレス
に基づき選択した情報パターンとを並列に出力すること
を特徴とする漢字キャラクタジェネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031174A JPH0711748B2 (ja) | 1986-02-14 | 1986-02-14 | 漢字キヤラクタジエネレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031174A JPH0711748B2 (ja) | 1986-02-14 | 1986-02-14 | 漢字キヤラクタジエネレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62187882A JPS62187882A (ja) | 1987-08-17 |
| JPH0711748B2 true JPH0711748B2 (ja) | 1995-02-08 |
Family
ID=12324076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61031174A Expired - Fee Related JPH0711748B2 (ja) | 1986-02-14 | 1986-02-14 | 漢字キヤラクタジエネレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711748B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61272782A (ja) * | 1985-05-28 | 1986-12-03 | 沖電気工業株式会社 | キヤラクタジエネレ−タ |
-
1986
- 1986-02-14 JP JP61031174A patent/JPH0711748B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62187882A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075620A (en) | Video display system | |
| US3999167A (en) | Method and apparatus for generating character patterns | |
| EP0185293B1 (en) | Display apparatus | |
| US3955189A (en) | Data display terminal having data storage and transfer apparatus employing matrix notation addressing | |
| GB2098837A (en) | Optimized memory for display device | |
| US4563677A (en) | Digital character display | |
| JPS6312297B2 (ja) | ||
| JPH07104815B2 (ja) | メモリ | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| JPH023515B2 (ja) | ||
| US4510617A (en) | Character recognition system utilizing pattern matching method | |
| JPH0711748B2 (ja) | 漢字キヤラクタジエネレ−タ | |
| EP0111946A2 (en) | Improvements relating to data display systems | |
| US4415890A (en) | Character generator capable of storing character patterns at different addresses | |
| JPH0228474B2 (ja) | ||
| JP2548335B2 (ja) | 記憶装置 | |
| JPH0581940B2 (ja) | ||
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPH023513B2 (ja) | ||
| JPS5857184A (ja) | 文字発生器 | |
| JPH03192294A (ja) | 表示制御装置 | |
| JPS608510B2 (ja) | ビットパタ−ンの変換装置 | |
| JPS6350706Y2 (ja) | ||
| KR850005645A (ko) | 확대화상 출력장치 | |
| JP2570755B2 (ja) | パタ−ン発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |