JPH07118543B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法

Info

Publication number
JPH07118543B2
JPH07118543B2 JP61046543A JP4654386A JPH07118543B2 JP H07118543 B2 JPH07118543 B2 JP H07118543B2 JP 61046543 A JP61046543 A JP 61046543A JP 4654386 A JP4654386 A JP 4654386A JP H07118543 B2 JPH07118543 B2 JP H07118543B2
Authority
JP
Japan
Prior art keywords
layer
conductor layer
thin film
conductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61046543A
Other languages
English (en)
Other versions
JPS62203379A (ja
Inventor
郁典 小林
定▲吉▼ 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61046543A priority Critical patent/JPH07118543B2/ja
Publication of JPS62203379A publication Critical patent/JPS62203379A/ja
Publication of JPH07118543B2 publication Critical patent/JPH07118543B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶等と組合せて画像表示装置を構成するため
多数配置する薄膜トランジスタ(以後TFTと呼ぶ)及び
その製造方法に関するものである。
従来の技術 第3図に従来の薄膜トランジスタ(以後TFTと略する)
の要部構成断面図を示す。ガラス等の絶縁基板1上にゲ
ート電極なる第1の導電体層が形成され、絶縁層3を介
して半導体層4が形成され、前記半導体層上にソース・
ドレイン電極なる第2の導電体層5a,5bが形成された逆
スタガ−TFTである。なお、半導体層に第2の導電体層5
a,5bが接する部分7a,7bには第3の導電体層が設置され
る場合もある。
液晶画像表示装置は上述のようなTFTをマトリックス状
に配置配線した基板と透明電極を配置した基板(図示せ
ず)との間に液晶を挟持したものであり、TFTを構成す
る第2の導電体層に接続された電極と対向電極との間に
電圧を加えることにより液晶を駆動し画像を表示する。
発明が解決しようとする問題点 上述したような従来の構造のTFTを用いた基板、すなわ
ち、第2の導電体層5a,5bによりソース,ドレイン電極
が形成され配線された基板を用いて液晶画像表示装置が
構成された場合、その液晶画像表示装置を組み立てる工
程において導電物質からなる異物が混入し、第2の導電
体層であるソース電極5a又は5bと対向電極とを短絡状態
にせしめ、ソース電極に印加されるテレビ信号が対向電
極に流れて液晶画像表示装置の画面の輝度むらを生じさ
せるという不良を発生しやすかった。
本発明はかかる問題に鑑みなされたもので、第2の導電
体層を多層構造にして半導体と直接又は第3の導電体層
7a,7bと接触しない表面を絶縁体層にすることにより、
第2の導電体層と対向電極とが短絡状態にならないよう
な液晶画像表示装置を構成するTFT及びその製造方法を
提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、導電物質からなる
異物が第2の導電体層の最表面が前記第2の導電体層の
材料を陽極酸化した絶縁体で覆われていることを特徴と
する。
作用 本発明は上記の技術的手段により、多層構造を有する第
2の導電体層の最表面が第2の導電体層の材料を陽極酸
化した絶縁体層にすることによって、導電物質からなる
異物により第2の導電体層と対向電極が接触状態となっ
ても、表面層の絶縁体層により電気的に短絡状態になる
ことを防止し、輝度むらのない液晶画像表示装置を構成
できるTFTが得られる。
実施例 第1図に本発明の一実施例であるTFTの要部構成断面図
を示す。第1図において、1はガラス基板、2はCr,Mo,
Alその他等からなるゲート電極、3は窒化シリコン絶縁
膜、4は非晶質シリコン半導体層、5a,5bはアルミニウ
ムよりなるソース,ドレイン電極、6a,6bは酸化アルミ
ニウムよりなる絶縁層である。7a,7bはn型の非晶質シ
リコン、耐熱性金属又はシリサイド等の導電体層であ
り、なくても基本的機能は変わらない。
そのTFTの工程断面図を第2図に示す。第2図(a)に
示すように、非晶質シリコン半導体層4が形成された後
アルミニウム51を全面に被着する。その後、第2図
(b)に示すようにアルミニウム51の表面と電気化学的
に陽極酸化して酸化アルミニウム61にする。そして第2
図(c)に示すように、酸化アルミニウムを無水クロム
酸、正リン酸の水溶液によりエッチングし、さらにアル
ミニウムをリン酸、硝酸、酢酸の混合溶液によりエッチ
ングしてアルミニウムよりなるソース、ドレイン電極5
a,5bならびにその表面の酸化アルミニウム6a,6bが形成
され、本発明によるTFTが完成する。
本実施例によれば、ソース,ドレイン電極なる第2の導
電体層の表面層が酸化アルミニウムよりなる絶縁体層で
被覆されるためにこの基板を使用して液晶画像表示装置
を構成すれば導電物質からなる異物が混入してもソー
ス,ドレイン電極と対向電極が短絡状態になることはな
く、またソース電極とソース電極、ソース電極とドレイ
ン電極とが短絡状態になることもなく、良好な画質の液
晶画像表示装置を構成できるTFTが得られる。この時第
2の導電体層の表面層の酸化アルミニウムは500Å以上
あれば効果的である。
次に他の実施例について説明する。これは第1図におい
てアルミニウムよりなるソース,ドレイン電極5a,5bを
形成した後にその表面を電気化学的に陽極酸化して酸化
アルミニウムにし絶縁体層化するものである。
発明の効果 以上述べてきたように、本発明は少なくとも第2の導電
体層を選択的に多層構造にし、半導体層と接しない側の
表面層を第2の導電体層の材料を陽極酸化して絶縁体層
にすることにより第2の導電体層が絶縁体層にすること
により、半導体層に損傷を与えることなく、また第2の
導電体層が他の電極と短絡状態になることを防止できる
効果を有する。従って本発明によるTFTを用いて液晶画
像表示装置を構成すれば第2の導電体層が短絡状態にな
り画質を劣化させるという不良を防止できる。
【図面の簡単な説明】
第1図は本発明の実施例における半導体装置の要部構成
断面図、第2図(a)〜(c)は同半導体装置の工程断
面図、第3図は従来の半導体装置の要部構成断面図であ
る。 1……ガラス基板、2……ゲート電極、3……絶縁薄膜
層、4……半導体層、5a,5b……ソース,ドレイン電
極、51……アルミニウム、61……酸化アルミニウム。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板の一主面上に第1の導電体層が選択的
    に被着形成され、絶縁薄膜層を介して半導体層が前記第
    1の導電体層と一部重り合う様に形成され、第2の導電
    体層が前記半導体層と直接又は第3の導電体層を介して
    電気的に接続される様に一部重りを持って形成され、前
    記第2の導電体層の最表面が前記第2の導電体層の材料
    を陽極酸化した絶縁体で覆われていることを特徴とする
    薄膜トランジスタ。
  2. 【請求項2】第2の導電体層が、アルミニウムを主成分
    とする導電体材料であることを特徴とする特許請求の範
    囲第1項記載の薄膜トランジスタ。
  3. 【請求項3】基板の一主面上に第1の導電体層を選択的
    に被着形成する工程と、絶縁薄膜層を被着形成する工程
    と、半導体層を選択的に被着形成する工程と、第2の導
    電体層を被着する工程と、前記第2の導電体層を陽極酸
    化して陽極酸化膜を形成する工程と、前記第2の導電体
    層と前記陽極酸化膜を選択的に除去する工程とを有する
    薄膜トランジスタの製造方法。
  4. 【請求項4】基板の一主面上に第1の導電体層を選択的
    に被着形成する工程と、絶縁薄膜層を被着形成する工程
    と、半導体層を選択的に被着形成する工程と、第2の導
    電体層を選択的に被着形成する工程と、前記第2の導電
    体層を陽極酸化して陽極酸化膜を形成する工程とを有す
    る薄膜トランジスタの製造方法。
JP61046543A 1986-03-04 1986-03-04 薄膜トランジスタおよびその製造方法 Expired - Lifetime JPH07118543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046543A JPH07118543B2 (ja) 1986-03-04 1986-03-04 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046543A JPH07118543B2 (ja) 1986-03-04 1986-03-04 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS62203379A JPS62203379A (ja) 1987-09-08
JPH07118543B2 true JPH07118543B2 (ja) 1995-12-18

Family

ID=12750216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046543A Expired - Lifetime JPH07118543B2 (ja) 1986-03-04 1986-03-04 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH07118543B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816758B2 (ja) * 1989-02-17 1996-02-21 松下電器産業株式会社 液晶画像表示装置およびその製造方法
JPH07310191A (ja) * 1994-05-11 1995-11-28 Semiconductor Energy Lab Co Ltd エッチング材料およびエッチング方法
JP4776759B2 (ja) * 2000-07-25 2011-09-21 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5986266A (ja) * 1982-11-09 1984-05-18 Ise Electronics Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPS62203379A (ja) 1987-09-08

Similar Documents

Publication Publication Date Title
JPH04163528A (ja) アクティブマトリクス表示装置
JPH061314B2 (ja) 薄膜トランジスタアレイ
JPH01217325A (ja) 液晶表示装置
JP3053848B2 (ja) アクティブマトリクス基板
EP0211402A2 (en) Process and structure for thin film transistor matrix addressed liquid crystal displays
JPH03274029A (ja) アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH10339888A (ja) 薄膜トランジスタアレイ及びその製造方法
JPH04257826A (ja) アクティブマトリクス基板の製造方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
US4889411A (en) Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays
JPH07118543B2 (ja) 薄膜トランジスタおよびその製造方法
JPH04265945A (ja) アクティブマトリクス基板
JPS63289965A (ja) 半導体装置の製造方法
JPH10170951A (ja) 液晶表示装置の製造方法
JPH06160905A (ja) 液晶表示装置およびその製造方法
JPH0334045B2 (ja)
JPH02136831A (ja) Tftパネル
JP3187004B2 (ja) 液晶表示装置およびその製造方法
JP2605346B2 (ja) 表示装置の製造方法
JPH03240027A (ja) 表示装置
JPH0340511B2 (ja)
JPH0444251B2 (ja)
JPH06281958A (ja) 液晶表示装置
JPS62239580A (ja) 薄膜トランジスタ
JPH08110528A (ja) アクティブマトリックスパネルおよびその製造方法