JPH07120630B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120630B2 JPH07120630B2 JP61220880A JP22088086A JPH07120630B2 JP H07120630 B2 JPH07120630 B2 JP H07120630B2 JP 61220880 A JP61220880 A JP 61220880A JP 22088086 A JP22088086 A JP 22088086A JP H07120630 B2 JPH07120630 B2 JP H07120630B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- impurity
- layer
- electrode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、半導体装置の製造方法に於いて、化合物半導
体基板（或いは化合物半導体層）に設けられているヘテ
ロ接合の必要部分を覆うように電極を形成してから不純
物物質の被着を行い、そこに電磁波を照射して該物質を
前記化合物半導体基板（或いは化合物半導体層）中にド
ーピングして不純物領域を形成することに依り、ヘテロ
接合の必要部分が電磁波の照射で損傷を受けることがな
いように、しかも、浅く且つ高濃度の不純物領域を容易
に形成できるようにした。
体基板（或いは化合物半導体層）に設けられているヘテ
ロ接合の必要部分を覆うように電極を形成してから不純
物物質の被着を行い、そこに電磁波を照射して該物質を
前記化合物半導体基板（或いは化合物半導体層）中にド
ーピングして不純物領域を形成することに依り、ヘテロ
接合の必要部分が電磁波の照射で損傷を受けることがな
いように、しかも、浅く且つ高濃度の不純物領域を容易
に形成できるようにした。
本発明は、高電子移動度トランジスタ（high electron
mobility transistor:HEMT）のようなヘテロ接合電
界効果トランジスタ或いはヘテロ接合バイポーラ・トラ
ンジスタ（heterojunction bipolar transistor:HB
T）など、ヘテロ接合を有し且つ選択的に不純物領域を
形成することが必要な半導体装置を製造するのに好適な
方法に関する。
mobility transistor:HEMT）のようなヘテロ接合電
界効果トランジスタ或いはヘテロ接合バイポーラ・トラ
ンジスタ（heterojunction bipolar transistor:HB
T）など、ヘテロ接合を有し且つ選択的に不純物領域を
形成することが必要な半導体装置を製造するのに好適な
方法に関する。
例えば、ヘテロ接合電界効果トランジスタに於いては、
ゲート電極に対してソース領域及びドレイン領域をセル
フ・アライメント方式で形成する場合、或いは、HBTに
於いては、ベース電極を引き出す為のベース・コンタク
ト領域を形成する場合、現在のデバイスに必要とされて
いる浅く且つ高濃度の不純物領域を形成する上で若干の
難点はあるものの、専らイオン注入法が用いられてい
る。
ゲート電極に対してソース領域及びドレイン領域をセル
フ・アライメント方式で形成する場合、或いは、HBTに
於いては、ベース電極を引き出す為のベース・コンタク
ト領域を形成する場合、現在のデバイスに必要とされて
いる浅く且つ高濃度の不純物領域を形成する上で若干の
難点はあるものの、専らイオン注入法が用いられてい
る。
そのイオン注入法を実施する場合、近年の素子が著しく
微細化してきた為、半導体中でのイオンの横方向散乱を
問題にしなければならない状態にあり、また、イオンを
注入する工程そのものは問題ないが、その後、不純物を
活性化する為のアニールを行う際、かなりの高温が必要
となり、従って、それらヘテロ接合半導体装置に於ける
ヘテロ界面が損傷を受けて特性が劣化したり、或いは、
オート・ドーピングなどの問題を生じ、エピタキシャル
成長層の不純物が再分布して製造の再現性が劣化した
り、更にまた、ゲート電極に対してソース領域及びドレ
イン領域をセルフ・アライメント方式で形成するものに
在っては、ゲート電極の材料として導電性に難点があっ
ても高耐熱性のものを選択する必要がある。
微細化してきた為、半導体中でのイオンの横方向散乱を
問題にしなければならない状態にあり、また、イオンを
注入する工程そのものは問題ないが、その後、不純物を
活性化する為のアニールを行う際、かなりの高温が必要
となり、従って、それらヘテロ接合半導体装置に於ける
ヘテロ界面が損傷を受けて特性が劣化したり、或いは、
オート・ドーピングなどの問題を生じ、エピタキシャル
成長層の不純物が再分布して製造の再現性が劣化した
り、更にまた、ゲート電極に対してソース領域及びドレ
イン領域をセルフ・アライメント方式で形成するものに
在っては、ゲート電極の材料として導電性に難点があっ
ても高耐熱性のものを選択する必要がある。
本発明は、イオン注入及び不純物活性化の為の高温アニ
ールを必要とせず、しかも、浅く且つ高濃度の不純物領
域を安定且つ容易に形成できるようにし、特性良好なヘ
テロ接合半導体装置が得られるようにするものである。
ールを必要とせず、しかも、浅く且つ高濃度の不純物領
域を安定且つ容易に形成できるようにし、特性良好なヘ
テロ接合半導体装置が得られるようにするものである。
現在、不純物原子を含むガス雰囲気中に半導体をセット
したり、或いは、半導体表面に不純物原子を含む薄膜を
形成するなどし、これにレーザ光を照射し、半導体に被
着された不純物を半導体中に導入して不純物領域を形成
する技術が開発されつつある。
したり、或いは、半導体表面に不純物原子を含む薄膜を
形成するなどし、これにレーザ光を照射し、半導体に被
着された不純物を半導体中に導入して不純物領域を形成
する技術が開発されつつある。
この技術に依ると、イオン注入法と異なり、不純物活性
化の為の高温アニールは不要であり、また、浅く且つ高
濃度の不純物領域を容易に形成することができるので、
良好なヘテロ接合を維持した特性良好なヘテロ接合半導
体装置を製造できる筈であるが、その工程の如何に依っ
ては期待される程のものは得られない。
化の為の高温アニールは不要であり、また、浅く且つ高
濃度の不純物領域を容易に形成することができるので、
良好なヘテロ接合を維持した特性良好なヘテロ接合半導
体装置を製造できる筈であるが、その工程の如何に依っ
ては期待される程のものは得られない。
そこで、本発明に依る半導体装置の製造方法に於いて
は、化合物半導体基板或いは化合物半導体層（例えば半
絶縁性GaAs基板１）に設けられて保護を必要としている
ヘテロ接合を覆う位置に電極（例えばゲート電極４、ｎ
型GaAsゲート層10、エミッタ電極17など）を形成する工
程と、次いで、前記化合物半導体基板或いは化合物半導
体層に不純物物質（例えばSi）を被着する工程と、次い
で、電磁波（例えばエキシマ・レーザ光）を照射して前
記不純物物質を前記化合物半導体基板或いは化合物半導
体層にドーピングして不純物領域（例えばn+型ソース領
域５及びn+型ドレイン領域６、p+型ベース・コンタクト
領域20など）を形成する工程とが含まれてなる構成を採
っている。
は、化合物半導体基板或いは化合物半導体層（例えば半
絶縁性GaAs基板１）に設けられて保護を必要としている
ヘテロ接合を覆う位置に電極（例えばゲート電極４、ｎ
型GaAsゲート層10、エミッタ電極17など）を形成する工
程と、次いで、前記化合物半導体基板或いは化合物半導
体層に不純物物質（例えばSi）を被着する工程と、次い
で、電磁波（例えばエキシマ・レーザ光）を照射して前
記不純物物質を前記化合物半導体基板或いは化合物半導
体層にドーピングして不純物領域（例えばn+型ソース領
域５及びn+型ドレイン領域６、p+型ベース・コンタクト
領域20など）を形成する工程とが含まれてなる構成を採
っている。
前記手段に依ると、ドーピングした不純物を活性化する
為の高温の熱処理は不要となるから、例えばヘテロ接合
バイポーラ・トランジスタのような化合物半導体装置に
於けるヘテロ接合が熱の為に損傷されることや不純物原
子が再分布して製造の再現性を劣化させる虞は皆無とな
るばかりでなく、電磁波を照射して不純物をドーピング
する際にも該電磁波がヘテロ接合に悪影響を与えること
がなくなり、また、形成される不純物領域は浅く且つ高
濃度にすることができ、そして、電極は通常のオーミッ
ク電極を用いることが可能となる。
為の高温の熱処理は不要となるから、例えばヘテロ接合
バイポーラ・トランジスタのような化合物半導体装置に
於けるヘテロ接合が熱の為に損傷されることや不純物原
子が再分布して製造の再現性を劣化させる虞は皆無とな
るばかりでなく、電磁波を照射して不純物をドーピング
する際にも該電磁波がヘテロ接合に悪影響を与えること
がなくなり、また、形成される不純物領域は浅く且つ高
濃度にすることができ、そして、電極は通常のオーミッ
ク電極を用いることが可能となる。
第１図乃至第３図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。尚、ここでは、
HEMTを対象としている。
要所に於ける半導体装置の要部切断側面図を表し、以
下、これ等の図を参照しつつ説明する。尚、ここでは、
HEMTを対象としている。
第１図参照 （１） 分子線エピタキシャル成長（molecular beam
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板１の上にｉ型GaAs能動層２、ｎ型AlGaAs電子供給
層３を成長させる。
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板１の上にｉ型GaAs能動層２、ｎ型AlGaAs電子供給
層３を成長させる。
この場合に於ける各半導体層の主要データを例示すると
次の通りである。
次の通りである。
ｉ型GaAs能動層２ 厚さ:3000〔Å〕 ｎ型AlGaAs電子供給層３ 厚さ:450〔Å〕 不純物濃度:2×1018〔cm-3〕 （２） 真空蒸着法を適用することに依り、厚さ例えば
3000〔Å〕程度のAl膜を形成する。
3000〔Å〕程度のAl膜を形成する。
（３） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、前記Al膜をパターニングしてゲート電極４を
形成する。
とに依り、前記Al膜をパターニングしてゲート電極４を
形成する。
第２図参照 （４） 半導体装置をAsH3:500〔Torr〕及びSiH4:100
〔Torr〕からなるガス雰囲気中にセットし、エキシマ・
レーザ光をパルス状に照射する。尚、AsH3を用いるの
は、エキシマ・レーザ光を照射している間に半導体層か
らAsが離脱するのを抑止する為であり、また、半導体装
置の表面には、何らの手段も要することなく、ガス雰囲
気中にセットしただけで不純物物質を吸着させることが
可能である。
〔Torr〕からなるガス雰囲気中にセットし、エキシマ・
レーザ光をパルス状に照射する。尚、AsH3を用いるの
は、エキシマ・レーザ光を照射している間に半導体層か
らAsが離脱するのを抑止する為であり、また、半導体装
置の表面には、何らの手段も要することなく、ガス雰囲
気中にセットしただけで不純物物質を吸着させることが
可能である。
この工程に依り、SiH4に於けるSiがｎ型AlGaAs電子供給
層３及びｉ型GaAs層２に取り込まれる為、n+型ソース領
域５及びn+型ドレイン領域６が形成される。尚、矢印は
エキシマ・レーザ光が照射されていることを表してい
る。
層３及びｉ型GaAs層２に取り込まれる為、n+型ソース領
域５及びn+型ドレイン領域６が形成される。尚、矢印は
エキシマ・レーザ光が照射されていることを表してい
る。
この場合に於けるエキシマ・レーザ光照射の主要データ
を例示すると次の通りである。
を例示すると次の通りである。
レーザ光エネルギ:0.8〔J/cm2〕 レーザ光パルス幅:50〔nS〕 レーザ光パルスの照射回数:20〔回〕 ここで、一回のレーザ光パルスのエネルギはn+型ソース
領域５及びn+型ドレイン領域６の深さを決め、また、照
射回数は不純物濃度を決めている。
領域５及びn+型ドレイン領域６の深さを決め、また、照
射回数は不純物濃度を決めている。
このようにして形成されたn+型ソース領域５及びn+型ド
レイン領域６に於ける不純物度は、５×1018〔cm-3〕で
あった。
レイン領域６に於ける不純物度は、５×1018〔cm-3〕で
あった。
前記のようにエキシマ・レーザ光を照射することで不純
物を半絶縁性GaAs基板１に導入することができるのは、
物理現象的には、瞬間的な熱溶融によるものである。
物を半絶縁性GaAs基板１に導入することができるのは、
物理現象的には、瞬間的な熱溶融によるものである。
尚、この工程でゲート電極４の表面にも不純物が導入さ
れ、図では、それを網目模様で示してある。このような
ことが起きるのは、エキシマ・レーザ光のエネルギが、
その部分で吸収されることを意味し、従って、該エキシ
マ・レーザ光がゲート電極４の直下にあるヘテロ界面に
影響を及ぼすことは皆無であり、その結果、ヘテロ接合
はMBE法で形成されたままの良好な状態を維持すること
ができる。
れ、図では、それを網目模様で示してある。このような
ことが起きるのは、エキシマ・レーザ光のエネルギが、
その部分で吸収されることを意味し、従って、該エキシ
マ・レーザ光がゲート電極４の直下にあるヘテロ界面に
影響を及ぼすことは皆無であり、その結果、ヘテロ接合
はMBE法で形成されたままの良好な状態を維持すること
ができる。
第３図参照 （５） 例えば、リフト・オフ法並びに真空蒸着法を適
用することに依り、AuGe/Auからなるソース電極７及び
ドレイン電極８を形成する。
用することに依り、AuGe/Auからなるソース電極７及び
ドレイン電極８を形成する。
（６） 電極を合金化するため、例えば、温度450
〔℃〕、時間１〔分〕の熱処理を行う。
〔℃〕、時間１〔分〕の熱処理を行う。
前記実施例はHEMTを対象にしているが、この外、本発明
はヘテロ接合を有する他の種類の半導体装置に実施して
も極めて有効である。
はヘテロ接合を有する他の種類の半導体装置に実施して
も極めて有効である。
第４図は本発明を実施して製造されたノン・ドープ反転
型ヘテロ電界効果トランジスタの一種であるSISFETの要
部切断側面図を表し、第１図乃至第３図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
型ヘテロ電界効果トランジスタの一種であるSISFETの要
部切断側面図を表し、第１図乃至第３図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
このSISFETが第１図乃至第３図について説明したHEMTと
相違する点は、厚さが例えば300〔Å〕のｉ型GaAs能動
層２上に厚さが例えば400〔Å〕のｉ型AlGaAsバリヤ層
９が形成され、また、その上に厚さが例えば6000〔Å〕
のｎ型GaAsゲート層10を形成したところにある。尚、記
号10Aはソース領域５並びにドレイン領域６を形成した
際、ｎ型GaAsゲート層10にもSiが導入されたことを指示
している。
相違する点は、厚さが例えば300〔Å〕のｉ型GaAs能動
層２上に厚さが例えば400〔Å〕のｉ型AlGaAsバリヤ層
９が形成され、また、その上に厚さが例えば6000〔Å〕
のｎ型GaAsゲート層10を形成したところにある。尚、記
号10Aはソース領域５並びにドレイン領域６を形成した
際、ｎ型GaAsゲート層10にもSiが導入されたことを指示
している。
図示のSISFETを製造する工程も第１図乃至第３図に関し
て説明したHEMTの場合と殆ど変わりなく、唯、ｉ型AlGa
Asバリヤ層９が形成され、そして、ゲート電極４の代わ
りにｎ型GaAsゲート層10が形成されている点が相違して
いるのみである。
て説明したHEMTの場合と殆ど変わりなく、唯、ｉ型AlGa
Asバリヤ層９が形成され、そして、ゲート電極４の代わ
りにｎ型GaAsゲート層10が形成されている点が相違して
いるのみである。
この場合に於いても、エキシマ・レーザ光はｎ型GaAsゲ
ート層10の表面で吸収される為、その直下に在るヘテロ
接合には影響を及ぼすことがない。
ート層10の表面で吸収される為、その直下に在るヘテロ
接合には影響を及ぼすことがない。
前記何れの実施例に於いても、半導体基板或いは半導体
層に不純物を被着させる際、それ等をガス雰囲気中にセ
ットして行ったが、これは、半導体基板或いは半導体層
の表面に不純物となるべき物質の薄膜を形成することに
依って行うこともできる。
層に不純物を被着させる際、それ等をガス雰囲気中にセ
ットして行ったが、これは、半導体基板或いは半導体層
の表面に不純物となるべき物質の薄膜を形成することに
依って行うこともできる。
第５図乃至第11図は不純物の薄膜を形成する実施例を解
説する為の工程要所に於ける半導体装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。
尚、ここでは、HBTを対象としている。
説する為の工程要所に於ける半導体装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。
尚、ここでは、HBTを対象としている。
第５図参照 （１） 分子線エピタキシャル成長（molecular beam
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板11上にn+型GaAsコレクタ・コンタクト層12、ｎ型G
aAsコレクタ層13、p+型GaAsベース層14、ｎ型AlGaAsエ
ミッタ層15、n+型GaAsエミッタ・コンタクト層16を成長
させる。
epitaxy:MBE）法を適用することに依り、半絶縁性GaA
s基板11上にn+型GaAsコレクタ・コンタクト層12、ｎ型G
aAsコレクタ層13、p+型GaAsベース層14、ｎ型AlGaAsエ
ミッタ層15、n+型GaAsエミッタ・コンタクト層16を成長
させる。
この場合に於ける各半導体層の主要データを例示すると
次の通りである。
次の通りである。
コレクタ・コンタクト層12 厚さ:6000〔Å〕 不純物濃度:2×1018〔cm-3〕 コレクタ層13 厚さ:4000〔Å〕 不純物濃度:1×1017〔cm-3〕 ベース層14 厚さ:500〔Å〕 不純物濃度:1×1019〔cm-3〕 エミッタ層15 厚さ:2000〔Å〕 不純物濃度:1×1017〔cm-3〕 エミッタ・コンタクト層16 厚さ:4000〔Å〕 不純物濃度:2×1018〔cm-3〕 第６図参照 （２） 真空蒸発法を適用することに依り、厚さ約200
〔Å〕/3300〔Å〕程度のAuGe/Au膜を形成する。
〔Å〕/3300〔Å〕程度のAuGe/Au膜を形成する。
（３） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、前記AuGe/Au膜のパターニングを行い、エミ
ッタ電極17を形成する。
とに依り、前記AuGe/Au膜のパターニングを行い、エミ
ッタ電極17を形成する。
（４） エミッタ電極17をマスクとしてエミッタ・コン
タクト層16の表面から適当な深さまでメサ・エッチング
を行う。
タクト層16の表面から適当な深さまでメサ・エッチング
を行う。
第７図参照 （５） 真空蒸着法を適用することに依り、不純物源と
なるべき厚さ約100〔Å〕程度のベリリウム（Be）膜18
を形成する。
なるべき厚さ約100〔Å〕程度のベリリウム（Be）膜18
を形成する。
（６） プラズマCVD法を適用することに依り、厚さ約1
000〔Å〕程度のSiO2膜19を形成する。
000〔Å〕程度のSiO2膜19を形成する。
このSiO2膜19は不純物ドーピング時に於けるAsの離脱を
防止する効果を向上させる為のものである。
防止する効果を向上させる為のものである。
第８図参照 （７） エキシマ・レーザ光をパルス状に照射し、メサ
部分を除くn+型GaAsエミッタ・コンタクト層16の表面か
らｎ型GaAsコレクタ層13に達するように、ベリリウム膜
18からベリリウムを導入し、p+型ベース・コンタクト領
域20を形成する。尚、SiO2に対するレーザ光の透過性は
極めて良好であるから、Asの離脱防止の為のSiO2膜19が
存在していても何等の支障もない。
部分を除くn+型GaAsエミッタ・コンタクト層16の表面か
らｎ型GaAsコレクタ層13に達するように、ベリリウム膜
18からベリリウムを導入し、p+型ベース・コンタクト領
域20を形成する。尚、SiO2に対するレーザ光の透過性は
極めて良好であるから、Asの離脱防止の為のSiO2膜19が
存在していても何等の支障もない。
この場合に於けるエキシマ・レーザ光照射の主要データ
としては、 レーザ光エネルギ:0.6〔J/cm2〕 レーザ光パルス幅:50〔nS〕 レーザ光パルスの回数:10〔回〕 である。
としては、 レーザ光エネルギ:0.6〔J/cm2〕 レーザ光パルス幅:50〔nS〕 レーザ光パルスの回数:10〔回〕 である。
前記のようにして形成されたp+型ベース・コンタクト領
域20に於ける不純物濃度は、１×1019〔cm-3〕であっ
た。
域20に於ける不純物濃度は、１×1019〔cm-3〕であっ
た。
第９図参照 （８） 通常のフォト・リソグラフィ技術を適用するこ
とに依り、SiO2膜19上にパターニングを行い、素子間分
離用領域11A及びコレクタ電極形成領域12Aを形成する。
従って、この場合には、SiO2膜19上に二回に亙りパター
ニングし、且つ、その都度メサ・エッチングを施す必要
がある。
とに依り、SiO2膜19上にパターニングを行い、素子間分
離用領域11A及びコレクタ電極形成領域12Aを形成する。
従って、この場合には、SiO2膜19上に二回に亙りパター
ニングし、且つ、その都度メサ・エッチングを施す必要
がある。
第10図参照 （９） フッ酸系エッチング液中に浸漬し、SiO2膜19の
除去を行う。
除去を行う。
第11図参照 （10） 通常の技法を適用することに依り、ベース電極
22、コレクタ電極23を形成する。
22、コレクタ電極23を形成する。
この場合に於ける各電極の主要データを例示すると次の
通りである。
通りである。
（１） ベース電極22 材料:Cr/Au 厚さ:500〔Å〕/3000〔Å〕 （２） コレクタ電極23 材料:AuGe/Au 厚さ:200/3300〔Å〕 （11） 電極を合金化する為、窒素（N2）雰囲気中で、
温度400〔℃〕、時間１〔分〕の熱処理を行う。
温度400〔℃〕、時間１〔分〕の熱処理を行う。
本発明の不純物ドーピング方法に於いては、不純物領域
を形成すべき化合物半導体基板（或いは化合物半導体
層）上に不純物源となる物質の薄膜を形成し、そこに電
磁波を照射して該物質を前記化合物半導体基板（或いは
化合物半導体層）中にドーピングする構成を採ってい
る。
を形成すべき化合物半導体基板（或いは化合物半導体
層）上に不純物源となる物質の薄膜を形成し、そこに電
磁波を照射して該物質を前記化合物半導体基板（或いは
化合物半導体層）中にドーピングする構成を採ってい
る。
前記構成に依ると、ドーピングした不純物を活性化する
為の高温の熱処理は不要となるから、例えばHEMTやHBT
のような化合物半導体装置に於けるヘテロ接合がイオン
注入後の活性化の為の熱で損傷されたり、或いは、不純
物原子の分布が変動して製造の再現性が低下する等で特
性が劣化する虞は皆無となるばかりでなく、電磁波を照
射して不純物をドーピングする際にも該電磁波が必要部
分のヘテロ接合に悪影響を与えることがなくなり、ま
た、形成される不純物領域は浅く且つ高濃度にすること
ができ、そして、電極は通常のオーミック電極を用いる
ことが可能となる。
為の高温の熱処理は不要となるから、例えばHEMTやHBT
のような化合物半導体装置に於けるヘテロ接合がイオン
注入後の活性化の為の熱で損傷されたり、或いは、不純
物原子の分布が変動して製造の再現性が低下する等で特
性が劣化する虞は皆無となるばかりでなく、電磁波を照
射して不純物をドーピングする際にも該電磁波が必要部
分のヘテロ接合に悪影響を与えることがなくなり、ま
た、形成される不純物領域は浅く且つ高濃度にすること
ができ、そして、電極は通常のオーミック電極を用いる
ことが可能となる。
第１図乃至第３図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第４図は本
発明の他の実施例を説明する為の工程要所に於ける半導
体装置の要部切断側面図、第５図乃至第11図は本発明の
更に他の実施例を説明する為の工程要所に於ける半導体
装置の要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２はｉ型GaAs能動
層、３はｎ型AlGaAs電子供給層、４はAlのゲート電極、
５はn+型ソース領域、６はn+ドレイン領域、７はソース
電極、８はドレイン電極をそれぞれ示している。
要所に於ける半導体装置の要部切断側面図、第４図は本
発明の他の実施例を説明する為の工程要所に於ける半導
体装置の要部切断側面図、第５図乃至第11図は本発明の
更に他の実施例を説明する為の工程要所に於ける半導体
装置の要部切断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２はｉ型GaAs能動
層、３はｎ型AlGaAs電子供給層、４はAlのゲート電極、
５はn+型ソース領域、６はn+ドレイン領域、７はソース
電極、８はドレイン電極をそれぞれ示している。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/338 29/205 29/73 29/778 29/812 Ｈ０１Ｌ 29/205
Claims (3)
- 【請求項１】化合物半導体基板（或いは化合物半導体
層）に設けられ保護を必要としているヘテロ接合を覆う
位置に電極を形成する工程と、 次いで、前記化合物半導体基板（或いは化合物半導体
層）に不純物物質を被着する工程と、 次いで、電磁波を照射して前記不純物物質を前記化合物
半導体基板（或いは化合物半導体層）にドーピングし不
純物領域を形成する工程と が含まれてなることを特徴とする半導体装置の製造方
法。 - 【請求項２】化合物半導体基板（或いは化合物半導体
層）に設けられ保護を必要としているヘテロ接合を覆う
位置に電極を形成する工程と、 次いで、前記化合物半導体基板（或いは化合物半導体
層）を不純物物質を含むガス雰囲気中にセットし該不純
物物質を吸着させる工程と、 次いで、電磁波を照射して前記不純物物質を前記化合物
半導体基板（或いは化合物半導体層）にドーピングし不
純物領域を形成する工程と が含まれてなることを特徴とする半導体装置の製造方
法。 - 【請求項３】化合物半導体基板（或いは化合物半導体
層）に設けられ保護を必要としているヘテロ接合を覆う
位置に電極を形成する工程と、 次いで、前記化合物半導体基板（或いは化合物半導体
層）に不純物物質を含む薄膜を形成する工程と、 次いで、電磁波を照射して前記不純物物質を前記化合物
半導体基板（或いは化合物半導体層）にドーピングし不
純物領域を形成する工程と が含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220880A JPH07120630B2 (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220880A JPH07120630B2 (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6377113A JPS6377113A (ja) | 1988-04-07 |
| JPH07120630B2 true JPH07120630B2 (ja) | 1995-12-20 |
Family
ID=16757984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220880A Expired - Lifetime JPH07120630B2 (ja) | 1986-09-20 | 1986-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120630B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132036A (en) * | 1979-04-02 | 1980-10-14 | Nippon Telegr & Teleph Corp <Ntt> | Adding method for impurity to semiconductor |
| JPS58145162A (ja) * | 1982-02-23 | 1983-08-29 | Nec Corp | 半導体装置の製造方法 |
| JPS58147169A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 高電子移動度トランジスタの製造方法 |
| JPS6052018A (ja) * | 1983-08-31 | 1985-03-23 | Nec Corp | 砒化ガリウム高抵抗パタ−ン形成方法 |
-
1986
- 1986-09-20 JP JP61220880A patent/JPH07120630B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6377113A (ja) | 1988-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100254715B1 (ko) | 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| WO1982001619A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| JPH07120630B2 (ja) | 半導体装置の製造方法 | |
| JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPH0216008B2 (ja) | ||
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH11274475A (ja) | ヘテロ接合電界効果トランジスタの製造方法及び半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS63173321A (ja) | 化合物半導体装置の製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPH01214161A (ja) | 化合物半導体装置の製造方法 | |
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6372113A (ja) | 不純物ド−ピング方法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 |