JPS63115384A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63115384A JPS63115384A JP61261249A JP26124986A JPS63115384A JP S63115384 A JPS63115384 A JP S63115384A JP 61261249 A JP61261249 A JP 61261249A JP 26124986 A JP26124986 A JP 26124986A JP S63115384 A JPS63115384 A JP S63115384A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- island
- gate electrode
- highly doped
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はプレーナ型電界効果トランジスタの製造方法に
関するものである。
関するものである。
従来の技術
電界効果トランジスタ（以下ＦＥＴ ）においては、ソ
ース抵抗、およびドレイン抵抗の減少がＦＥＴの特性向
上のために必要であること、特にソース抵抗は直接ＦＥ
Ｔの相互コンダクタンス（ｇｍ）に影響を与えるために
極力低い事が望ましいことはよく知られている。ソース
抵抗はソース電極の金属と半導体とのオーミック性接触
部に起因するコンタクト抵抗（Ｒｅ）とソース電極金属
端からゲート電極金属端までの半導体活性層の層抵抗３
ページ （Ｒｓ）の和で表される。従ってソース抵抗の減少のた
めにソース電極部に高不純物濃度領域をイオン注入など
で形成しＲｅを下げて同時にＲｓを下げることがなされ
ていた。
ース抵抗、およびドレイン抵抗の減少がＦＥＴの特性向
上のために必要であること、特にソース抵抗は直接ＦＥ
Ｔの相互コンダクタンス（ｇｍ）に影響を与えるために
極力低い事が望ましいことはよく知られている。ソース
抵抗はソース電極の金属と半導体とのオーミック性接触
部に起因するコンタクト抵抗（Ｒｅ）とソース電極金属
端からゲート電極金属端までの半導体活性層の層抵抗３
ページ （Ｒｓ）の和で表される。従ってソース抵抗の減少のた
めにソース電極部に高不純物濃度領域をイオン注入など
で形成しＲｅを下げて同時にＲｓを下げることがなされ
ていた。
高不純物濃度領域を形成することによってＲｅが減少す
るのは、オーミック性接触部の半導体界面に形成される
ポテンシャル障壁が不純物濃度が高いためにより薄くな
るためである。このためには半導体表面付近においても
十分に高い不純物濃度を有する不純物濃度分布が望まし
い。しかしイオン注入は、得られる濃度分布がガウス分
布に近く、半導体表面付近で不純物濃度が下がるため最
適な濃度分布とは言えないが、浅い不純物濃度分布が比
較的容易に得られるためよく用いられている。
るのは、オーミック性接触部の半導体界面に形成される
ポテンシャル障壁が不純物濃度が高いためにより薄くな
るためである。このためには半導体表面付近においても
十分に高い不純物濃度を有する不純物濃度分布が望まし
い。しかしイオン注入は、得られる濃度分布がガウス分
布に近く、半導体表面付近で不純物濃度が下がるため最
適な濃度分布とは言えないが、浅い不純物濃度分布が比
較的容易に得られるためよく用いられている。
また一方、Ｒｓを減少せしめるために高不純物濃度領域
をできる限りゲート電極に近ずけることがなされている
。その一つの方法としてゲート電極材料をマスクとして
自己整合的にイオン注入によって形成する方法がある。
をできる限りゲート電極に近ずけることがなされている
。その一つの方法としてゲート電極材料をマスクとして
自己整合的にイオン注入によって形成する方法がある。
この方法では、ゲート電極金属形成後イオン注入層の熱
処理を行わなければならない。このためゲート電極金属
には高温においても良好なショットキ接合特性が保たれ
ると期待されるタングステン（Ｗ）などの、いわゆる高
融点金属が用いられる。しかしながら、このような高融
点金属をゲート材料にもちいても、８００℃程度の高温
熱処理中にショットキ特性の悪化、材料の抵抗率が高い
、ゲート材料からの不純物の拡散、などの多くの問題が
ＦＥＴの歩留まりと生産性を下げている。
処理を行わなければならない。このためゲート電極金属
には高温においても良好なショットキ接合特性が保たれ
ると期待されるタングステン（Ｗ）などの、いわゆる高
融点金属が用いられる。しかしながら、このような高融
点金属をゲート材料にもちいても、８００℃程度の高温
熱処理中にショットキ特性の悪化、材料の抵抗率が高い
、ゲート材料からの不純物の拡散、などの多くの問題が
ＦＥＴの歩留まりと生産性を下げている。
また非常に急峻なヘテロ接合を利用した超高速トランジ
スタ（高電子移動度トランジスタあるいはＨＥＭＴ ）
のソース抵抗を減少せしめるために、先に説明した様に
イオン注入をゲート電極材料に自己整合的に行う方法が
ある。この場合においても先に示したゲート電極材料の
耐熱性の問題に加えて、高温熱処理中に急峻なヘテロ接
合界面の劣化を引き起こし界面の急峻性が失われる。こ
のためソース抵抗の減少が特性の向上に効果的に寄与し
ない。
スタ（高電子移動度トランジスタあるいはＨＥＭＴ ）
のソース抵抗を減少せしめるために、先に説明した様に
イオン注入をゲート電極材料に自己整合的に行う方法が
ある。この場合においても先に示したゲート電極材料の
耐熱性の問題に加えて、高温熱処理中に急峻なヘテロ接
合界面の劣化を引き起こし界面の急峻性が失われる。こ
のためソース抵抗の減少が特性の向上に効果的に寄与し
ない。
５ページ
発明が解決しようとする問題点
本発明が解決しようとする問題点は、半導体表面に高濃
度不純物混入領域をゲート電極材料に自己整合的に行う
場合に、イオン注入が用いられていたためにイオン注入
層の高温で長時間に渡る熱処理工程が必要であることで
ある。このためショットキ特性の劣化や急峻なヘテロ接
合界面の劣化が伴い、ＦＥＴなどのデバイス特性の効果
的な改善が困難であることである。
度不純物混入領域をゲート電極材料に自己整合的に行う
場合に、イオン注入が用いられていたためにイオン注入
層の高温で長時間に渡る熱処理工程が必要であることで
ある。このためショットキ特性の劣化や急峻なヘテロ接
合界面の劣化が伴い、ＦＥＴなどのデバイス特性の効果
的な改善が困難であることである。
問題点を解決するための手段
本発明による問題点を解決するための手段は、第１に、
半導体基板主表面に選択的に島状の活性層を形成する工
程と、前記島状の活性層上にショットキ性のゲート電極
を形成する工程と、前記ショットキ性のゲート電極を有
する島状の活性層が形成された基板を所定の不純物原子
を含むガス雰囲気中で前記島状の活性層上に選択的にレ
ーザ光を照射し高濃度不純物混入領域を形成する工程と
、前記高濃度不純物混入領域上にオーミック性の電極を
選択的に形成する工程を少なくとも含む半導体６ページ 装置の製造方法を用いることである。
半導体基板主表面に選択的に島状の活性層を形成する工
程と、前記島状の活性層上にショットキ性のゲート電極
を形成する工程と、前記ショットキ性のゲート電極を有
する島状の活性層が形成された基板を所定の不純物原子
を含むガス雰囲気中で前記島状の活性層上に選択的にレ
ーザ光を照射し高濃度不純物混入領域を形成する工程と
、前記高濃度不純物混入領域上にオーミック性の電極を
選択的に形成する工程を少なくとも含む半導体６ページ 装置の製造方法を用いることである。
また第２に、異種の半導体、もしくは不純物濃度の異な
る半導体層が１０ｎｍ以下の急峻な境界層を介したエピ
タキシャル成長層を有する半導体基板主表面を選択的に
活性層を分離形成する工程と、前記島状の活性層上にシ
ョットキ性のゲート電極を形成する工程と、前記ショッ
トキ性のゲート電極を有する島状の活性層が形成された
基板を所定の不純物原子を含むガス雰囲気中で前記島状
の活性層上に選択的にレーザ光を照射し高濃度不純物混
入領域を形成する工程と、前記高濃度不純物混入領域上
にオーミック性の電極を選択的に形成する工程を少なく
とも含む半導体装置の製造方法。
る半導体層が１０ｎｍ以下の急峻な境界層を介したエピ
タキシャル成長層を有する半導体基板主表面を選択的に
活性層を分離形成する工程と、前記島状の活性層上にシ
ョットキ性のゲート電極を形成する工程と、前記ショッ
トキ性のゲート電極を有する島状の活性層が形成された
基板を所定の不純物原子を含むガス雰囲気中で前記島状
の活性層上に選択的にレーザ光を照射し高濃度不純物混
入領域を形成する工程と、前記高濃度不純物混入領域上
にオーミック性の電極を選択的に形成する工程を少なく
とも含む半導体装置の製造方法。
作用
本発明によればイオン注入の換わりに、不純物原子を含
むガス雰囲気中で前記島状の活性層」二に選択的にレー
ザ光を照射し高濃度不純物混入領域を形成する方法（以
下略してレーザドーピングとｌ］′！ぶ）用いるもので
ある。このため、第１に不純７ページ 物濃度分布は浅く、しかも急峻な分布が得られること、
また半導体表面付近においても十分に高い不純物濃度が
得られる。第２に、レーザの波長を選択することによっ
て、ゲート電極金属と半導体との界面を加熱することな
しに半導体表面にドーピングが可能であるために通常の
ゲート電極金属に対して自己整合的に半導体表面に高濃
度不純物混入領域を形成することができる。さらに急峻
なヘテロ接合を利用したＦＥＴの活性領域も、ゲート電
極の直下はレーザ光が陰となるので温度上昇せず、界面
の急峻性はレーザドーピングによって悪化しない。
むガス雰囲気中で前記島状の活性層」二に選択的にレー
ザ光を照射し高濃度不純物混入領域を形成する方法（以
下略してレーザドーピングとｌ］′！ぶ）用いるもので
ある。このため、第１に不純７ページ 物濃度分布は浅く、しかも急峻な分布が得られること、
また半導体表面付近においても十分に高い不純物濃度が
得られる。第２に、レーザの波長を選択することによっ
て、ゲート電極金属と半導体との界面を加熱することな
しに半導体表面にドーピングが可能であるために通常の
ゲート電極金属に対して自己整合的に半導体表面に高濃
度不純物混入領域を形成することができる。さらに急峻
なヘテロ接合を利用したＦＥＴの活性領域も、ゲート電
極の直下はレーザ光が陰となるので温度上昇せず、界面
の急峻性はレーザドーピングによって悪化しない。
実施例
本発明を実施例によってさらに詳しく説明する。
第１図は、本発明による第１の実施例でＧ ａ Ａ ５
ＦＥＴの製造方法であるが、同図（ａ）に示すように、
半絶縁性Ｇ ａ Ａ ｓ半導体基板１０１の主表面にｎ
型導電層の活性層１０２を形成した。この活性層は Ｓ
ｌイオンを５ＱｋｅＶの加速エネルギで、３ Ｘ １０
１２ｃ ｍ−２の注入量のイオン注入を用いて形成した
。次ぎに同図（ｂ）に示すように、断面形状がＴ型であ
るゲート電極１０８を活性層上に形成した。このゲート
電極金属にはＡＩ／Ｔｉ （３０００Ａ／１００ＯＡ）
の２層金属膜を電子ビーム蒸着によって蒸着したものを
用いた。このゲート電極のショットキ接合はＡＩによっ
て得られ、よく知られているようにＡＩはＧ ａ Ａ
ｓ半導体ＦＥＥＴのゲート金属としてはごく一般にもち
いられているゲート材料である。またゲート電極の断面
をＴ型にするのは、後に形成する高不純物濃度層がゲー
ト電極に直接接触することを防ぐもので、ゲート電極材
料のＡＩを選択的に横方向にエツチングすることによっ
て得られた。
ＦＥＴの製造方法であるが、同図（ａ）に示すように、
半絶縁性Ｇ ａ Ａ ｓ半導体基板１０１の主表面にｎ
型導電層の活性層１０２を形成した。この活性層は Ｓ
ｌイオンを５ＱｋｅＶの加速エネルギで、３ Ｘ １０
１２ｃ ｍ−２の注入量のイオン注入を用いて形成した
。次ぎに同図（ｂ）に示すように、断面形状がＴ型であ
るゲート電極１０８を活性層上に形成した。このゲート
電極金属にはＡＩ／Ｔｉ （３０００Ａ／１００ＯＡ）
の２層金属膜を電子ビーム蒸着によって蒸着したものを
用いた。このゲート電極のショットキ接合はＡＩによっ
て得られ、よく知られているようにＡＩはＧ ａ Ａ
ｓ半導体ＦＥＥＴのゲート金属としてはごく一般にもち
いられているゲート材料である。またゲート電極の断面
をＴ型にするのは、後に形成する高不純物濃度層がゲー
ト電極に直接接触することを防ぐもので、ゲート電極材
料のＡＩを選択的に横方向にエツチングすることによっ
て得られた。
とのＧ ａ Ａ ｓ基板は同図（ｃ）に示すように、島
状の活性層１０２の表面だけが露出し、その他の表面を
誘電体のマスク材１０４で覆い、その後不純物原子を含
むガス雰囲気中でレーザ光を照射し高濃度不純物混入領
域１０６．１０７を形成する。
状の活性層１０２の表面だけが露出し、その他の表面を
誘電体のマスク材１０４で覆い、その後不純物原子を含
むガス雰囲気中でレーザ光を照射し高濃度不純物混入領
域１０６．１０７を形成する。
不純物原子を含むガスは水素ガスとアルシンガスおよび
ジシランガスの混合ガスで、またレーザ光９ページ としてはキセノンクロライドを用いたエキシマレーザ（
３０８ｎｍ）を使用した。このときＧａＡｓ基板の温度
は室温に保たれた。エキシマレーザの照射によって高濃
度不純物混入領域１０６．１０７の温度は瞬間的に高温
になり不純物が混入されるが、ゲートのショットキ接合
部の温度は室温に保たれるためショットキ特性の劣化は
ない。またゲート直下のＦＥＴ活性層の不純物濃度分布
も温度上昇しないために分布が変化することはない。
ジシランガスの混合ガスで、またレーザ光９ページ としてはキセノンクロライドを用いたエキシマレーザ（
３０８ｎｍ）を使用した。このときＧａＡｓ基板の温度
は室温に保たれた。エキシマレーザの照射によって高濃
度不純物混入領域１０６．１０７の温度は瞬間的に高温
になり不純物が混入されるが、ゲートのショットキ接合
部の温度は室温に保たれるためショットキ特性の劣化は
ない。またゲート直下のＦＥＴ活性層の不純物濃度分布
も温度上昇しないために分布が変化することはない。
その後同図（ｄ）に示すように高濃度不純物混入領域１
０６上にソース電極１０８、高濃度不純物混入領域１０
７上にドレイン電極１０９を形成してＧ ａ Ａ ｓ
Ｆ Ｅ Ｔを製造した。
０６上にソース電極１０８、高濃度不純物混入領域１０
７上にドレイン電極１０９を形成してＧ ａ Ａ ｓ
Ｆ Ｅ Ｔを製造した。
第２図は本発明による第２の実施例で高電子移動度トラ
ンジスタ（ＨＥＭＴ）の製造方法であるが、同図（ａ）
はＨＥＭＴ用のＧ ａ Ａ ｓエビ基板である。
ンジスタ（ＨＥＭＴ）の製造方法であるが、同図（ａ）
はＨＥＭＴ用のＧ ａ Ａ ｓエビ基板である。
２０１は半絶縁性ＧａＡｓ基板で、２０２はノンドープ
Ｇ ａ Ａ ｓバッファ層で、厚みは１μｍ、キャリア
濃度はＩ Ｘ １０１５ｃ ｍ−３である。２０３はノ
ンドープＧ ａ Ａ ｓ上に急峻な界面を有するように
１０ページ エピ成長されたＡ Ｉ ０．３Ｇ ａ Ｏ，７Ａ ｓ層
でキャリア濃度は１ ｘ １０１８ｃ ｍ−３であり、
厚みは２０ＯＡであるがＧ ａ Ａ ｓとの界面に約２
０ＡのノンドープＡ Ｉ ０．３Ｇ ａｏ、７Ａ ｓ層
のスペーサ層を含んでいる。２０４は約５ＯＡの厚みを
有する高不純物濃度のＧ ａ Ａ ｓ層でＡ Ｉ ０．
３Ｇ ａ ０．７Ａ ｓ層の酸化を防ぎ、またオーミッ
ク性の電極の接触抵抗を改善させるために用いられる。
Ｇ ａ Ａ ｓバッファ層で、厚みは１μｍ、キャリア
濃度はＩ Ｘ １０１５ｃ ｍ−３である。２０３はノ
ンドープＧ ａ Ａ ｓ上に急峻な界面を有するように
１０ページ エピ成長されたＡ Ｉ ０．３Ｇ ａ Ｏ，７Ａ ｓ層
でキャリア濃度は１ ｘ １０１８ｃ ｍ−３であり、
厚みは２０ＯＡであるがＧ ａ Ａ ｓとの界面に約２
０ＡのノンドープＡ Ｉ ０．３Ｇ ａｏ、７Ａ ｓ層
のスペーサ層を含んでいる。２０４は約５ＯＡの厚みを
有する高不純物濃度のＧ ａ Ａ ｓ層でＡ Ｉ ０．
３Ｇ ａ ０．７Ａ ｓ層の酸化を防ぎ、またオーミッ
ク性の電極の接触抵抗を改善させるために用いられる。
同図（ｂ）に示される様に、エビ基板の活性層２０２．
２０３．２０４を島状に選択的に２０５に示される様に
分離する。次ぎに同図（ｃ）、（ｄ）および（ｅ）に示
されるゲート電極２０６の形成、レーザドーピング方法
による高不純物濃度層２０９．２１０の形成、およびソ
ース電極２１１、ドレイン電極２１２の形成については
本発明による第１の実施例の場合とまったく同様である
。
２０３．２０４を島状に選択的に２０５に示される様に
分離する。次ぎに同図（ｃ）、（ｄ）および（ｅ）に示
されるゲート電極２０６の形成、レーザドーピング方法
による高不純物濃度層２０９．２１０の形成、およびソ
ース電極２１１、ドレイン電極２１２の形成については
本発明による第１の実施例の場合とまったく同様である
。
この結果ゲート電極２０６の直下の活性層２０５はエキ
シマレーザ光がゲート電極の陰になるため温度は上昇せ
ず同図（ａ）に示された通りの急峻なヘテロ界面を維持
しているので界面に発生して１１ページ いる２次元電子ガスの特性を劣化させることなしにソー
ス抵抗を減少せしめることができる。
シマレーザ光がゲート電極の陰になるため温度は上昇せ
ず同図（ａ）に示された通りの急峻なヘテロ界面を維持
しているので界面に発生して１１ページ いる２次元電子ガスの特性を劣化させることなしにソー
ス抵抗を減少せしめることができる。
本実施例においてはＧ ａ Ａ ｓ Ｆ Ｅ ＴとＧａ
ＡｓＨＥＭＴの製造例を示したが、この他のＳｌやＩｎ
Ｐなとの半導体を用いたＦＥＴやＨＥＭＴの製造におい
ても本発明による効果はまったく同様である。
ＡｓＨＥＭＴの製造例を示したが、この他のＳｌやＩｎ
Ｐなとの半導体を用いたＦＥＴやＨＥＭＴの製造におい
ても本発明による効果はまったく同様である。
またレーザ光としてキセノンクロライドのエキシマレー
ザを用いたが、特にこれに限らないことは明らかである
。またレーザドーピング用の混合ガスとして水素ガスと
アルシンガスおよびジシランガスの混合ガスを用いたが
、特にこれに限らない。例えばＳｌ半導体ではＮ型用と
してアルシンやフォスフインガスを含む混合ガス、Ｐ型
用としてジボランガスを含む混合ガスを用いることがで
きる。
ザを用いたが、特にこれに限らないことは明らかである
。またレーザドーピング用の混合ガスとして水素ガスと
アルシンガスおよびジシランガスの混合ガスを用いたが
、特にこれに限らない。例えばＳｌ半導体ではＮ型用と
してアルシンやフォスフインガスを含む混合ガス、Ｐ型
用としてジボランガスを含む混合ガスを用いることがで
きる。
ざらにレーザドーピング時にＧ ａ Ａ ｓ基板の温度
は室温に保たれたが、約４００度以下の温度、即ちＧ
ａ Ａ ｓ基板の熱分解以下の温度であれば基板温度は
任意に設定できる。
は室温に保たれたが、約４００度以下の温度、即ちＧ
ａ Ａ ｓ基板の熱分解以下の温度であれば基板温度は
任意に設定できる。
発明の効果
本発明による効果として、第１にゲート電極金属に対し
て自己整合的に半導体表面に高濃度不純物混入領域を形
成する工程を含んでいるにもかかわらずゲート電極材料
として高融点材料を用いる必要がなく一般に用いられて
いるＡ１などの金属が使用できる。このため特殊な製造
工程を必要としないために生産性、信頼性を損なうこと
なくＦＥＴの特性を向上できる。第２に急峻なヘテロ界
面を有する、あるいは超格子構造を有する半導体基板上
にゲート電極金属に対して自己整合的に半導体表面に高
濃度不純物混入領域を形成する場合においてもゲート電
極の陰になる領域において急峻なヘテロ構造、あるいは
超格子構造を劣化することがない。このため高電子移動
度トランジスタ（ＨＥＭＴ）、ホットエレクトロントラ
ンジスタ（ＨＥＴ）、共鳴トンネリング素子、量子井戸
デバイスなどの基板に特性を損なうこと無く良好な電極
が自己整合的に形成することが可能となった。
て自己整合的に半導体表面に高濃度不純物混入領域を形
成する工程を含んでいるにもかかわらずゲート電極材料
として高融点材料を用いる必要がなく一般に用いられて
いるＡ１などの金属が使用できる。このため特殊な製造
工程を必要としないために生産性、信頼性を損なうこと
なくＦＥＴの特性を向上できる。第２に急峻なヘテロ界
面を有する、あるいは超格子構造を有する半導体基板上
にゲート電極金属に対して自己整合的に半導体表面に高
濃度不純物混入領域を形成する場合においてもゲート電
極の陰になる領域において急峻なヘテロ構造、あるいは
超格子構造を劣化することがない。このため高電子移動
度トランジスタ（ＨＥＭＴ）、ホットエレクトロントラ
ンジスタ（ＨＥＴ）、共鳴トンネリング素子、量子井戸
デバイスなどの基板に特性を損なうこと無く良好な電極
が自己整合的に形成することが可能となった。
１３ページ
第１図は本発明による第１の実施例のＧａＡｓＦＥＴの
製造工程断面図、第２図は本発明による第２の実施例の
Ｇ ａ Ａ ｓ ＨＥ Ｍ Ｔの製造工程断面図である
。 １０１・・・Ｇ ａ Ａ ｓ基板、１０２・・・島状の
活性層、１０８・・・ゲート電極、１０５・・・エキシ
マレーザ光、１０６．１０７・・・高濃度不純物混入領
域、１０８．１０９・・・ソース、ドレイン電極、２０
１゜２０２．２０３，２０４−−−ＨＥＭＴ用Ｇ ａ
Ａ ｓ基板、２０５・・・島状に分離された活性層、２
０６・・・ゲート電極、２０８・・・エキシマレーザ光
、２０９．２１０・・・高濃度不純物混入領域、２１１
゜２１２・・・ソース、ドレイン電極。
製造工程断面図、第２図は本発明による第２の実施例の
Ｇ ａ Ａ ｓ ＨＥ Ｍ Ｔの製造工程断面図である
。 １０１・・・Ｇ ａ Ａ ｓ基板、１０２・・・島状の
活性層、１０８・・・ゲート電極、１０５・・・エキシ
マレーザ光、１０６．１０７・・・高濃度不純物混入領
域、１０８．１０９・・・ソース、ドレイン電極、２０
１゜２０２．２０３，２０４−−−ＨＥＭＴ用Ｇ ａ
Ａ ｓ基板、２０５・・・島状に分離された活性層、２
０６・・・ゲート電極、２０８・・・エキシマレーザ光
、２０９．２１０・・・高濃度不純物混入領域、２１１
゜２１２・・・ソース、ドレイン電極。
Claims (2)
- （１）半導体基板主表面に選択的に島状の活性層を形成
する工程と、前記島状の活性層上にショットキ性のゲー
ト電極を形成する工程と、前記ショットキ性のゲート電
極を有する島状の活性層が形成された基板を所定の不純
物原子を含むガス雰囲気中で前記島状の活性層上に選択
的にレーザ光を照射し高濃度不純物混入領域を形成する
工程と、前記高濃度不純物混入領域上にオーミック性の
電極を選択的に形成する工程を少なくとも含む半導体装
置の製造方法。 - （２）異種の半導体、もしくは不純物濃度の異なる半導
体層が１０ｎｍ以下の急峻な境界層を介したエピタキシ
ャル成長層を有する半導体基板主表面を選択的に活性層
を分離形成する工程と、前記島状の活性層上にショット
キ性のゲート電極を形成する工程と、前記ショットキ性
のゲート電極を有する島状の活性層が形成された基板を
所定の不純物原子を含むガス雰囲気中で前記島状の活性
層上に選択的にレーザ光を照射し高濃度不純物混入領域
を形成する工程と、前記高濃度不純物混入領域上にオー
ミック性の電極を選択的に形成する工程を少なくとも含
む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61261249A JPS63115384A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61261249A JPS63115384A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63115384A true JPS63115384A (ja) | 1988-05-19 |
Family
ID=17359204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61261249A Pending JPS63115384A (ja) | 1986-10-31 | 1986-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63115384A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312824A (ja) * | 1988-06-13 | 1989-12-18 | Kanagawa Pref Gov | レーザによる選択拡散の方法 |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
-
1986
- 1986-10-31 JP JP61261249A patent/JPS63115384A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312824A (ja) * | 1988-06-13 | 1989-12-18 | Kanagawa Pref Gov | レーザによる選択拡散の方法 |
| US5656511A (en) * | 1989-09-04 | 1997-08-12 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPH0324782B2 (ja) | ||
| JP2000021897A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH08186271A (ja) | トンネルトランジスタの製造方法 | |
| JP3442498B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3083683B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH07106525A (ja) | 電界効果トランジスタおよび化合物半導体集積回路 | |
| JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6394688A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02209738A (ja) | 半導体装置の製造方法 | |
| JPH02105425A (ja) | 半導体装置の製造方法 |