JPH07120667B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体集積回路装置に関し、特に寄生サイリ
スタ動作を防止した半導体集積回路装置に関するもので
ある。

（ロ）従来の技術 バイポーラトランジスタを備えた半導体集積回路装置に
は、殆どの場合寄生トランジスタが生じる。

この事を述べたものとして例えば特開昭61−8972号公報
（第９図）がある。以下第９図を説明すると、先ずＰ型
の半導体基板（31）と、この半導体基板（31）上に積層
されたＮ型のエピタキシャル層（32）と、このエピタキ
シャル層（32）表面より前記半導体基板（31）に到達す
るP⁺型の分離領域（33）と、この分離領域（33）で囲ま
れて形成されたコレクタ領域となるアイランド（34）
と、このアイランド領域（34）内に形成されたP⁺型のベ
ース領域（35）と、このベース領域（35）内に形成され
たＮ型のエミッタ領域（36）と、前記エピタキシャル層
（32）表面に形成された絶縁膜（37）と、この絶縁膜
（37）を介して前記コレクタ、ベースおよびエミッタ領
域（34），（35），（36）と夫々オーミックコンタクト
するコレクタ、ベースおよびエミッタ電極（38），（3
9），（40）とがある。

以上の構成は半導体集積回路装置の中に有るNPN型のト
ランジスタ（42）のみを説明したものであり、このトラ
ンジスタ以外にもトランジスタ、ダイオード、抵抗およ
びコンデンサ等が作り込まれている。

しかし第９図に示すように、P⁺型の分離領域（33）をコ
レクタ、前記NPN型のトランジスタのコレクタ（34）を
ベース、前記NPN型のトランジスタのベース（35）をエ
ミッタとした寄生のラテラルPNP型のトランジスタ（4
3）が生じる。

この寄生PNP型のトランジスタ（43）は、前記NPN型のト
ランジスタ（42）とサイリスタを構成し、前記NPN型の
トランジスタ（42）動作に影響を及ぼす。

そのためにコレクタコンタクト領域（44）とベース領域
（35）の間に、P⁺型の拡散領域（図面上では省略す
る。）を設け、前記寄生トランジスタのエミッタを分断
して寄生トランジスタの動作を防止していた。

以上の構成は、電極が一層構造であるが、一般的な集積
回路では第７図および第８図の構成となっている。つま
り実際の半導体集積回路装置は多層構造であり、例えば
第７図に示すように、半導体チップ（45）上には複数の
アイランドが形成され、その中の１つ（34）に、NPN型
のトランジスタ（42）が形成されている。

このトランジスタ（42）は、一点鎖線で示すように、第
１層目のエミッタ電極（40）がエミッタ領域（36）とオ
ーミックコンタクトしており、第１層目のベース電極
（39）は、エミッタ電極（40）の両側（図面上では上段
と下段）に形成され、更には第１層目のコレクタ電極
（38）が前記第１層目のベースおよびエミッタ電極（3
9），（40）を囲んで、アイランド領域（34）外（図面
では左方向）へ延在されている。

この延在された第１層目のコレクタ電極（38）は、回路
の都合上、スルーホールを介して第２層目のコレクタ電
極（46）と接続している。

一方、第２層目のベース電極（47）は、回路上の都合に
より、前記コレクタ電極（38），（46）と同様に、左方
向へ延在され、ここではベース領域（35）より延在され
ている。

また第２層目のベース電極（47）の反対側には、分離領
域とオーミックコンタクトした第２層目の分離電極（4
8）がある。

つまり半導体チップ（45）表面にコレクタ電極（46）、
ベース電極（47）および分離電極（48）が横方向へ延在
されている。

（ハ）発明が解決しようとする課題 以上の構成に於いて、表面に露出している電極は、PI
Q、シリコン酸化膜およびシリコン窒化膜等で絶縁され
ているが、これ等の絶縁膜は微量であるが吸湿性を有す
る。つまり微量だが電流は流れ易い状態にある。

この時、回路の都合上、例えばＰ型の半導体基板（31）
よりエミッタ電極（49）の方が電圧が低い場合がある。
第７図では実線で示す第２層目のエミッタ電極（49）が
ボンディングパッドと接続されて、−V_ccと継がってい
る。

またベース電極（39），（47）は、NPN型のトランジス
タ（42）をオフするため、常時−VCCが引加され、エミ
ッタ電圧より0.6V高い電圧が前記ベース電極に引加され
た時、初めてオンするようになっている。

従って第８図の点線で示した電流路が形成される。これ
は第２層目のベース電極（47）と第２層目のコレクタ電
極（46）との間に電位差があるため、第７図の矢印の如
く、前記コレクタ電極（46）よりベース電極（47）へリ
ーク電流が生じるためである。これ以外として分離電極
（48）より前記第２層目のベース電極（47）へリーク電
流が生じる場合も考えられる。

このリーク電流が生じると、第８図の如く、リーク電流
は、NPN型のトランジスタ（42）のベース（35）に入力
され、このトランジスタ（42）がオンし、寄生トランジ
スタ（43）がオンする。ここでは従来例で示した第９図
の寄生トランジスタの構成とは異なり、第８図の寄生ト
ランジスタは、半導体基板の電圧の方が高い為に、エミ
ッタとコレクタとの構成は逆となる。この等価回路図を
第10図に示す。つまりベース電極（47）の周囲に形成さ
れた電極（46），（48）よりリーク電流が生じ、サイリ
スタ動作をしてしまう。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みてなされ、リーク電流が流入
するベース電極（15）（第１図では第２層目のベース電
極（15）であるが、１層でも３層以上の構成でも最上層
のベース電極と継がっていれば同様にリーク電流は生じ
る。）の周りに於いて、リーク電流が生じる領域に第１
の電極（19）を設け、この第１の電極（19）を、前記ベ
ース電極（11），（15）の電圧より低い領域に接続して
解決するものである。

以上ではNPN型のトランジスタ（17）で考えたが、PNP型
のトランジスタを形成する場合は、逆となり、ベース電
極の電圧より高い領域に接続して解決するものである。

ここからは、基本はNPN型もPNP型も同じであるので、す
べてNPN型のトランジスタで説明する。

（ホ）作用 この手段によれば、第１の電極（19）によってリーク電
流を吸収し、このリーク電流をNPN型のトランジスタ（1
7）のベース領域（６）に流さず、他の領域、例えばエ
ミッタ電極（16）に流すことで、NPN型のトランジスタ
（17）のオン動作を防止している。

従って寄生PNP型のトランジスタはオンしないのでサイ
リスタ動作を防止できる。

（ヘ）実施例 以下に本発明の実施例を図面を参照しながら詳述する。

先ず断面構造を考えると、第３図および第４図の如く、
Ｐ型の半導体基板（１）と、この半導体基板（１）上に
積層されたＮ型のエピタキシャル層（２）と、このエピ
タキシャル層（２）表面よりＰ型の半導体基板（１）に
到達するP⁺型の分離領域（３）と、この分離領域（３）
に囲まれたアイランド領域（４）と、このアイランド領
域（４）の下層に形成されたN⁺型の埋込み層（５）と、
コレクタ領域となるアイランド領域（４）に形成された
Ｐ型のベース領域（６）と、このベース領域（６）内に
形成されたＮ型のエミッタ領域（７）と、前記コレクタ
領域（４）に形成されたN⁺型のコレクタコンタクト領域
（８）と、前記エピタキシャル層（２）表面に形成され
た第１層目の絶縁膜（９）と、この第１層目の絶縁膜
（９）上に形成された第１のコレクタ、ベースおよびエ
ミッタ電極（10），（11），（12）と、この電極（1
0），（11），（12）を被覆した第２層目の絶縁膜（1
3）と、この第２層目の絶縁膜（13）上に形成された第
２のコレクタ、ベースおよびエミッタ電極（14），（1
5），（16）とが少なくともある。以上の構成は受動素
子および能動素子が多数形成されており、その中の１つ
が以上の構成のNPN型のトランジスタ（17）である。

本実施例では、第１図、第２図、第４図および第６図が
これから述べようとする４つの実施例であり、第１図お
よび第２図は、前記NPN型のトランジスタ（17）が形成
されているアイランド領域（４）外に、本発明による電
極が延在されており、第４図および第６図は、アイラン
ド領域（４）内に、電極が形成されている。第１の実施
例である第１図を参照すると、点線で示したコレクタ、
ベースおよびエミッタ領域（４），（６），（７）があ
り、この領域に夫々オーミックコンタクトする第１層目
のコレクタ、ベースおよびエミッタ電極（10），（1
1），（12）がある。ここで第１層目の電極（10），（1
1），（12）は一点鎖線で示してある。

前記第１層目のエミッタ電極（12）は、アイランド
（４）の中央にあり、また図面上ではこの第１層目のエ
ミッタ電極（12）の上段および下段に２本の第１層目の
ベース電極（11）があり、この第１層目のベースおよび
エミッタ電極（11），（12）を囲んで第１層目のコレク
タ電極（10）が、前記アイランド領域（４）外へ延在さ
れている。

次に第１のエミッタ電極（12）は、×印で示すように第
２層目に形成された第２のエミッタ電極（16）とオーミ
ックコンタクトしている。この第２のエミッタ電極（1
6）は、アイランド領域（４）外へ延在され、図示して
いないが、ボンディングパッドと継がっている。そして
このボンディングパッドは外部より−V_ccが印加されて
いる。

次に、第２のベース電極（15）は、×印で示したコンタ
クトにより、第１のベース電極（11）とオーミックコン
タクトとし、アイランド領域（４）外に延在され、電圧
−V_ccが印加されたときは、トランジスタ（17）をオフ
とし、−V_ccより0.6V高い電圧が印加された時にオンと
なる。

続いてこの第２のベース電極（15）の周囲には、例えば
第１のコレクタ電極（10）や分離領域とオーミックコン
タクトした第２層目の第２のコレクタ電極（14）や分離
電極（18）がある。

ここまで説明した構成は、従来例と同じであり、この構
成であると、第７図で説明した如くリーク電流によりサ
イリスタ動作をしてしまう。

そのために本実施例では、前記第２のベース電極（15）
の周囲に第１の電極（19）を設け、この第１の電極（1
9）を第１のエミッタ電極（12）とオーミックコンタク
トしている。

従ってリーク電流は、第１のエミッタ電極（12）、第２
のエミッタ電極（16）を介してボンディングパッドへと
流れていき、前記NPN型のトランジスタ（17）のベース
領域（６）へは流入されないので、トランジスタはオン
せず、サイリスタ動作を防止できる。

この第１の電極（19）は、本発明の特徴となる点であ
り、前記第２のベース電極（15）の周囲の少なくとも一
部に設け、前記ベース電極（15）より低い電圧の領域に
接続することでリーク電流を吸収するものである。

本実施例では、第２のベース電極（15）の両側に、電流
の発生源である第２のコレクタ電極（14）、分離電極
（18）があるため、第２のベース電極（15）を囲んで第
１の電極（19）が形成されているが、例えば分離電極が
なければ、囲む必要はなく、前記第２のベース電極（1
5）と第２のコレクタ電極（14）間に挿入すれば良い。

次に第２図の実施例を説明する。本構成は前実施例と殆
ど同じであり、更に第２の電極（19′）が分離領域にオ
ーミックコンタクトされている点のみが異なるものであ
る。

第２の電極（19′）のコンタクト部分（20）を、分離領
域とした理由は以下の通りである。寄生トランジスタの
βが大きい場合、第１の電極（19）が形成されても、第
１図の如く、第１の電極（19）と第２のコレクタ電極
（14）が近接して配置されていることがあり、第１の電
極は−V_ccになっている。一方、第２のコレクタ電極（1
4）は回路上、プラス（または接地）電源につながって
いると、リーク電流が第２のコレクタ電極より第１の電
極へ流れるため、寄生トランジスタ（43）を発生させ
て、サイリスタ動作をしてしまう。

従って第２の電極（19′）を分離領域とつなぐと、この
リーク電流を吸収することができる。基本的には、βが
小さい時は、第２のベース電極（15）の電圧より低い電
圧の領域にコンタクトすれば良く、また回路上の誤動作
等を考えながらこれ以外の領域にもコンタクトすること
は可能である。βが大きい時は、第２の電極（19′）を
設けることで更に２重の効果となる。

続いて第３図および第４図を参照して第３の実施例を説
明する。本実施例は、前記第１の電極（19）をアイラン
ド領域（４）内に設ける点で、前実施例と異なるもので
ある。

本実施例は、第１の実施例と同様に第１の電極（19）を
エミッタ電極（16）とつなぐものであり、第１の電極
（19）はアイランド領域（４）内に形成された第２のベ
ース電極（15）を囲み、第２のエミッタ電極（16）と一
体となっており、更に第２のコレクタ電極（14）の分断
部を通ってアイランド領域外に延在されており、−V_cc
とつながっている。ここで第３図は、第４図におけるＡ
−Ａ′線の断面図である。

最後に第５図および第６図を参照して第４の実施例を説
明する。本実施例は、第３の実施例と同様に、前記第１
の電極（19）をアイランド領域（４）内に設けるもので
あり、接続法は第２図と同じものである。

つまり第２のコレクタおよびベース電極（14），（15）
の間に、第１の電極（19）および第２の電極（19′）を
設け、第２のコレクタ電極（14）の分断部を通って分離
領域（３）と第２の電極（19′）がオーミックコンタク
トしている。

ここで第５図は第６図のＡ−Ａ′線の断面図である。ま
た構成は第３図と殆ど同じであるので説明は省略する。

また図示していないが、例えば２層構造の際、１層目の
第１のベース電極（11）に隣接して第１の電極（19）と
同じ機能を持つ第３の電極を形成してもよい。しかし、
２層目のより１層目の方が電極間のリーク電流が少ない
ので、効果は少ない。

（ト）発明の効果 以上の説明からも明らかな如く、前記第１の電極（19）
をベース電極の周囲の少なくとも一部に設け、このベー
ス電極（15）の電圧より低い領域に、この第１の電極
（19）をオーミックコンタクトすることで、NPNトラン
ジスタ（17）のベース領域（６）に電流が流入するのを
防止できる。

従ってサイリスタ動作を防止できるので、半導体集積回
路装置の誤動作や破壊を防止できる。

【図面の簡単な説明】

第１図および第２図は本発明の第１および第２の実施例
を説明する半導体集積回路装置の平面図、第３図は第３
の実施例を説明する半導体集積回路装置の断面図、第４
図は第３図の平面図、第５図は第４の実施例を説明する
半導体集積回路装置の断面図、第６図は第５図の平面
図、第７図は従来の半導体集積回路装置の平面図、第８
図および第９図は従来の半導体集積回路装置の断面図、
第10図は従来の半導体集積回路装置におけるサイリスタ
動作を説明する等価回路図である。 （10）…第１のコレクタ電極、（11）…第１のベース電
極、（12）…第１のエミッタ電極、（14）…第２のコレ
クタ電極、（15）…第２のベース電極、（16）…第２の
エミッタ電極、（17）NPN型のトランジスタ、（18）…
分離電極、（19）…第１の電極、（19′）…第２の電
極。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (5)

【特許請求の範囲】
1. 【請求項１】Ｐ型の半導体基板と、このＰ型の半導体基
   板上に積層されたＮ型のエピタキシャル層と、Ｐ型の分
   離領域で形成されたコレクタ領域となるＮ型のアイラン
   ド領域と、このアイランド領域内に形成されたＰ型のベ
   ース領域と、このベース領域内に形成されたＮ型のエミ
   ッタ領域と、前記エピタキシャル層上の第１の絶縁膜を
   介してオーミックコンタクトした第１のコレクタ電極、
   第１のベース電極および第１のエミッタ電極と、この第
   １のコレクタ電極、第１のベース電極および第１のエミ
   ッタ電極を被覆した第２の絶縁膜上で前記アイランド領
   域外に延在した第２のコレクタ電極、第２のベース電極
   および第２のエミッタ電極とを備え、 この第２のベース電極周囲の少なくとも一部に第１の電
   極を設け、この第１の電極を前記第２のベース電極の電
   位より低い電位が印加される領域にオーミックコンタク
   トしたことを特徴とする半導体集積回路装置。
2. 【請求項２】前記第１の電極が前記第２のベース電極の
   周囲を囲んだ事を特徴とする請求項１記載の半導体集積
   回路装置。
3. 【請求項３】前記第１の電極をトランジスタのエミッタ
   領域に接続した事を特徴とする請求項１または請求項２
   記載の半導体集積回路装置。
4. 【請求項４】コレクタ電極の周囲を囲んだ第２の電極を
   前記分離領域に接続したことを特徴とする請求項３記載
   の半導体集積回路装置。
5. 【請求項５】第１のベース電極周囲の少なくとも一部に
   第３の電極を設け、前記第１のベース電極の電位より低
   い電位が印加される領域にオーミックコンタクトしたこ
   とを特徴とする請求項１記載の半導体集積回路装置。