JPH07123704A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH07123704A JPH07123704A JP5261113A JP26111393A JPH07123704A JP H07123704 A JPH07123704 A JP H07123704A JP 5261113 A JP5261113 A JP 5261113A JP 26111393 A JP26111393 A JP 26111393A JP H07123704 A JPH07123704 A JP H07123704A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- comparator
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 電圧ロス及び電力ロスの少ないスイッチング
電源回路を得る。 【構成】 本発明に依れば、入力端子からの第１の直流
電圧を伝達及び遮断するスイッチングトランジスタ（１
４）と、該スイッチングトランジスタの出力電圧を平滑
する平滑回路（１５）と、該平滑回路から平滑された第
２の直流電圧が印加される出力端子（１６）と、該出力
端子の電圧と基準電圧とを比較し、その比較結果に応じ
て前記スイッチングトランジスタのオンオフ動作を制御
するコンパレータ（１７）と、該コンパレータの比較結
果に応じて、前記出力端子の電圧が所定値以下まで低下
するのを防止するクランプ回路（１９）と、を有する。
電源回路を得る。 【構成】 本発明に依れば、入力端子からの第１の直流
電圧を伝達及び遮断するスイッチングトランジスタ（１
４）と、該スイッチングトランジスタの出力電圧を平滑
する平滑回路（１５）と、該平滑回路から平滑された第
２の直流電圧が印加される出力端子（１６）と、該出力
端子の電圧と基準電圧とを比較し、その比較結果に応じ
て前記スイッチングトランジスタのオンオフ動作を制御
するコンパレータ（１７）と、該コンパレータの比較結
果に応じて、前記出力端子の電圧が所定値以下まで低下
するのを防止するクランプ回路（１９）と、を有する。
Description
【０００１】
【産業上の利用分野】本発明は、チョッパ方式のスイッ
チング電源回路に関するもので、特にＤＣ−ＤＣコンバ
ートする際の入出力電圧間の電圧差が小さいと共に電力
ロスの少ないスイッチング電源回路に関する。
チング電源回路に関するもので、特にＤＣ−ＤＣコンバ
ートする際の入出力電圧間の電圧差が小さいと共に電力
ロスの少ないスイッチング電源回路に関する。
【０００２】
【従来の技術】図２は、自励式のスイッチング電源回路
を示すもので、入力端子（１）に印加される第１の直流
電圧ＶINは、ダーリントン構成のスイッチングトランジ
スタ（２）で導通又は遮断されて平滑回路（３）に印加
される。ダイオード（４）はフライホイールダイオード
である。トランジスタ（５）は、出力端子（６）の電圧
と基準電源（７）の基準電圧とを比較し、その結果に応
じてスイッチングトランジスタ（２）のオンオフ期間を
制御し、それに伴い、出力端子（６）の電圧値を変化さ
せる。スイッチングトランジスタ（２）のベース電流が
大きすぎると、ベース電荷蓄積効果により、スイッチン
グトランジスタ（２）のオフタイムが長くなり電力ロス
が生ずる。そこで、抵抗（８）及びダイオード（９）及
び（１０）により前記ベース電流を制限している。又、
負荷変動により出力端子（６）の電圧が急に低下した場
合、平滑回路（３）からの電流供給は、その時定数の関
係から難しい。そこで、ダイオード（９）及び（１０）
とトランジスタ（５）を介して電流を供給し、出力端子
（６）の電圧が所定値にクランプされるようになってい
る。
を示すもので、入力端子（１）に印加される第１の直流
電圧ＶINは、ダーリントン構成のスイッチングトランジ
スタ（２）で導通又は遮断されて平滑回路（３）に印加
される。ダイオード（４）はフライホイールダイオード
である。トランジスタ（５）は、出力端子（６）の電圧
と基準電源（７）の基準電圧とを比較し、その結果に応
じてスイッチングトランジスタ（２）のオンオフ期間を
制御し、それに伴い、出力端子（６）の電圧値を変化さ
せる。スイッチングトランジスタ（２）のベース電流が
大きすぎると、ベース電荷蓄積効果により、スイッチン
グトランジスタ（２）のオフタイムが長くなり電力ロス
が生ずる。そこで、抵抗（８）及びダイオード（９）及
び（１０）により前記ベース電流を制限している。又、
負荷変動により出力端子（６）の電圧が急に低下した場
合、平滑回路（３）からの電流供給は、その時定数の関
係から難しい。そこで、ダイオード（９）及び（１０）
とトランジスタ（５）を介して電流を供給し、出力端子
（６）の電圧が所定値にクランプされるようになってい
る。
【０００３】スイッチング電源の効率はスイッチング素
子におけるパワーロスによって決定される。このロスに
はスイッチング時のロスと定常ロスがあり、定常ロスは
スイッチングトランジスタ（２）のオン時の飽和電圧Ｖ
CE(sat)と電流の積に比例する。図２の場合の前記飽和
電圧は、トランジスタ（１１）の電圧ＶBE（ベース・エ
ミッタ間立上がり電圧）とトランジスタ（１２）の電圧
ＶCE(sat)（飽和時のコレクタ・エミッタ間電圧）との
和の電圧となる。通常この値は１Ｖ以上になり電流が１
Ａ時、定常ロスは１Ｗという比較的大きな値になる。
子におけるパワーロスによって決定される。このロスに
はスイッチング時のロスと定常ロスがあり、定常ロスは
スイッチングトランジスタ（２）のオン時の飽和電圧Ｖ
CE(sat)と電流の積に比例する。図２の場合の前記飽和
電圧は、トランジスタ（１１）の電圧ＶBE（ベース・エ
ミッタ間立上がり電圧）とトランジスタ（１２）の電圧
ＶCE(sat)（飽和時のコレクタ・エミッタ間電圧）との
和の電圧となる。通常この値は１Ｖ以上になり電流が１
Ａ時、定常ロスは１Ｗという比較的大きな値になる。
【０００４】そこで、前記飽和電圧を小さくする方法と
して図３の回路が考えられる。このようにすれば、前記
飽和電圧は、トランジスタ（１３）の電圧ＶCE(sat)の
みとなり、電力ロスを小さくできる。しかしながら、図
３では、点Ａと入力端子（１）との間の電圧差が、２Ｖ
BEあるためベース電流制限用のダイオードが３個必要に
なる。すると、入力電圧に対する最大の出力電圧は、電
圧（３ＶBE＋ＶCE(sat )）だけ低い値となり電圧ロスが
生じてしまう。図２の場合の前記電圧は、２ＶB E＋Ｖ
CE(sat)）となる。
して図３の回路が考えられる。このようにすれば、前記
飽和電圧は、トランジスタ（１３）の電圧ＶCE(sat)の
みとなり、電力ロスを小さくできる。しかしながら、図
３では、点Ａと入力端子（１）との間の電圧差が、２Ｖ
BEあるためベース電流制限用のダイオードが３個必要に
なる。すると、入力電圧に対する最大の出力電圧は、電
圧（３ＶBE＋ＶCE(sat )）だけ低い値となり電圧ロスが
生じてしまう。図２の場合の前記電圧は、２ＶB E＋Ｖ
CE(sat)）となる。
【０００５】
【発明が解決しようとする課題】その為、電力ロスが少
ないと共に電圧ロス（入出力電圧間の電圧差）が小さい
スイッチング電源回路が希求されていた。
ないと共に電圧ロス（入出力電圧間の電圧差）が小さい
スイッチング電源回路が希求されていた。
【０００６】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、入力端子からの第１の直流電圧を伝達
及び遮断するスイッチングトランジスタと、該スイッチ
ングトランジスタの出力電圧を平滑する平滑回路と、該
平滑回路から平滑された第２の直流電圧が印加される出
力端子と、該出力端子の電圧と基準電圧とを比較し、そ
の比較結果に応じて前記スイッチングトランジスタのオ
ンオフ動作を制御するコンパレータと、該コンパレータ
の比較結果に応じて、前記出力端子の電圧が所定値以下
まで低下するのを防止するクランプ回路と、を有するこ
とを特徴とする。
成されたもので、入力端子からの第１の直流電圧を伝達
及び遮断するスイッチングトランジスタと、該スイッチ
ングトランジスタの出力電圧を平滑する平滑回路と、該
平滑回路から平滑された第２の直流電圧が印加される出
力端子と、該出力端子の電圧と基準電圧とを比較し、そ
の比較結果に応じて前記スイッチングトランジスタのオ
ンオフ動作を制御するコンパレータと、該コンパレータ
の比較結果に応じて、前記出力端子の電圧が所定値以下
まで低下するのを防止するクランプ回路と、を有するこ
とを特徴とする。
【０００７】
【作用】本発明に依れば、出力端子の電圧と基準電圧と
を比較し、その比較結果に応じてスイッチングトランジ
スタをオンオフ制御すると共にクランプ回路を動作させ
ている。
を比較し、その比較結果に応じてスイッチングトランジ
スタをオンオフ制御すると共にクランプ回路を動作させ
ている。
【０００８】
【実施例】図１は、本発明のスイッチング電源回路を示
すもので、（１４）は、入力端子からの第１の直流電圧
を伝達及び遮断するスイッチングトランジスタ、（１
５）は、該スイッチングトランジスタ（１４）の出力電
圧を平滑する平滑回路、（１６）は、該平滑回路（１
５）から平滑された第２の直流電圧が印加される出力端
子、（１７）は、該出力端子（１６）の電圧と基準電圧
（１８）の基準電圧とを比較し、その比較結果に応じて
前記スイッチングトランジスタ（１４）のオンオフ動作
を制御するコンパレータ、（１９）は、該コンパレータ
（１７）の比較結果に応じて、前記出力端子（１６）の
電圧が所定値以下まで低下するのを防止するクランプ回
路である。
すもので、（１４）は、入力端子からの第１の直流電圧
を伝達及び遮断するスイッチングトランジスタ、（１
５）は、該スイッチングトランジスタ（１４）の出力電
圧を平滑する平滑回路、（１６）は、該平滑回路（１
５）から平滑された第２の直流電圧が印加される出力端
子、（１７）は、該出力端子（１６）の電圧と基準電圧
（１８）の基準電圧とを比較し、その比較結果に応じて
前記スイッチングトランジスタ（１４）のオンオフ動作
を制御するコンパレータ、（１９）は、該コンパレータ
（１７）の比較結果に応じて、前記出力端子（１６）の
電圧が所定値以下まで低下するのを防止するクランプ回
路である。
【０００９】出力端子（１６）に発生する出力電圧は、
差動増幅器で構成されたコンパレータ（１７）の基準電
圧と比較される。即ち、前記出力電圧が前記基準電圧に
対して低いと、トランジスタ（２０）に流れる電流が増
加し、スイッチングトランジスタ（１４）のベース電流
が増加するので、スイッチングトランジスタ（１４）が
オンする。すると、平滑回路（１５）の出力電圧が上昇
する。逆に、出力端子（１６）の出力電圧が前記基準電
圧に対して高いと、スイッチングトランジスタ（１４）
のベース電流が減少し、スイッチングトランジスタ（１
４）がオフする。そこで、差動増幅器の動作電流源（２
１）の電流値をスイッチングトランジスタ（１４）の最
大ベース電流値にする。このようにすれば、前記ベース
電流を制限する格別な手段（ダイオード）を必要とせず
にスイッチングトランジスタ（１４）のオフタイムを短
くできる。
差動増幅器で構成されたコンパレータ（１７）の基準電
圧と比較される。即ち、前記出力電圧が前記基準電圧に
対して低いと、トランジスタ（２０）に流れる電流が増
加し、スイッチングトランジスタ（１４）のベース電流
が増加するので、スイッチングトランジスタ（１４）が
オンする。すると、平滑回路（１５）の出力電圧が上昇
する。逆に、出力端子（１６）の出力電圧が前記基準電
圧に対して高いと、スイッチングトランジスタ（１４）
のベース電流が減少し、スイッチングトランジスタ（１
４）がオフする。そこで、差動増幅器の動作電流源（２
１）の電流値をスイッチングトランジスタ（１４）の最
大ベース電流値にする。このようにすれば、前記ベース
電流を制限する格別な手段（ダイオード）を必要とせず
にスイッチングトランジスタ（１４）のオフタイムを短
くできる。
【００１０】コンパレータ（１７）を構成するトランジ
スタ（２２）のベース電圧は、最大でトランジスタ（２
０）のコレクタ電圧まで上げることができる。（トラン
ジスタの飽和動作より）トランジスタ（２０）のコレタ
ク電圧は、入力電圧から電圧２ＶBEを引いた電圧である
ので、図１のコンパレータ（１７）側における電圧ロス
は、２ＶBEとなる。
スタ（２２）のベース電圧は、最大でトランジスタ（２
０）のコレクタ電圧まで上げることができる。（トラン
ジスタの飽和動作より）トランジスタ（２０）のコレタ
ク電圧は、入力電圧から電圧２ＶBEを引いた電圧である
ので、図１のコンパレータ（１７）側における電圧ロス
は、２ＶBEとなる。
【００１１】又、図１の電力ロスは、スイッチングトラ
ンジスタ（１４）の飽和電圧ＶCE(s at)のみで定まるこ
とになる。次に負荷変動が発生し、出力電圧が急激に低
下したとする。すると、コンパレータ（１７）のトラン
ジスタ（２３）に流れる電流が増加し、クランプ回路
（１９）のトランジスタ（２４）及び（２５）をオンさ
せる。その為、トランジスタ（２５）のエミッタから負
荷（２６）に対して電流が供給され、出力端子（１６）
の電圧は、クランプされる。この時の値は、入力電圧か
らトランジスタ（２４）の飽和電圧ＶCE(sat)とトラン
ジスタ（２５）の立ち上がり電圧ＶBEを引いた値とな
り、前述の電圧ロス（２ＶBE）より小さいので、結局、
図１の電圧ロスは２ＶBEとなる。
ンジスタ（１４）の飽和電圧ＶCE(s at)のみで定まるこ
とになる。次に負荷変動が発生し、出力電圧が急激に低
下したとする。すると、コンパレータ（１７）のトラン
ジスタ（２３）に流れる電流が増加し、クランプ回路
（１９）のトランジスタ（２４）及び（２５）をオンさ
せる。その為、トランジスタ（２５）のエミッタから負
荷（２６）に対して電流が供給され、出力端子（１６）
の電圧は、クランプされる。この時の値は、入力電圧か
らトランジスタ（２４）の飽和電圧ＶCE(sat)とトラン
ジスタ（２５）の立ち上がり電圧ＶBEを引いた値とな
り、前述の電圧ロス（２ＶBE）より小さいので、結局、
図１の電圧ロスは２ＶBEとなる。
【００１２】従って、図１の回路に依れば、電力ロスが
トランジスタ１個の飽和電圧ＶCE(s at)）で決まると共
に電圧ロスを２ＶBEとすることができる。ところで、図
１のスイッチング電源回路は、高効率の増幅回路に用い
て好適である。例えば、増幅器の最終出力レベルに追従
させてその電源電圧を変化させ、電力効率を上昇させる
ものであるならば、前記最終出力レベルに応じた信号を
図１の入力端子（１）に印加すると共に、基準電源（１
８）の替わりにコンパレータ（１７）に印加すれば良
い。そうすれば、最適電源電圧レベルと最適クランプレ
ベルを常に得ることができる。
トランジスタ１個の飽和電圧ＶCE(s at)）で決まると共
に電圧ロスを２ＶBEとすることができる。ところで、図
１のスイッチング電源回路は、高効率の増幅回路に用い
て好適である。例えば、増幅器の最終出力レベルに追従
させてその電源電圧を変化させ、電力効率を上昇させる
ものであるならば、前記最終出力レベルに応じた信号を
図１の入力端子（１）に印加すると共に、基準電源（１
８）の替わりにコンパレータ（１７）に印加すれば良
い。そうすれば、最適電源電圧レベルと最適クランプレ
ベルを常に得ることができる。
【００１３】
【発明の効果】以上述べた如く、本発明に依れば電力ロ
スが少ないと共に電圧ロスも少ないスイッチング電源回
路が得られる。
スが少ないと共に電圧ロスも少ないスイッチング電源回
路が得られる。
【図１】本発明のスイッチング電源回路を示す回路図で
ある。
ある。
【図２】従来のスイッチング電源回路を示す回路図であ
る。
る。
【図３】従来のスイッチング電源回路を示す回路図であ
る。
る。
（１４） スイッチングトランジスタ （１５） 平滑回路 （１７） コンパレータ （１９） クランプ回路
Claims (2)
- 【請求項１】 入力端子からの第１の直流電圧を伝達及
び遮断するスイッチングトランジスタと、 該スイッチングトランジスタの出力電圧を平滑する平滑
回路と、 該平滑回路から平滑された第２の直流電圧が印加される
出力端子と、 該出力端子の電圧と基準電圧とを比較し、その比較結果
に応じて前記スイッチングトランジスタのオンオフ動作
を制御するコンパレータと、 該コンパレータの比較結果に応じて、前記出力端子の電
圧が所定値以下まで低下するのを防止するクランプ回路
と、 を有することを特徴とするスイッチング電源回路。 - 【請求項２】 前記コンパレータは、動作電流源の電流
を前記スイッチングトランジスタのベースに供給する差
動増幅回路で構成されることを特徴とする請求項１記載
のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261113A JPH07123704A (ja) | 1993-10-19 | 1993-10-19 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5261113A JPH07123704A (ja) | 1993-10-19 | 1993-10-19 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123704A true JPH07123704A (ja) | 1995-05-12 |
Family
ID=17357275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5261113A Pending JPH07123704A (ja) | 1993-10-19 | 1993-10-19 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123704A (ja) |
-
1993
- 1993-10-19 JP JP5261113A patent/JPH07123704A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763235A (en) | DC-DC converter | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| JP2002330584A (ja) | 電気回路の消散型クランプを行うための方法および装置 | |
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US4056734A (en) | Compensated base drive circuit to regulate saturated transistor current gain | |
| JPH04368469A (ja) | スイッチング電源 | |
| US7239533B2 (en) | DC power supply apparatus | |
| JP3826804B2 (ja) | ２重化電源システム | |
| JPH07123704A (ja) | スイッチング電源回路 | |
| JPH0150187B2 (ja) | ||
| US4598244A (en) | Switching regulator | |
| JPH05308733A (ja) | 充電回路方式及び充電装置 | |
| JPH0937545A (ja) | 電源回路 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| USRE29191E (en) | Base reach-through active series voltage regulator | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPS642543Y2 (ja) | ||
| JPH03870Y2 (ja) | ||
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JPS5838797Y2 (ja) | 自励型スイツチングレギユレ−タ直流電源装置 | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| JPH0474929B2 (ja) | ||
| JPH0570384B2 (ja) | ||
| JPH05267951A (ja) | 定電圧発生回路 |