JPH0712588A - エンコーダ分周回路 - Google Patents
エンコーダ分周回路Info
- Publication number
- JPH0712588A JPH0712588A JP15956393A JP15956393A JPH0712588A JP H0712588 A JPH0712588 A JP H0712588A JP 15956393 A JP15956393 A JP 15956393A JP 15956393 A JP15956393 A JP 15956393A JP H0712588 A JPH0712588 A JP H0712588A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- pulse
- encoder
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 分周間隔を均等にして位置エラーを防止す
る。 【構成】 エンコーダの出力パルスＡ、Ｂより符号判別
回路１が判別した符号ＣとパルスＤによりカウンタ２が
アップ／ダウンカウントする。乗算器３はカウンタ２の
出力カウント値に分周比Ｅを乗算する。加算器４は乗算
器３の出力乗算値に小数点以下の端数があれば、その端
数に０＜Ｎ＜１のオフセット値Ｎを加算して、加算後の
値が１以上であれば、乗算器３の出力値の整数値に１を
加算して出力する。
る。 【構成】 エンコーダの出力パルスＡ、Ｂより符号判別
回路１が判別した符号ＣとパルスＤによりカウンタ２が
アップ／ダウンカウントする。乗算器３はカウンタ２の
出力カウント値に分周比Ｅを乗算する。加算器４は乗算
器３の出力乗算値に小数点以下の端数があれば、その端
数に０＜Ｎ＜１のオフセット値Ｎを加算して、加算後の
値が１以上であれば、乗算器３の出力値の整数値に１を
加算して出力する。
Description
【０００１】
【産業上の利用分野】本発明はロータリエンコーダが出
力する２相パルスを入力して符号とパルス値に変換する
符号判別回路と、前記符号判別回路が出力するパルス値
を前記符号によりカウントアップ／ダウンカウントして
出力するカウンタとを備え、前記カウンタが出力したカ
ウント値を分周比によって分周する、サーボ制御装置の
エンコーダ分周回路に関する。
力する２相パルスを入力して符号とパルス値に変換する
符号判別回路と、前記符号判別回路が出力するパルス値
を前記符号によりカウントアップ／ダウンカウントして
出力するカウンタとを備え、前記カウンタが出力したカ
ウント値を分周比によって分周する、サーボ制御装置の
エンコーダ分周回路に関する。
【０００２】
【従来の技術】従来、この種のエンコーダ分周回路は、
一例を図２に示すように、まず、エンコーダからの出力
パルスＡ，Ｂを符号判別回路１で符号Ｃとパルス数Ｄに
分ける。次いでパルス数Ｄをカウンタ２で符号Ｃによっ
てアップ／ダウンカウントする。このパルス数のカウン
ト値に応じてカウントアップダウン選択回路５で分周比
Ｅによってパルス変換して分周するようになっていた。
カウントアップダウン選択回路５としては、ＢＲＭ（Bi
nary Rate Multiplier）が使用されている。
一例を図２に示すように、まず、エンコーダからの出力
パルスＡ，Ｂを符号判別回路１で符号Ｃとパルス数Ｄに
分ける。次いでパルス数Ｄをカウンタ２で符号Ｃによっ
てアップ／ダウンカウントする。このパルス数のカウン
ト値に応じてカウントアップダウン選択回路５で分周比
Ｅによってパルス変換して分周するようになっていた。
カウントアップダウン選択回路５としては、ＢＲＭ（Bi
nary Rate Multiplier）が使用されている。
【０００３】
【発明が解決しようとする課題】上述した従来のエンコ
ーダ分周回路ではＢＲＭによって分周比のパターンとし
て分周しているので、エンコーダが出力する一定パルス
数に対応する分周間隔が必ずしも均等にならず、サーボ
制御装置で位置決め等を行うと位置エラーとなるという
欠点がある。本発明の目的は、分周間隔が均等に得られ
て、サーボ制御における位置決め等で位置エラーを起さ
ないエンコーダ分周回路を提供することである。
ーダ分周回路ではＢＲＭによって分周比のパターンとし
て分周しているので、エンコーダが出力する一定パルス
数に対応する分周間隔が必ずしも均等にならず、サーボ
制御装置で位置決め等を行うと位置エラーとなるという
欠点がある。本発明の目的は、分周間隔が均等に得られ
て、サーボ制御における位置決め等で位置エラーを起さ
ないエンコーダ分周回路を提供することである。
【０００４】
【課題を解決するための手段】本発明のエンコーダ分周
回路は、カウンタが出力するカウント値に分周比を乗算
して出力する乗算器と、前記乗算器の出力値が小数点以
下の端数を有するとき、１＞Ｎ＞０であるオフセット値
Ｎを前記端数値に加算し、合算値が１以上であれば前記
出力値の整数値に１を加算して出力する加算器を有す
る。
回路は、カウンタが出力するカウント値に分周比を乗算
して出力する乗算器と、前記乗算器の出力値が小数点以
下の端数を有するとき、１＞Ｎ＞０であるオフセット値
Ｎを前記端数値に加算し、合算値が１以上であれば前記
出力値の整数値に１を加算して出力する加算器を有す
る。
【０００５】
【作用】乗算器の出力値の端数値にオフセット値を加算
して１以上であれば整数値に１を加算するので、端数が
加算値に反映されて分周間隔の均等化ができ、サーボ制
御における位置エラーが解消される。
して１以上であれば整数値に１を加算するので、端数が
加算値に反映されて分周間隔の均等化ができ、サーボ制
御における位置エラーが解消される。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のエンコーダ分周回路の一実
施例の構成ブロック図である。このエンコーダ分周回路
は符号判別回路１とカウンタ２と乗算器３と加算器４で
構成されている。符号判別回路１はエンコーダ（不図
示）から出力されたパルスＡとＢを入力して符号Ｃとパ
ルスＤとに分けて出力する。カウンタ２はパルスＤのパ
ルス数を符号Ｃによってアップ／ダウンカウントする。
乗算器３はカウンタ２のカウント値と分周比Ｅを入力し
て掛け合わせて出力する。加算器４は乗算器３の出力値
（カウント値×分周比）のうち、小数点以下の端数にオ
フセット値Ｎを加算して、合算値（端数＋Ｎ）が１以上
であれば、出力値の整数値に１を加算してカウントアッ
プ／カウントダウンパルスとして出力する。すなわち、
例えば分周比Ｅ＝２００００／３２７６８パルス、オフ
セット値Ｎ＝１６３８４／３２７６８パルスとしたと
き、エンコーダから１パルス入力したときは、 １×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝０．６１＋０．５ ＝１．１１ となり、小数点以下の端数値は０．６１なので端数値＋
オフセット値＝１．１１は１以上の値なので１を出力
し、２パルス入力したときは、 ２×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝１．２２＋０．５ ＝１．７２ となり、端数値＋オフセット値＝０．２２＋０．５＝
０．７２となるので、整数値１をそのまま出力する。
て説明する。図１は本発明のエンコーダ分周回路の一実
施例の構成ブロック図である。このエンコーダ分周回路
は符号判別回路１とカウンタ２と乗算器３と加算器４で
構成されている。符号判別回路１はエンコーダ（不図
示）から出力されたパルスＡとＢを入力して符号Ｃとパ
ルスＤとに分けて出力する。カウンタ２はパルスＤのパ
ルス数を符号Ｃによってアップ／ダウンカウントする。
乗算器３はカウンタ２のカウント値と分周比Ｅを入力し
て掛け合わせて出力する。加算器４は乗算器３の出力値
（カウント値×分周比）のうち、小数点以下の端数にオ
フセット値Ｎを加算して、合算値（端数＋Ｎ）が１以上
であれば、出力値の整数値に１を加算してカウントアッ
プ／カウントダウンパルスとして出力する。すなわち、
例えば分周比Ｅ＝２００００／３２７６８パルス、オフ
セット値Ｎ＝１６３８４／３２７６８パルスとしたと
き、エンコーダから１パルス入力したときは、 １×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝０．６１＋０．５ ＝１．１１ となり、小数点以下の端数値は０．６１なので端数値＋
オフセット値＝１．１１は１以上の値なので１を出力
し、２パルス入力したときは、 ２×Ｅ＋Ｎ＝１×２００００／３２７６８＋１６３８４
／３２７６８ ＝１．２２＋０．５ ＝１．７２ となり、端数値＋オフセット値＝０．２２＋０．５＝
０．７２となるので、整数値１をそのまま出力する。
【０００７】３パルス以下、このような処理をしてカウ
ントアップ／ダウンパルスとして出力する。出力された
カウントアップ／ダウンパルスは、Ａ、Ｂ相の二相パル
スのエンコーダパルス形態に変換して分周が完了する。
この分周回路では、カウンタの出力したパルスカウント
値に分周比を乗算したとき、端数を無視せずにオフセッ
ト値を加算した値が１以上の場合に１を整数値に加算し
てカウントアップ／ダウンパルス値とするので、分周間
隔の不均等を生じない。本実施例のエンコーダ分周回路
では、パルス値と分周比の乗算値の端数にオフセット値
を加算して整数値に反映するので、端数の無視による影
響がなく、分周誤差が軽減される。
ントアップ／ダウンパルスとして出力する。出力された
カウントアップ／ダウンパルスは、Ａ、Ｂ相の二相パル
スのエンコーダパルス形態に変換して分周が完了する。
この分周回路では、カウンタの出力したパルスカウント
値に分周比を乗算したとき、端数を無視せずにオフセッ
ト値を加算した値が１以上の場合に１を整数値に加算し
てカウントアップ／ダウンパルス値とするので、分周間
隔の不均等を生じない。本実施例のエンコーダ分周回路
では、パルス値と分周比の乗算値の端数にオフセット値
を加算して整数値に反映するので、端数の無視による影
響がなく、分周誤差が軽減される。
【０００８】
【発明の効果】以上説明したように本発明は、乗算値の
端数にオフセット値を加算して整数値に反映することに
より、端数が無視されることによる分周の誤差を最小に
抑えることができるので、サーボ制御における分周間隔
の不均等がなく、位置検出エラーが防止できるという効
果がある。
端数にオフセット値を加算して整数値に反映することに
より、端数が無視されることによる分周の誤差を最小に
抑えることができるので、サーボ制御における分周間隔
の不均等がなく、位置検出エラーが防止できるという効
果がある。
【図１】本発明のエンコーダ分周回路の一実施例の構成
ブロック図である。
ブロック図である。
【図２】エンコーダ分周回路の従来例の構成ブロック図
である。
である。
１ 符号判別回路 ２ カウンタ ３ 乗算器 ４ 加算器 Ａ、Ｂ 出力パルス Ｃ 符号 Ｄ パルス Ｅ 分周比 Ｎ オフセット値
Claims (1)
- 【請求項１】 ロータリエンコーダが出力する２相パル
スを入力して符号とパルス値に変換する符号判別回路
と、前記符号判別回路が出力するパルス値を前記符号に
よりアップ／ダウンカウントして出力するカウンタとを
備え、前記カウンタが出力したカウント値を分周比によ
って分周する、サーボ制御装置のエンコーダ分周回路に
おいて、 前記カウント値に分周比を乗算して出力する乗算器と、 前記乗算器の出力値が小数点以下の端数を有するとき、
１＞Ｎ＞０であるオフセット値Ｎを前記端数値に加算
し、合算値が１以上であれば前記出力値の整数値に１を
加算して出力する加算器を有することを特徴とするエン
コーダ分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956393A JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15956393A JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0712588A true JPH0712588A (ja) | 1995-01-17 |
| JP3309875B2 JP3309875B2 (ja) | 2002-07-29 |
Family
ID=15696466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15956393A Expired - Fee Related JP3309875B2 (ja) | 1993-06-29 | 1993-06-29 | エンコーダ分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309875B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008196953A (ja) * | 2007-02-13 | 2008-08-28 | Hitachi High-Technologies Corp | パターン形成装置及びこれらを用いた表示用パネル製造方法 |
| KR100945209B1 (ko) * | 2007-01-25 | 2010-03-03 | 야마타케 코포레이션 | 계수장치, 거리계, 계수방법 및 거리측정방법 |
| CN115864914A (zh) * | 2023-02-17 | 2023-03-28 | 广州匠芯创科技有限公司 | 一种任意正交脉冲分频输出方法、系统、装置与存储介质 |
-
1993
- 1993-06-29 JP JP15956393A patent/JP3309875B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945209B1 (ko) * | 2007-01-25 | 2010-03-03 | 야마타케 코포레이션 | 계수장치, 거리계, 계수방법 및 거리측정방법 |
| JP2008196953A (ja) * | 2007-02-13 | 2008-08-28 | Hitachi High-Technologies Corp | パターン形成装置及びこれらを用いた表示用パネル製造方法 |
| CN115864914A (zh) * | 2023-02-17 | 2023-03-28 | 广州匠芯创科技有限公司 | 一种任意正交脉冲分频输出方法、系统、装置与存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309875B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU612320B2 (en) | Motor rotation servo control apparatus | |
| EP0414953B1 (en) | Position detection device | |
| JPH10132606A (ja) | エンコーダの内挿回路 | |
| US4707683A (en) | Increasing precision of encoder output | |
| JPH0712588A (ja) | エンコーダ分周回路 | |
| JPH10164895A (ja) | ステッピングモータの駆動装置 | |
| US4334281A (en) | Command generation system for generating a smooth command signal | |
| EP0061292B1 (en) | Da converter | |
| JPH09230945A (ja) | 出力電圧制御装置 | |
| JPH07229910A (ja) | パルスカウンタ回路 | |
| JP3142033B2 (ja) | Ｄ／ａ変換回路 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JP3339214B2 (ja) | サーボモータの制御装置 | |
| JPH11241927A (ja) | 位置検出装置 | |
| US5177770A (en) | Linear scale measuring device | |
| JP3337014B2 (ja) | 位置信号検出装置 | |
| JP3169256B2 (ja) | エンコーダ信号逓倍回路 | |
| JPS6257930B2 (ja) | ||
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
| JPH04329309A (ja) | アブソリュート信号発生方法 | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| SU1092544A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1151999A1 (ru) | Устройство дл воспроизведени дробно-рациональных функций | |
| JPS62259101A (ja) | 速度演算方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |