JPH07131354A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH07131354A JPH07131354A JP23951594A JP23951594A JPH07131354A JP H07131354 A JPH07131354 A JP H07131354A JP 23951594 A JP23951594 A JP 23951594A JP 23951594 A JP23951594 A JP 23951594A JP H07131354 A JPH07131354 A JP H07131354A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- group
- channel
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 アナログ出力特性の改善を図ったＤ／Ａコン
バータを提供する。 【構成】 デコーダ１、抵抗分圧回路２、及びデコーダ
１の出力により制御されて分圧回路２の出力を選択的に
取り出すアナログスイッチ群を有し、アナログスイッチ
群は高レベル出力側の第１群Ｇ1 がｐチャネルＭＯＳト
ランジスタにより構成され、それより低レベル出力側の
第２群Ｇ2 がｎチャネルＭＯＳトランジスタにより構成
されているＤ／Ａコンバータにおいて、アナログスイッ
チ第１群Ｇ1 と第２群Ｇ2 の境界で互いに隣接するｐチ
ャネルＭＯＳトランジスタＱpmとｎチャネルＭＯＳトラ
ンジスタＱn1の伝搬特性（インピーダンスあるいはコン
ダクタンス）が等しく設定されている。
バータを提供する。 【構成】 デコーダ１、抵抗分圧回路２、及びデコーダ
１の出力により制御されて分圧回路２の出力を選択的に
取り出すアナログスイッチ群を有し、アナログスイッチ
群は高レベル出力側の第１群Ｇ1 がｐチャネルＭＯＳト
ランジスタにより構成され、それより低レベル出力側の
第２群Ｇ2 がｎチャネルＭＯＳトランジスタにより構成
されているＤ／Ａコンバータにおいて、アナログスイッ
チ第１群Ｇ1 と第２群Ｇ2 の境界で互いに隣接するｐチ
ャネルＭＯＳトランジスタＱpmとｎチャネルＭＯＳトラ
ンジスタＱn1の伝搬特性（インピーダンスあるいはコン
ダクタンス）が等しく設定されている。
Description
【０００１】
【産業上の利用分野】この発明は、アナログスイッチと
してＭＯＳトランジスタを用いた抵抗分圧型のＤ／Ａコ
ンバータに関する。
してＭＯＳトランジスタを用いた抵抗分圧型のＤ／Ａコ
ンバータに関する。
【０００２】
【従来の技術】抵抗分圧型のＤ／Ａコンバータは、ディ
ジタルデータを復号するデコーダと、抵抗分圧回路、及
びデコーダ出力により制御されて分圧回路出力を選択的
に取り出すアナログスイッチ群により構成される。アナ
ログスイッチは多くの場合、ｐチャネルＭＯＳトランジ
スタとｎチャネルＭＯＳトランジスタを並列接続して構
成される。これはｐチャネルあるいはｎチャネルのどち
らか一方のトランジスタのみでアナログスイッチを構成
しようとすると、図２に示すように、例えば変換動作で
必要とする０〜５Ｖの全範囲においてリニアなスイッチ
動作をすることができなくなるためである。これは基板
効果によるものである。しかしＤ／Ａコンバータの場合
は、各アナログスイッチを通る電圧レベルが決まってい
ることから、電圧レベルに応じてＭＯＳトランジスタを
使い分けることにより、単一素子のアナログスイッチで
あっても定められた電圧範囲で電圧を伝達することがで
きる。したがって、所定範囲の高レベル出力側にはｐチ
ャネルＭＯＳトランジスタを用い、それより低レベル出
力側にｎチャネルＭＯＳトランジスタを用いたアナログ
スイッチが配置される。
ジタルデータを復号するデコーダと、抵抗分圧回路、及
びデコーダ出力により制御されて分圧回路出力を選択的
に取り出すアナログスイッチ群により構成される。アナ
ログスイッチは多くの場合、ｐチャネルＭＯＳトランジ
スタとｎチャネルＭＯＳトランジスタを並列接続して構
成される。これはｐチャネルあるいはｎチャネルのどち
らか一方のトランジスタのみでアナログスイッチを構成
しようとすると、図２に示すように、例えば変換動作で
必要とする０〜５Ｖの全範囲においてリニアなスイッチ
動作をすることができなくなるためである。これは基板
効果によるものである。しかしＤ／Ａコンバータの場合
は、各アナログスイッチを通る電圧レベルが決まってい
ることから、電圧レベルに応じてＭＯＳトランジスタを
使い分けることにより、単一素子のアナログスイッチで
あっても定められた電圧範囲で電圧を伝達することがで
きる。したがって、所定範囲の高レベル出力側にはｐチ
ャネルＭＯＳトランジスタを用い、それより低レベル出
力側にｎチャネルＭＯＳトランジスタを用いたアナログ
スイッチが配置される。
【０００３】
【発明が解決しようとする課題】ＭＯＳトランジスタの
出力インピーダンスは、トランジスタ形状、キャリア移
動度、基板効果等の影響を受ける。したがって上述のよ
うに、Ｄ／Ａコンバータのアナログスイッチ群をｐチャ
ネルＭＯＳトランジスタとｎチャネルＭＯＳトランジス
タとで使い分けて構成した場合に、トランジスタ形状を
全て同じとすると次のような問題が生じる。ｐチャネル
ＭＯＳトランジスタが用いられている領域とｎチャネル
ＭＯＳトランジスタが用いられている領域との境界部
で、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳ
トランジスタのオン，オフが切り替わる時に、出力イン
ピーダンスが急激に変化する。この出力インピーダンス
の急変に起因して、アナログ出力特性に歪み等の悪影響
が生じるのである。また外部ノイズや外付けコンデンサ
のリーク等によって、やはり出力インピーダンスが急変
する先の境界部で出力波形が不連続になるといった問題
も生じる。例えば、出力が正弦波になるようなディジタ
ルデータを入力しても、その出力が図３に示すように不
連続のある歪んだ波形となる。
出力インピーダンスは、トランジスタ形状、キャリア移
動度、基板効果等の影響を受ける。したがって上述のよ
うに、Ｄ／Ａコンバータのアナログスイッチ群をｐチャ
ネルＭＯＳトランジスタとｎチャネルＭＯＳトランジス
タとで使い分けて構成した場合に、トランジスタ形状を
全て同じとすると次のような問題が生じる。ｐチャネル
ＭＯＳトランジスタが用いられている領域とｎチャネル
ＭＯＳトランジスタが用いられている領域との境界部
で、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳ
トランジスタのオン，オフが切り替わる時に、出力イン
ピーダンスが急激に変化する。この出力インピーダンス
の急変に起因して、アナログ出力特性に歪み等の悪影響
が生じるのである。また外部ノイズや外付けコンデンサ
のリーク等によって、やはり出力インピーダンスが急変
する先の境界部で出力波形が不連続になるといった問題
も生じる。例えば、出力が正弦波になるようなディジタ
ルデータを入力しても、その出力が図３に示すように不
連続のある歪んだ波形となる。
【０００４】この発明は上記した点に鑑み、アナログ出
力特性の改善を図ったＤ／Ａコンバータを提供すること
を目的とする。
力特性の改善を図ったＤ／Ａコンバータを提供すること
を目的とする。
【０００５】
【課題を解決するための手段】この発明は、デコーダ、
抵抗分圧回路、及び前記デコーダ出力により制御されて
前記分圧回路出力を選択的に取り出すアナログスイッチ
群を有し、前記アナログスイッチ群は高レベル出力側の
第１群がｐチャネルＭＯＳトランジスタにより構成さ
れ、それより低レベル出力側の第２群がｎチャネルＭＯ
Ｓトランジスタにより構成されているＤ／Ａコンバータ
において、前記アナログスイッチ群の第１群と第２群の
境界で互いに隣接するｐチャネルＭＯＳトランジスタと
ｎチャネルＭＯＳトランジスタの伝搬特性即ちインピー
ダンスあるいはコンダクタンスが等しく設定されている
ことを特徴とする。
抵抗分圧回路、及び前記デコーダ出力により制御されて
前記分圧回路出力を選択的に取り出すアナログスイッチ
群を有し、前記アナログスイッチ群は高レベル出力側の
第１群がｐチャネルＭＯＳトランジスタにより構成さ
れ、それより低レベル出力側の第２群がｎチャネルＭＯ
Ｓトランジスタにより構成されているＤ／Ａコンバータ
において、前記アナログスイッチ群の第１群と第２群の
境界で互いに隣接するｐチャネルＭＯＳトランジスタと
ｎチャネルＭＯＳトランジスタの伝搬特性即ちインピー
ダンスあるいはコンダクタンスが等しく設定されている
ことを特徴とする。
【０００６】
【作用】この発明によれば、アナログスイッチ群のｐチ
ャネルＭＯＳトランジスタが用いられている領域とｎチ
ャネルＭＯＳトランジスタが用いられている領域の境界
で互いに隣接するｐチャネルＭＯＳトランジスタとｎチ
ャネルＭＯＳトランジスタの伝搬特性を等しく設定して
いるため、この境界部で出力インピーダンスが急減に変
化するということがなくなる。これにより、アナログ出
力波形歪み等が防止される。
ャネルＭＯＳトランジスタが用いられている領域とｎチ
ャネルＭＯＳトランジスタが用いられている領域の境界
で互いに隣接するｐチャネルＭＯＳトランジスタとｎチ
ャネルＭＯＳトランジスタの伝搬特性を等しく設定して
いるため、この境界部で出力インピーダンスが急減に変
化するということがなくなる。これにより、アナログ出
力波形歪み等が防止される。
【０００７】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１はこの発明の一実施例の抵抗分圧型Ｄ／
Ａコンバータである。図示のようにこのＤ／Ａコンバー
タは、ディジタル入力データを復号するデコーダ１と、
電圧発生回路としての抵抗分圧回路２と、ＭＯＳトラン
ジスタを用いたアナログスイッチ群とから構成される。
アナログスイッチ群は、抵抗分圧回路２の高レベル側の
所定範囲の出力を取り出す第１群Ｇ1 のｍ個がｐチャネ
ルＭＯＳトランジスタＱp1，Ｑp2，…，Ｑpmにより構成
され、それより低レベル側の出力を取り出す第２群Ｇ2
のｍ個がｎチャネルＭＯＳトランジスタＱn1，Ｑn2，
…，Ｑnmにより構成されている。ここでは、アナログス
イッチの第１群Ｇ1 ，第２群Ｇ2 とも等しくｍ個の場合
を例示しているが、これは一例に過ぎず、個数が等しい
ことは必ずしも必要ではない。
説明する。図１はこの発明の一実施例の抵抗分圧型Ｄ／
Ａコンバータである。図示のようにこのＤ／Ａコンバー
タは、ディジタル入力データを復号するデコーダ１と、
電圧発生回路としての抵抗分圧回路２と、ＭＯＳトラン
ジスタを用いたアナログスイッチ群とから構成される。
アナログスイッチ群は、抵抗分圧回路２の高レベル側の
所定範囲の出力を取り出す第１群Ｇ1 のｍ個がｐチャネ
ルＭＯＳトランジスタＱp1，Ｑp2，…，Ｑpmにより構成
され、それより低レベル側の出力を取り出す第２群Ｇ2
のｍ個がｎチャネルＭＯＳトランジスタＱn1，Ｑn2，
…，Ｑnmにより構成されている。ここでは、アナログス
イッチの第１群Ｇ1 ，第２群Ｇ2 とも等しくｍ個の場合
を例示しているが、これは一例に過ぎず、個数が等しい
ことは必ずしも必要ではない。
【０００８】デコーダ１の出力は、バッファ回路３を介
して各アナログスイッチを構成するＭＯＳトランジスタ
のゲートに供給される。バッファ回路３は図示のよう
に、ｐチャネルＭＯＳトランジスタＱp1，Ｑp2，…，Ｑ
pmに対しては反転バッファが用いられ、ｎチャネルＭＯ
ＳトランジスタＱn1，Ｑn2，…，Ｑnmに対しては非反転
バッファが用いられる。
して各アナログスイッチを構成するＭＯＳトランジスタ
のゲートに供給される。バッファ回路３は図示のよう
に、ｐチャネルＭＯＳトランジスタＱp1，Ｑp2，…，Ｑ
pmに対しては反転バッファが用いられ、ｎチャネルＭＯ
ＳトランジスタＱn1，Ｑn2，…，Ｑnmに対しては非反転
バッファが用いられる。
【０００９】そしてこの実施例では、アナログスイッチ
第１群Ｇ1 と第２群Ｇ2 の境界で隣接するｐチャネルＭ
ＯＳトランジスタＱpmとｎチャネルＭＯＳトランジスタ
Ｑn1とは、スイッチとしての伝搬特性が等しくなるよう
に、即ち両者のオン抵抗が等しくなるように、素子パラ
メータが設定されている。具体的には説明すると、ＭＯ
Ｓトランジスタのドレイン電流ＩDSは、次の一般式で表
される。
第１群Ｇ1 と第２群Ｇ2 の境界で隣接するｐチャネルＭ
ＯＳトランジスタＱpmとｎチャネルＭＯＳトランジスタ
Ｑn1とは、スイッチとしての伝搬特性が等しくなるよう
に、即ち両者のオン抵抗が等しくなるように、素子パラ
メータが設定されている。具体的には説明すると、ＭＯ
Ｓトランジスタのドレイン電流ＩDSは、次の一般式で表
される。
【００１０】
【数１】 ＩDS＝（μＣ0 Ｗ／Ｌ）｛（ＶGS−ＶT ）ＶDS−ＶDS 2 ／２｝ ＶT ＝ＶT0＋γ｜ＶBS｜1/2
【００１１】但し、上の式において、μはキャリア移動
度、Ｃ0 は定数、Ｗはチャネル幅、Ｌはチャネル長、Ｖ
GSはゲート・ソース間電圧、ＶDSはドレイン・ソース間
電圧、ＶBSは基板・ソース間電圧、ＶT はしきい値電
圧、ＶT0はＶBS＝０のときのしきい値電圧、γは定数で
ある。ｎチャネルＭＯＳトランジスタの場合、ＶGS，Ｖ
DS，γが正、ＶBSが負であり、ｐチャネルＭＯＳトラン
ジスタではこれらの極性が逆になる。
度、Ｃ0 は定数、Ｗはチャネル幅、Ｌはチャネル長、Ｖ
GSはゲート・ソース間電圧、ＶDSはドレイン・ソース間
電圧、ＶBSは基板・ソース間電圧、ＶT はしきい値電
圧、ＶT0はＶBS＝０のときのしきい値電圧、γは定数で
ある。ｎチャネルＭＯＳトランジスタの場合、ＶGS，Ｖ
DS，γが正、ＶBSが負であり、ｐチャネルＭＯＳトラン
ジスタではこれらの極性が逆になる。
【００１２】そこで、ｐチャネルＭＯＳトランジスタＱ
pmとｎチャネルＭＯＳトランジスタＱn1について、同じ
バイアス条件で前者のドレイン電流ＩDSP と後者のドレ
イン電流ＩDSN の大きさが等しくなるように、ｐチャネ
ルＭＯＳトランジスタＱpmのチャネル幅Ｗp ，チャネル
長Ｌp と、ｎチャネルＭＯＳトランジスタＱn1のチャネ
ル幅Ｗn ，チャネル長Ｌn との関係が設定される。具体
的には例えば、Ｗp ／Ｌp ：Ｗn ／Ｌn ＝３：１とす
る。これにより、ｐチャネルＭＯＳトランジスタＱpmと
ｎチャネルＭＯＳトランジスタＱn1のインピーダンスが
等しくなる。
pmとｎチャネルＭＯＳトランジスタＱn1について、同じ
バイアス条件で前者のドレイン電流ＩDSP と後者のドレ
イン電流ＩDSN の大きさが等しくなるように、ｐチャネ
ルＭＯＳトランジスタＱpmのチャネル幅Ｗp ，チャネル
長Ｌp と、ｎチャネルＭＯＳトランジスタＱn1のチャネ
ル幅Ｗn ，チャネル長Ｌn との関係が設定される。具体
的には例えば、Ｗp ／Ｌp ：Ｗn ／Ｌn ＝３：１とす
る。これにより、ｐチャネルＭＯＳトランジスタＱpmと
ｎチャネルＭＯＳトランジスタＱn1のインピーダンスが
等しくなる。
【００１３】アナログスイッチ第１群Ｇ1 のｐチャネル
ＭＯＳトランジスタＱpmと第２群Ｇ2 のｎチャネルＭＯ
ＳトランジスタＱn1の関係を以上のように設定すること
により、これらのオン，オフが切り替わるアナログ出力
領域で出力インピーダンスの急激な変化がなくなる。し
たがってこの実施例のＤ／Ａコンバータによれば、歪み
等のない優れた出力波形を得ることができる。
ＭＯＳトランジスタＱpmと第２群Ｇ2 のｎチャネルＭＯ
ＳトランジスタＱn1の関係を以上のように設定すること
により、これらのオン，オフが切り替わるアナログ出力
領域で出力インピーダンスの急激な変化がなくなる。し
たがってこの実施例のＤ／Ａコンバータによれば、歪み
等のない優れた出力波形を得ることができる。
【００１４】なお、アナログスイッチ第１群Ｇ1 と第２
群Ｇ2 の境界部のみならず、全てのＭＯＳトランジスタ
について上述の関係を満たすように設定してもよい。こ
のようにすれば、全出力レベルの範囲で出力インピーダ
ンス一定の条件が満たされ、より好ましい出力特性が得
られる。
群Ｇ2 の境界部のみならず、全てのＭＯＳトランジスタ
について上述の関係を満たすように設定してもよい。こ
のようにすれば、全出力レベルの範囲で出力インピーダ
ンス一定の条件が満たされ、より好ましい出力特性が得
られる。
【００１５】
【発明の効果】以上述べたようにこの発明によれば、ア
ナログスイッチ群の隣接するｐチャネルＭＯＳトランジ
スタとｎチャネルＭＯＳトランジスタの伝搬特性として
のインピーダンスあるいはコンダクタンスを等しく設定
することにより、アナログ出力特性を改善したＤ／Ａコ
ンバータを得ることができる。
ナログスイッチ群の隣接するｐチャネルＭＯＳトランジ
スタとｎチャネルＭＯＳトランジスタの伝搬特性として
のインピーダンスあるいはコンダクタンスを等しく設定
することにより、アナログ出力特性を改善したＤ／Ａコ
ンバータを得ることができる。
【図１】 この発明の一実施例のＤ／Ａコンバータを示
す図である。
す図である。
【図２】 ＭＯＳトランジスタスイッチの特性を示す図
である。
である。
【図３】 従来の問題を説明する為の波形図である。
１…デコーダ、２…抵抗分圧回路、３…バッファ回路、
Ｇ1 …アナログスイッチ第１群、Ｇ2 …アナログスイッ
チ第２群、Ｑp1，Ｑp2，…，Ｑpm…ｐチャネルＭＯＳト
ランジスタ、Ｑn1，Ｑn2，…，Ｑnm…ｎチャネルＭＯＳ
トランジスタ。
Ｇ1 …アナログスイッチ第１群、Ｇ2 …アナログスイッ
チ第２群、Ｑp1，Ｑp2，…，Ｑpm…ｐチャネルＭＯＳト
ランジスタ、Ｑn1，Ｑn2，…，Ｑnm…ｎチャネルＭＯＳ
トランジスタ。
Claims (1)
- 【請求項１】 デコーダ、抵抗分圧回路、及び前記デコ
ーダ出力により制御されて前記分圧回路出力を選択的に
取り出すアナログスイッチ群を有し、前記アナログスイ
ッチ群は高レベル出力側の第１群がｐチャネルＭＯＳト
ランジスタにより構成され、それより低レベル出力側の
第２群がｎチャネルＭＯＳトランジスタにより構成され
ているＤ／Ａコンバータにおいて、 前記アナログスイッチ群の第１群と第２群の境界で互い
に隣接するｐチャネルＭＯＳトランジスタとｎチャネル
ＭＯＳトランジスタのインピーダンスあるいはコンダク
タンスが等しく設定されていることを特徴とするＤ／Ａ
コンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341793 | 1993-09-07 | ||
| JP5-53417 | 1993-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131354A true JPH07131354A (ja) | 1995-05-19 |
Family
ID=12942269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23951594A Pending JPH07131354A (ja) | 1993-09-07 | 1994-09-07 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131354A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707304B1 (ko) * | 2001-06-29 | 2007-04-12 | 삼성전자주식회사 | 전류 출력형 디지털/아날로그 변환기 |
| US7453385B2 (en) | 2006-07-13 | 2008-11-18 | Sony Corporation | D/A converter |
| JP2016134739A (ja) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、発振器、電子機器及び移動体 |
-
1994
- 1994-09-07 JP JP23951594A patent/JPH07131354A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707304B1 (ko) * | 2001-06-29 | 2007-04-12 | 삼성전자주식회사 | 전류 출력형 디지털/아날로그 변환기 |
| US7453385B2 (en) | 2006-07-13 | 2008-11-18 | Sony Corporation | D/A converter |
| JP2016134739A (ja) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、発振器、電子機器及び移動体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003068A (ko) | 적응 바이어스 차동 쌍을 이용한 모스(mos)작동 트랜스컨덕턴스 증폭기 | |
| US20080024340A1 (en) | Current driven D/A converter and its bias circuit | |
| JPH05243867A (ja) | 比較器 | |
| KR960010390B1 (ko) | 스위칭 정전류원회로 | |
| TWI381651B (zh) | 數位類比轉換器與其方法 | |
| JP2000077992A (ja) | アナログスイッチ | |
| JP2000156616A (ja) | 多入力差動増幅回路 | |
| JP2004129276A (ja) | トラックアンドホールド回路 | |
| JPH06283944A (ja) | 電圧電流変換回路 | |
| KR100216408B1 (ko) | 인버터 회로 | |
| JPS623611B2 (ja) | ||
| JPH06138961A (ja) | ボルテージレギュレータ | |
| JP2001223561A (ja) | シュミット・トリガ回路 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| US7492225B2 (en) | Gain-controlled amplifier | |
| JPH08321584A (ja) | 半導体集積回路 | |
| JPH05232149A (ja) | ピークホールド回路 | |
| JP3039970B2 (ja) | Ｃｍｏｓ集積回路 | |
| JP4111098B2 (ja) | Ｄ／ａ変換回路及びそれを用いた半導体集積回路 | |
| JPH03227115A (ja) | 半導体集積回路 | |
| JP2526204B2 (ja) | 定電流回路 | |
| JPH05218840A (ja) | 信号伝達回路 | |
| JPH09284001A (ja) | パルス出力回路 | |
| JP2803633B2 (ja) | 半導体集積回路 | |
| JPH0529943A (ja) | Ａｄ変換器 |