JPH0713758A - 命令デコード方法 - Google Patents

Abstract

(57)【要約】 【目的】 同一命令コードに対しても新たな命令を容易
に追加することができる命令デコード方法を提供するこ
と。 【構成】 主記憶装置１から読み出して命令レジスタ２
に格納した命令コードのデコード方法をプログラム実行
状態レジスタ４の命令動作モードフラグ５により切替え
て同一命令コードに対してＲＡＭ７に記憶した異なるマ
イクロプログラムのアドレスを生成し、実行ユニット９
により実行する様に構成した。 【効果】 命令デコード方法を指示するフラグを設ける
ことにより、同一命令コードに対して異なるマイクロプ
ログラム実行先頭アドレスを発生させることができ、既
存の命令コード体系で命令コードを新たに追加せず新機
能を持つ命令を容易に追加することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置における
マイクロプログラムの命令デコード方法に係り、特に少
ない命令コード用いても多数のマイクロプログラムを実
行することができる命令デコード方法に関する。

【０００２】

【従来の技術】一般に情報処理装置は、上位装置から指
示される命令コードを命令デコードユニットがデコード
してＲＡＭ等の記憶手段から読み出すマイクロプログラ
ムのアドレスを生成し、該記憶手段から読み出したマイ
クロプログラムを実行ユニットが実行する様に構成され
ている。この情報処理装置は、少ない命令コードにより
命令コード体系を決定した後に新機能命令コードを追加
しようとした場合、従来とのオブジェクト交換性を保つ
ために新命令コードの割付が困難であると言う不具合が
あった。即ち、従来技術による情報処理装置は、マイク
ロプログラム格納用記憶装置の容量増大等により高機能
命令コードを追加しようとした場合であっても、ビット
数制限の中で割り振られた従来の命令コード体系との交
換性を保つために、新たな命令コードを大量に割付るこ
とが困難であった。

【０００３】この不具合を解決するために従来技術によ
る情報処理装置は、例えば特開平４−１５８４４２号公
報記載の如く、命令コードを一時的に格納するシフトレ
ジスタ及びデコード方法の異なる複数のデコーダを設
け、該シフトレジスタに書込む制御信号の長さに応じて
前記複数のデコーダの内から任意のデコーダを選択して
デコードするものが提案されている。

【０００４】

【発明が解決しようとする課題】前記従来技術によるデ
コード方法は、少ない命令コードにより多くの命令コー
ドを割り当てることができるものの、レジスタに格納し
た命令コードの長さに応じた複数のデコーダを用意する
ためにハード構成が複雑化すると言う不具合があった。
本発明の目的は、前記従来技術による不具合を除去する
ことであり、少ないハード構成で新たな命令コードの追
加が容易に行える命令デコード方法を提供することであ
る。

【０００５】

【課題を解決するための手段】前記目的を達成するため
本発明は、命令デコードユニットが命令コードをデコー
ドしてアドレスを生成し、この生成アドレスを基に記憶
手段、例えばＲＡＭから読み出したマイクロプログラム
を実行する情報処理装置の命令デコード方法であって、
前記命令コードのデコード種別を指示するフラグを設
け、前記命令デコードユニットが該フラグによって記憶
手段から読み出すマイクロプログラムのアドレスを切替
える様にデコードすることにより、同一命令コードに対
して異なる命令を割り付けることを特徴とする。

【０００６】

【作用】前記特徴による命令デコード方法は、命令コー
ドのデコード種別を指示するフラグによって前記命令デ
コードユニットが記憶手段から読み出すマイクロプログ
ラムのアドレスを切替える様にデコードすることによ
り、限られた数の命令コード体系でも同一命令コードに
対して異なる命令を割り付けて新たな命令コードの追加
を容易に行うことができる。

【０００７】

【実施例】以下、本発明による命令デコード方法の一実
施例を図面を参照して詳細に説明する。図１は本実施例
による情報処理装置の概念を示す図であり、本情報処理
装置は、複数の命令コードを記憶する主記憶装置１と、
該主記憶装置１から読み出す命令コードのアドレスを格
納するプログラムカウンタ１０と、該主記憶装置１から
読み出した命令コードを一時的に格納する命令レジスタ
２と、該命令レジスタ２に格納された命令コードをデコ
ードする命令デコードユニット３と、前記命令コードに
対応する命令動作モード５を格納するフラグプログラム
実行状態フラグ（ＰＳＷ）レジスタ４と、前記デコード
ユニット３によりデコードされたアドレスをカウントす
るマイクロプログラムカウンタ６と、該カウンタ６から
出力されるアドレスに従って実行するマイクロプログラ
ムを複数記憶するＲＡＭ７と、該ＲＡＭ７から読み出し
たマイクロプログラムを一時的に格納するマイクロデー
タレジスタ８と、該マイクロプログラムにより所定の処
理を実行する実行ユニット９とから構成される。

【０００８】前記主記憶装置１からの命令コードにより
所定のマイクロプログラムを実行する命令手順は、概略
図４に示す如く主記憶装置１からの命令コードの読み出
しを行う命令読み出し（ＩＦ）４０，この読み出した命
令コードをデコードする命令デコード（Ｄ）４１，この
デコードによってＲＡＭから読み出すアドレス生成を行
うアドレス生成（Ａ）４２，該アドレス生成４２による
アドレスのマイクロプログラム読み出しを行うオペラン
ド読み出し（ＯＰ）４３，この読み出したマイクロプロ
グラムの実行を行う実行コマンド（ＥＸ）４４の順に行
われる。

【０００９】この一連の動作を図１及び図２を参照して
説明すると本情報処理装置は、まずプログラムカウンタ
１０により指示された命令コードを主記憶装置１から読
み出して命令レジスタ２に格納すると共に該命令コード
に対応するプログラム実行状態フラグ５をレジスタ４に
格納する。次いで命令デコードレジスタ３は、レジスタ
２に格納した命令コードを前記レジスタ４に格納したプ
ログラム実行状態フラグ５内の命令動作フラグ４に従っ
てデコードしてＲＡＭ７のアドレスを生成する。このと
きのデコード処理は、前記命令動作フラグ４の値‘０’
又は‘１’によりＲＡＭ７のアドレスマッピング２３を
切替えて生成するものであり、例えば図２に示す如くＲ
ＡＭ７のアドレスマッピング２３の番地‘０５００’に
図５に示すロード命令５０が割当てられ、番地‘３００
０’にブランチ命令５１が割当てられている場合、前記
命令動作フラグ４が‘０’の場合はロード命令のアドレ
ス‘０５００’を生成し、命令動作フラグ４が‘１’の
場合はブランチ命令のアドレス‘３０００’を生成する
様に動作する。この生成されたアドレスはカウンタ６に
一時的に格納されて順次カウントアップされながらＲＡ
Ｍ７から所定のマイクロプログラムを読み出してレジス
タ８を介して実行ユニット９により実行される。

【００１０】これら動作手順をフローチャートに示した
のが図３である。このフローは、プログラムカウンタ１
０の主記憶装置１から読み出すメインメモリアドレ
ス（：ＭＭＡＤ）が‘６’に指示されている場合、主記
憶装置１からアドレス‘６’の命令コード‘０８１２３
４５６’を読み出す命令フェッチ３０を行い、デコード
３１が該命令コードに対応する命令動作フラグ４が
‘０’の場合は前記命令コード‘０８ＸＸ’とフラグ４
の値‘０’によって先頭アドレス‘０５００’の生成３
２を行い、命令動作フラグ４が‘１’の場合は命令コー
ド‘０８ＸＸ’とフラグ４の値‘１’によってに先頭ア
ドレス‘３０００’の生成３４を行い、各アドレスに対
応したロード命令の実行３３又はブランチ命令の実行３
５を行う。

【００１１】この様に本実施例においては、命令デコー
ドユニット３が命令動作フラグ４の値及び主記憶装置１
から読み出す命令コードの値に従って実行するマイクロ
プログラムのＲＡＭ先頭アドレスを切替えて生成するこ
とによって、ハード構成を大幅に変更することなく新た
な命令コードの追加を容易に行うことができる。

【００１２】次に、新命令モードにおいて、新規追加命
令（例えば２語長統一命令）と従来命令（例えば１．
２．３．４語長）を混在して、例えば従来命令ＬＧ命
令，新規追加命令＄ＡＤＤ，従来命令ＭＶＣの順に実行
する実施例動作を図６を用いて説明する。ここで、従来
命令とは、プログラム実行状態フラグの命令動作モード
フラグ５の値により支配されない共通な命令であり、新
規追加命令とは、命令動作モードフラグ５の値が‘１’
の場合のみ実行可能な命令とする。また、旧命令とは、
命令動作モードフラグ５の値が‘０’の場合のみ実行可
能な命令とする。従って、命令動作モードフラグ５の値
が‘１’の場合の新命令モードでは、新規追加命令と従
来命令が実行可能となる。ここで述べる従来命令は新規
追加命令とは命令コード体系が異なるものである。

【００１３】例えば従来命令（ＬＧ命令）は、図６の如
く命令読み出し（ＩＦ）６０，命令デコード（Ｄ）６
１，アドレス生成（Ａ）６２，オペランド読みだし（Ｏ
Ｆ）６３，実行（ＥＸ）６４，命令読み出し（ＩＦ）６
５，命令デコード（Ｄ）６６の順で行われ、このデコー
ド（Ｄ）６６の処理時に、命令コードと命令動作モード
フラグ５の値‘１’により、従来命令から新規追加命令
の切り替わりのため、直接＄ＡＤＤ命令のマイクロプロ
グラム先頭アドレスにブランチするのではなく、従来命
令から新規追加命令の命令フェッチの最適化を行うため
の特定のマイクロプログラム先頭アドレス（例えば２Ｃ
４Ｅ）にブランチして命令の取り直しを行う。例えば、
命令フェッチ（ＩＦ）６７，命令フェッチ（ＩＦ）６
８，命令フェッチ（ＩＦ）６９と３回行い、再デコード
（Ｄ）７０を行う。前述再デコード（Ｄ）７０の後、＄
ＡＤＤ命令のマイクロプログラム先頭アドレスにブラン
チし、アドレス生成（Ａ）７１，オペランド読みだし
（ＯＦ）７２，その実行（ＥＸ）７３，命令読み出し
（ＩＦ）７４，命令デコード（Ｄ）７５の順で行ない、
デコード（Ｄ）７５時に、命令コードと命令動作モード
フラグ５の値’１’により、新規追加命令から従来命令
の切り替わりのため、直接ＭＶＣ命令のマイクロプログ
ラム先頭アドレスにブランチするのではなく、新規追加
命令から従来命令の命令フェッチの最適化を行うための
特定のマイクロプログラム先頭アドレス（例えば２Ｃ４
Ｆ）にブランチして命令の取り直しを行う。例えば、命
令フェッチ（ＩＦ）７６，命令フェッチ（ＩＦ）７７，
命令フェッチ（ＩＦ）７８と３回あるいは２回行い、再
デコード（Ｄ）７９を行う。前述再デコード７９後、Ｍ
ＶＣ命令のマイクロプログラム先頭アドレスにブランチ
し、アドレス生成（Ａ）８０、オペランド読みだし（Ｏ
Ｆ）８１，実行（ＥＸ）８２，命令読み出し（ＩＦ）８
３，命令デコード（Ｄ）８４の順で、上記のようにして
従来命令（ＬＧ）新規追加命令（＄ＡＤＤ）従来命令
（ＭＶＣ）を混在して実行することができる。

【００１４】尚、前記各実施例では、命令動作モードフ
ラグ５を１ビット構成としたが、このビットを複数ビッ
ト例えば、２ビットとするならば同一命令コードに対し
て４モードの命令を実行するのは可能である。

【００１５】以上述べた如く本実施例によれば、命令デ
コードを命令動作モードフラグの値によって切替えてデ
コード方式の異なる命令の切り変わり目において命令フ
ェッチを最適化することにより、従来命令と新規追加命
令とを混在して実行することができる。

【００１６】

【発明の効果】以上述べた如く本発明によれば、プログ
ラム実行状態レジスタに命令デコード方式を指示するフ
ラグを設けることにより、同一命令コードに対して異な
るマイクロプログラム実行先頭アドレスを発生させるこ
とができるため既存の命令コード体系で新たに命令コー
ドを追加することなく、新たな機能を持った命令を容易
に追加することができる。また、従来命令と新規追加命
令が混在する場合、命令フェッチの最適化を行うことに
より、従来命令と新規追加命令が混在する命令群を高速
化することができる。

【図面の簡単な説明】

【図１】本発明による命令デコード方法を行う情報処理
装置の一実施例を示す図。

【図２】本実施例による命令デコードの切替えるアドレ
スマッピングを示す図。

【図３】本実施例による命令デコードの切替え動作を示
す図。

【図４】本実施例を適用する情報処理装置の処理手順動
作を示す命令動作手順図。

【図５】ロード命令及びブランチ命令の命令形式を示す
図。

【図６】従来命令と新規追加命令混在時の命令動作フロ
ーを示す図。

【符号の説明】

１：主記憶装置、２：命令レジスタ（ＩＲ）、３：命令
デコードユニット、４：プログラム実行状態レジスタ
（ＰＳＷ）、５：命令動作モードフラグ、６：マイクロ
プログラムカウンタ、７：マイクロプログラム格納用Ｒ
ＡＭ、８：マイクロデータレジスタ、９：実行ユニッ
ト、１０：プログラムカウンタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令デコードユニットが命令コードをデ
   コードしてアドレスを生成し、この生成アドレスを基に
   記憶手段から読み出したマイクロプログラムを実行する
   情報処理装置の命令デコード方法であって、前記命令コ
   ードのデコード種別を指示するフラグを設け、前記命令
   デコードユニットが該フラグによって記憶手段から読み
   出すマイクロプログラムのアドレスを切替える様にデコ
   ードすることにより、同一命令コードに対して異なる命
   令を割り付けることを特徴とする命令デコード方法。