JPH0714034B2 - 半導体装置及びその製法 - Google Patents

Description

【発明の詳細な説明】 ［本発明の分野］ 本発明は、エンハンスメント型のショットキ接合型電界
効果トランジスタと、デプレッション型のショットキ接
合型電界効果トランジスタとを有する半導体装置、及び
その製法に関する。

［本発明の背景］ エンハンスメント型のショットキ接合型電界効果トラン
ジスタと、デプレッション型のショットキ接合型電界効
果トランジスタとを有する半導体装置として、従来、第
１図を伴なって次に述べる構成を有するものが提案され
ている。

すなわち、例えばGaAsでなる半絶縁性を有するまたはＰ
型もしくはＮ型の半導体基板１を用いて、エンハンスメ
ント型のショットキ接合型電界効果トランジスタETと、
デプレッション型のショットキ接合型電界効果トランジ
スタDTとが構成されている。

ショットキ接合型電界効果トランジスタETは、半導体基
板１内に、その主面２側からの、半導体基板１が半絶縁
性を有する場合、Ｐ型またはＮ型を与える不純物イオ
ン、半導体基板がＰ型またはＮ型を有する場合、半導体
基板とは逆の導電型を与える不純物イオンの打込処理に
よって形成された半導体能動層３を有する。

また、ショットキ接合型電界効果トランジスタETは、半
導体能動層３上にショットキ接合４を形成するように付
されたゲート電極５と、半導体能動層３上に、ゲート電
極５を挟む位置において、それぞれオーミックに付され
たソース電極６及びドレイン電極７とを有する。

一方、ショットキ接合型電界効果トランジスタDTは、半
導体基板１内に、その主面２側から、半導体能動層３と
同様に形成された半導体能動層13を有する。

この場合、半導体能動層13は、半導体能動層３と同じ厚
さを有しているが半導体能動層３上に比し高いキャリア
濃度を有しているか、または図示のように、半導体能動
層３と同じキャリア濃度を有しているが半導体能動層３
に比し厚い厚さを有している。また、半導体能動層３及
び13は互いに連接している。

さらに、ショットキ接合型電界効果トランジスタDTは、
半導体能動層13上に、ショットキ接合14を形成するよう
に付されたゲート電極15と、半導体能動層13上に、ゲー
ト電極15を挟む位置において、それぞれオーミックに付
されたソース電極16及びドレイン電極17とを有する。こ
の場合、ゲート電極15は、上述したショットキ接合型電
界効果トランジスタETのゲート電極５と同じ材料で形成
されている。また、ソース電極16と、上述したショット
キ接合型電界効果トランジスタETのドレイン電極７と
は、半導体能動層３及び13の連接位置を横切って延長し
ているソース電極16及び７に共通の電極18の半導体能動
層13及び３側の部でなる。

以上が、従来提案されているエンハンスメント型のショ
ットキ接合型電界効果トランジスタと、デプレッション
型のショットキ接合型電界効果トランジスタとを有する
半導体装置の構成である。

このような構成によれば、エンハンスメント型のショッ
トキ接合型電界効果トランジスタETにおいて、ゲート電
極５及びソース電極６間に制御電圧が与えられていない
状態で、ショットキ接合４から半導体能動層３側に拡が
っている空乏層９が形成されており、そしてその空乏層
９は、図示のように、半導体基板１に達しているもので
ある。このため、このような状態で、ソース電極６及び
ドレイン電極７間に所要の電源が接続されていても、半
導体能動層３内をソース電極６及びドレイン電極７を通
って外部に流れる電流は得られない。

しかしながら、このような状態から、ゲート電極５及び
ソース電極６間に所要の極性を以て制御電圧が与えられ
れば、これに応じて、いままで半導体基板１に達するま
で半導体能動層３内に拡がっていた空乏層９が、制御電
圧の値に応じた分、ショットキ接合４側に後退する。こ
のため、このとき、ソース電極６及びドレイン電極７間
に所要の電源が接続されていれば、半導体能動層３内を
ソース電極６及びドレイン電極７を通って外部に電流
が、制御電圧に応じた値で流れる。

また、デプレッション型のショットキ接合型電界効果ト
ランジスタDTにおいて、ゲート電極15及びソース電極16
間に制御電圧が与えられていない状態でも、また、ゲー
ト電極15及び16間に所要の極性を以て制御電圧が与えら
れている状態でも、ショットキ接合14から半導体能動層
13側に拡がる空乏層19が形成されているが、その空乏層
19は、図示のように、半導体基板１に達していないもの
である。このため、ソース電極16及びドレイン電極17間
に所要の電源が接続されていれば、半導体能動層13内を
ソース電極16及びドレイン電極17を通って外部に流れる
電流が得られる。

従って、第１図に示す従来の半導体装置によれば、ショ
ットキ接合型電界効果トランジスタDTのゲート電極15を
ショットキ接合型電界効果トランジスタDTのソース電極
16に接続し、また、ショットキ接合型電界効果トランジ
スタETのソース電極６と、ショットキ接合型電界効果ト
ランジスタDTのドレイン電極17との間に所要の電源を接
続し、そして、ショットキ接合型電界効果トランジスタ
ETのゲート電極５とソース電極６との間に制御電圧に印
加するようにすれば、ショットキ接合型電界効果トラン
ジスタETのドレイン電極７及びショットキ接合型電界効
果トランジスタDTのソース電極16と、ショットキ接合型
電界効果トランジスタETのソース電極６との間に、制御
電圧に応じた出力電圧が得られる。従って、ショットキ
接合型電界効果トランジスタETを駆動トランジスタ、シ
ョットキ接合型電界効果トランジスタDTを負荷とするイ
ンバータとしての機能が得られる。

このように、第１図に示す従来の半導体装置によれば、
インバータとしての機能を得ることができるが、そのた
めに、半導体基板１に、互いに同じ厚さを有しているが
互にキャリア濃度の異なる、または互いに同じキャリア
濃度を有しているが互に厚さの異なる２つの半導体能動
層３及び13を形成する必要がある。従って、半導体装置
を製造するのに多くの工程を要する、という欠点を有し
ていた。

［本発明の開示］ よって、本発明は、上述した欠点を伴うことのない新規
な半導体装置、及びその製法を提案せんとするものであ
る。

本発明による半導体装置は、第１図で上述した従来の半
導体装置と同様に、次の構成を有する。

すなわち、基板上に形成された第１の半導体能動層と、
その第１の半導体能動層上に第１のショットキ接合を形
成するように付された第１のゲート電極と、第１の半導
体能動層上に、第１のゲート電極を挟む位置において、
それぞれオーミックに付された第１のソース電極及び第
１のドレイン電極とを有するエンハンスメント型の第１
のショットキ接合型電界効果トランジスタを有する。

また、上述した基板上に形成された第２の半導体能動層
と、その第２の半導体能動層上に第２のショットキ接合
を形成するように付された第２のゲート電極と、第２の
半導体能動層上に、第２のゲート電極を挟む位置におい
て、それぞれオーミックに付された第２のソース電極及
び第２のドレイン電極とを有するデプレッション型の第
２のショットキ接合型電界効果トランジスタを有する。

しかしながら、本発明による半導体装置は、上述した構
成を有する半導体装置において、次の構成を有する。

すなわち、第１及び第２の半導体能動層が、それらに共
通の半導体能動層の第１及び第２の層部でなる。

また、第１のゲート電極が、第１の半導体能動層として
の第１の層部との間で第１のショットキ接合による第１
のショットキ障壁を形成する、モリブデンとシリコンと
窒素を含む第１の材料で形成され、一方第２のゲート電
極が、第２の半導体能動層としての第２の層部との間で
第１のショットキ接合による第１のショットキ障壁に比
し低い第２のショットキ障壁を形成する、上記第１の材
料と同じモリブデンとシリコンと窒素とを含んでいるが
それらが上記第１の材料とは異なる組成比を有する第２
の材料で形成されている。

以上が、本発明による半導体装置の構成である。

このような構成を有する本発明による半導体装置によれ
ば、エンハンスメント型のショットキ接合型電界効果ト
ランジスタ用の第１の半導体能動層及びデプレッション
型のショットキ接合型電界効果トランジスタ用の第２の
半導体能動層が、それらに共通の半導体能動層の第１及
び第２の層部でなるので、第１図で上述した従来の半導
体装置のように、２つの半導体能動層を基板上に各別に
形成する必要がない。

また、エンハンスメント型のショットキ接合型電界効果
トランジスタ用の第１のゲート電極と、デプレッション
型のショットキ接合型電界効果トランジスタ用の第２の
ゲート電極とが、互いに同じ元素を含んでいて、たゞ組
成比を互いに異にしているだけの第１及び第２の材料で
なり、しかも、それら第１及び第２の材料が含む互いに
同じ元素が、モリブデンとシリコンと窒素とでなるの
で、本発明による半導体装置の製法で後述するように、
第１及び第２のゲート電極を、同じ窒素ガスを流してい
るモリブデン及びシリコンの蒸着の雰囲気を用いた、た
だ窒素ガスの流量比を変えるだけの堆積法を用いて、容
易に形成することができる。

従って、本発明による半導体装置によれば、半導体装置
を、第１図で上述した従来の半導体装置に比し容易に製
造することができる、という特徴を有する。

また、本発明による半導体装置の製法は、次に述べる工
程をとって、本発明による半導体装置を製造する。

すなわち、基板上に半導体能動層を各部一様の厚さに形
成する工程をとる。

次に、半導体能動層の第１の層部上に、モリブデン、シ
リコン及び窒素を含む第１の材料でなる第１のゲート電
極を、第１の層部との間で第１のショットキ障壁を形成
する第１のショットキ接合を形成するように、窒素ガス
を流していうモリブデン及びシリコンの蒸着の雰囲気を
用いた堆積法を用いて形成する工程と、第１のゲート電
極を形成して後または前において、半導体能動層の第２
の層部上に、第１の材料と同じモリブデン、シリコン及
び窒素を含んでいるが第１の材料とは異なる組成比を有
しているモリブデン、シリコン及び窒素を含む第２の材
料でなる第２のゲート電極を、第２の層部との間で第１
のショットキ障壁に比し低い第２のショットキ障壁を形
成する第２のショットキ接合を形成するように、第１の
ゲート電極を形成する工程における場合と同じ窒素ガス
を流しているモリブデン及びシリコンの蒸着の雰囲気
（ただし、窒素ガスの流量比を、第１のゲート電極を形
成する工程における場合に比し小にした）を用いた堆積
法を用いて形成する工程をとる。

また、第１及び第２のゲート電極の何れか一方または双
方を形成して後または前において、半導体能動層の第１
の層部上に第１のゲート電極を挟む位置において、第１
のソース電極及び第１のドレイン電極を、第１の層部と
の間でオーム接触するように、形成するとともに、半導
体能動層の第２の層部上に第２のゲート電極を挟む位置
において、第２のソース電極及び第２のドレイン電極
を、第２の層部との間でオーム接触するように、形成す
る工程をとる。

以上が、本発明による半導体装置の製法である。

このような本発明による半導体装置の製法によれば、基
板上に半導体能動層を形成する工程と、半導体能動層の
第１の層部上に第１のゲート電極を形成する工程と、半
導体能動層の第２の層部上に第２のゲート電極を形成す
る工程と、半導体能動層の第１、及び第２の層部上にそ
れぞれ第１のソース電極及び第１のドレイン電極、及び
第２のソース電極及び第２のドレイン電極を形成する工
程とを含む極めて簡易な工程をとり、そして、第１及び
第２のゲート電極を形成する工程が、第１及び第２のゲ
ート電極を、互いに同じモリブデンとシリコンと窒素と
を含んでいるがそれらが互いに異なる組成比を有する第
１及び第２の材料で形成するというものであり、しか
も、それらの工程が、ともに同じ窒素ガスを流してモリ
ブデン及びシリコンの蒸着の雰囲気を用いた堆積法を用
いた工程であり、そして、この場合、窒素ガスの流量比
を変えさえすればよいので、本願第１番目の発明による
半導体装置を、再現性よく、簡易、容易に、製造するこ
とができる、という特徴を有する。

［本発明による半導体装置の好適な実施例］ まず、本発明による半導体装置の実施例を、第２図を伴
なって述べよう。

第２図において、第１図との対応部分には同一符号を付
し詳細説明を省略する。

第２図に示す本発明による半導体装置の実施例は、次の
事項を除いて、第１図に示す従来の半導体装置と同様の
構成を有する。

すなわち、半導体能動層３及び13が、半導体基板１内
に、その主面２側から、第１図で上述した従来の半導体
装置の半導体能動層３及び13を形成する場合と同様に、
不純物イオンによって形成された、半導体能動層３及び
13に共通の半導体能動層23の層部24及び25でなる。

また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極５が、半導体能動層３とし
ての層部24との間で、ショットキ接合４によるショット
キ障壁を形成するモリドデンとシリコンと窒素とを含む
材料で、ショットキ接合４によるショットキ障壁が0.9
〜1.0Vの高さを有するものとして、形成されている。

また、デプレッション型のショットキ接合型電界効果ト
ランジスタETのゲート電極15が、半導体能動層13として
の層部25との間で、ショットキ接合14による、上述した
ショットキ接合４によるショットキ障壁に比し低いショ
ットキ障壁を形成する材料で形成されている。この場
合、ゲート電極15の材料は、ゲート電極５の材料と同じ
ように、モリブデンとシリコンと窒素とを含んでいる
が、窒素がゲート電極５の場合に比し少量しか含んでい
ないという、ゲート電極５の材料とは異なる組成比を有
し、そして、ショットキ接合14によるショットキ障壁が
0.45〜0.55Vの高さを有するものとして、形成されてい
る。

さらに、エンハンスメント型のショットキ接合型電界効
果トランジスタETのソース電極６及びドレイン電極７
が、半導体能動層３としての半導体能動層23の層部24に
オーミックに付され、また、デプレッション型のショッ
トキ接合型電界効果トランジスタETのソース電極16及び
ドレイン電極17が、半導体能動層13としての半導体能動
層23の層部25にオーミックに付されている。

以上が、本発明による半導体装置の実施例の構成であ
る。

このような構成を有する本発明による半導体装置によれ
ば、それが、上述した事項を除いて、第１図で上述した
従来の半導体装置と同様の構成を有するので、詳細説明
は省略するが、第１図で上述したと同様にインバータと
して機能を得ることができる。

しかしながら、第２図に示す本発明による半導体装置に
よれば、エンハンスメント型のショットキ接合型電界効
果トランジスタETの半導体能動層３と、デプレッション
型のショットキ接合型電界効果トランジスタDTの半導体
能動層13とが、それらに共通の半導体能動層23の層部24
及び25でなるので、半導体能動層３及び13を容易に形成
することができる。

また、エンハンスメント型のショットキ接合型電界効果
トランジスタETのゲート電極５とデプレッション型のシ
ョットキ接合型電界効果トランジスタETのゲート電極15
とが、ともにモリブデンとシリコンと窒素とを含んでい
て、たゞ、窒素を多く含んでいるか少量しか含んでいな
いかで組成比を異にしているだけであるので、本発明に
よる半導体装置の製法の実施例で後述するように、それ
らゲート電極５及び15を、同じ窒素ガスを流しているモ
リブデン及びシリコンの蒸着の雰囲気を用いた、ただ窒
素ガスの流量比を変えただけの堆積法を用いて、容易に
形成することができる。

従って、第２図に示す本発明による半導体装置によれ
ば、半導体装置を第１図で上述した従来の半導体装置の
場合に比し、容易に製造することができる、という特徴
を有する。

［本発明による半導体装置の製法の好適な実施例］ 次に、第３図Ａ〜Ｅを伴なって、第２図に示す本発明に
よる半導体装置を製造するのに適用した、本発明による
半導体装置の製法の実施例を述べよう。

第３図Ａ〜Ｄにおいて、第２図との対応部分には同一符
号を付して詳細説明を省略する。

第３図Ａ〜Ｄに示す本発明による半導体装置の製法は、
次に述べる順次の工程をとって、第２図に示す本発明に
よる半導体装置を製造する。

すなわち、半導体基板１を予め用意する（第３図Ａ）。

次に、半導体基板１内に、半導体能動層23を、主面２側
から、不純物イオンの打込処理によって各部一様の厚さ
に形成する（第３図Ｂ）。

次に、半導体能動層23の層部24上に、ソース電極６及び
ドレイン電極７を、それ自体は公知の方法によって、層
部24との間でオーム接触するように形成するとともに、
半導体能動層23の層部25上にソース電極16及びドレイン
電極17を、ソース電極６及びドレイン電極７を形成する
と同時に、同様に、層部25との間でオーム接触するよう
に形成する（第３図Ｃ）。

次に、半導体能動層23の層部24上に、モリブデン、シリ
コン及び窒素を含む材料でなるゲート電極５を、層部24
との間でショットキ接合４を形成するように、窒素ガス
を流しているモリブデン及びシリコンの蒸着の雰囲気中
に、基板１を配した堆積法を用いて形成する（第３図
Ｄ）。

次に、半導体能動層23の層部25上に、モリブデン、シリ
コン及び窒素を含むがそれらがゲート電極５とは異なる
組成比を有する材料のゲート電極15を、層部24との間で
ショットキ接合24を形成するように形成する（第３図
Ｅ）。この場合、ゲート電極15は、ゲート電極５を形成
すると同様の雰囲気中に、基板１を配した堆積法を用
い、そして、ショットキ障壁が第４図に示すように、窒
素ガスの流量比（％）に応じた高さをとることから、窒
素ガスの流量比をゲート電極５を形成する場合に比し小
にする、という工程をとって形成する。

以上のようにして、第２図に示す本発明による半導体装
置を製造する。

以上が、本発明による半導体装置の製法の実施例であ
る。

このような本発明による半導体装置の製法によれば、半
導体基板１内に１つの半導体能動層23しか形成する必要
がなく、また、互いに異なるショットキ障壁の高さを有
するショットキ接合４及び14を形成するゲート電極５及
びゲート電極15を、ともに同じ窒素ガスを流しているモ
リブデン及びシリコンの蒸着の雰囲気中に、半導体基板
１を配し、そして、窒素ガスの流量比を変える堆積法を
用いて形成する、という工程をとって形成するので、ゲ
ート電極５及び15を容易に形成することができ、よっ
て、簡単な工程で、容易に、目的とする半導体装置を製
造することができる。

なお、上述においては、本発明による半導体装置、及び
その製法のそれぞれにつき、１つの実施例を示したに留
まり、本発明の精神を脱することなしに種々の変型、変
更をなし得るであろう。

【図面の簡単な説明】

第１図は、従来の半導体装置を示す略線的断面図であ
る。 第２図は、本発明による半導体装置の実施例を示す略線
的断面図である。 第３図Ａ〜Ｅは、第１図に示す本発明による半導体装置
の製造する、本発明による半導体装置の製法の実施例を
示す、順次の工程における略線的断面図である。 第４図は、第２図Ａ〜Ｅに示す本発明による半導体装置
の製法の説明に供する、窒素ガスの流量比（％）に対す
るショットキ障壁の高さとの関係を示す図である。 １……半導体基板 ２……半導体基板の主面 ET……エンハンスメント型のショットキ接合型電界効果
トランジスタ ３……ショットキ接合型電界効果トランジスタETの半導
体能動層 ４……ショットキ接合型電界効果トランジスタETのショ
ットキ接合 ５……ショットキ接合型電界効果トランジスタETのゲー
ト電極 ６……ショットキ接合型電界効果トランジスタETのソー
ス電極 ７……ショットキ接合型電界効果トランジスタETのドレ
イン電極 ９……ショットキ接合型電界効果トランジスタETにおけ
る空乏層 DT……デプレッション型のショットキ接合型電界効果ト
ランジスタ 13……ショットキ接合型電界効果トランジスタDTの半導
体能動層 14……ショットキ接合型電界効果トランジスタDTのショ
ットキ接合 15……ショットキ接合型電界効果トランジスタDTのゲー
ト電極 16……ショットキ接合型電界効果トランジスタDTのソー
ス電極 17……ショットキ接合型電界効果トランジスタのドレイ
ン電極 18……電極 19……ショットキ接合型電界効果トランジスタDTにおけ
る空乏層

フロントページの続き (72)発明者 縄田 喜代志 神奈川県厚木市小野1839番地 日本電信電 話公社厚木電気通信研究所内 (56)参考文献 特開 昭58−206169（ＪＰ，Ａ) 特開 昭54−4577（ＪＰ，Ａ) 特開 昭51−111084（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板上に形成された第１の半導体能動層
   と、その第１の半導体能動層上に第１のショットキ接合
   を形成するように付された第１のゲート電極と、上記第
   １の半導体能動層上に、上記第１のゲート電極を挟む位
   置において、それぞれオーミックに付された第１のソー
   ス電極及び第１のドレイン電極とを有するエンハンスメ
   ント型の第１のショットキ接合型電界効果トランジスタ
   と、 上記基板上に形成された第２の半導体能動層と、その第
   ２の半導体能動層上に第２のショットキ接合を形成する
   ように付された第２のゲート電極と、上記第２の半導体
   能動層上に、上記第２のゲート電極を挟む位置におい
   て、それぞれオーミックに付された第２のソース電極及
   び第２のドレイン電極とを有するデプレッション型の第
   ２のショットキ接合型電界効果トランジスタとを有する
   半導体装置において、 上記第１及び第２の半導体能動層が、それらに共通の半
   導体能動層の第１及び第２の層部でなり、 上記第１のゲート電極が、上記第１の半導体能動層とし
   ての上記第１の層部との間で上記第１のショットキ接合
   による第１のショットキ障壁を形成する、モリブデンと
   シリコンと窒素を含む第１の材料で形成され、 上記第２のゲート電極が、上記第２の半導体能動層とし
   ての上記第２の層部との間で上記第２のショットキ接合
   による上記第１のショットキ障壁に比し低い第２のショ
   ットキ障壁を形成する、上記第１の材料と同じモリブデ
   ンとシリコンと窒素とを含んでいるがそれらが上記第１
   の材料の場合とは窒素を上記第１の材料の場合に比し少
   量しか含んでいないという態様で異なる組成比を有する
   第２の材料で形成されていることを特徴とする半導体装
   置。
2. 【請求項２】基板上に、半導体能動層を各部一様の厚さ
   に形成する工程と、 上記半導体能動層の第１の層部上に、モリブデン、シリ
   コン及び窒素を含む第１の材料でなる第１のゲート電極
   を、上記第１の層部との間で第１のショットキ障壁を形
   成する第１のショットキ接合を形成するように、窒素ガ
   スを流しているモリブデン及びシリコンの蒸着の雰囲気
   を用いた堆積法で形成する工程と、 上記第１のゲート電極を形成して後または前において、
   上記半導体能動層の第２の層部上に、上記第１の材料と
   同じモリブデン、シリコン及び窒素を含んでいるが上記
   第１の材料とは異なる組成比を有しているモリブデン、
   シリコン及び窒素を含む第２の材料でなる第２のゲート
   電極を、上記第２の層部との間で上記第１のショットキ
   障壁に比し低い第２のショットキ障壁を形成する第２の
   ショットキ接合を形成するように、上記第１のゲート電
   極を形成する工程における場合と同じ窒素ガスを流して
   いるモリブデン及びシリコンの蒸着の雰囲気ではある
   が、窒素ガスの流量比が上記第１のゲート電極を形成す
   る工程における場合に比し小である窒素ガスを流してい
   るモリブデン及びシリコンの蒸着の雰囲気を用いた堆積
   法で形成する工程と、 上記第１及び第２のゲート電極の何れか一方または双方
   を形成して後または前において、上記半導体能動層の第
   １の層部上に、上記第１のゲート電極を挟む位置におい
   て、第１のソース電極及び第１のドレイン電極を、上記
   第１の層部との間でオーム接触するように、形成すると
   ともに、上記半導体能動層の第２の層部上に、上記第２
   のゲート電極を挟む位置において、第２のソース電極及
   び第２のドレイン電極を、上記第２の層部との間でオー
   ム接触するように、形成する工程とを有することを特徴
   とする半導体装置の製法。