JPH07154753A

JPH07154753A - 画面表示制御装置

Info

Publication number: JPH07154753A
Application number: JP5299979A
Authority: JP
Inventors: Shogo Hotta; 庄吾堀田
Original assignee: TSUHATA GIKEN KOGYO KK
Current assignee: TSUHATA GIKEN KOGYO KK
Priority date: 1993-11-30
Filing date: 1993-11-30
Publication date: 1995-06-16

Abstract

(57)【要約】【目的】簡単な構成で、複数台のＮＴＳＣ画像信号
を、ハイビジョンモニタの複数の分割領域に配置して分
割表示する。【構成】並列処理手段３は、画像データ記憶手段ＮＭ
１〜ＮＭＫに記憶された各画像データを、並列的に読み
出し、高速記憶手段５に記憶させる。画像信号出力手段
７は、高速記憶手段５に記憶されたデータをハイビジョ
ンモニタの要求する速度で読み出して出力する。画像デ
ータ記憶手段ＮＭ１〜ＮＭＫの読み出し速度が、前記ハ
イビジョンモニタの読み出し速度より遅くとも、各カメ
ラごとの画像データを、前記ハイビジョンモニタに分割
表示できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画面表示制御装置に関
し、特に、複数の画像データを、領域分割した表示装置
の各領域に配置して表示する技術に関する。

【０００２】

【従来の技術とその課題】従来の監視システム１０１を
図１９に示す。監視システム１０１は、工場等におい
て、複数箇所に複数台の監視カメラを設置し、集中管理
室等でモニタ上に表示し、異常がないかを監視するシス
テムである。監視システム１０１では、１台のモニタＭ
１を１６の領域（領域Ａ〜Ｐ）に分割し、１６台の監視
カメラＣＡ１〜ＣＡ１６からの画像を、モニタＭ１の各
領域Ａ〜Ｐに表示する。

【０００３】本システムにおいては、複数の監視カメラ
から送られてくる画像データを、１台のモニタに表示す
ることができるので、モニタを複数台用意することが不
要となり、システムの構成が全体として簡単になる。

【０００４】しかし、前記監視システムにおいては、各
監視カメラからの画像データがモニタＭ１の１／１６の
領域に表示される為、画素が荒くなり、表示が非常に見
にくくなる。

【０００５】このような問題を解決する為、従来のＮＴ
ＳＣ方式より高解像度が得られるハイビジョン方式のカ
メラおよびモニタを採用することも考えられる。このよ
うにすることによって、ＮＴＳＣ方式を採用するより鮮
明な画像を得られ、監視がより容易となる。

【０００６】しかし、このようなハイビジョンカメラお
よびハイビジョンモニタは未だ普及率が低い為、高価で
あるばかりでなく、ハイビジョンカメラおよびハイビジ
ョンモニタを複数台設けることは、システム全体を複雑
化する。

【０００７】この発明は、上記のような問題点を解決
し、簡易な構造で鮮明な画像を得ることができる画面表
示制御装置の提供を目的とする。

【０００８】

【課題を解決するための手段】請求項１の画面表示制御
装置においては、複数のＮＴＳＣ方式のカメラからの画
像データを、各画像データごとに記憶する画像データ記
憶手段、前記画像データ記憶手段に記憶された各カメラ
ごとの画像データがハイビジョンモニタの複数の分割領
域に配置されて表示されるように、前記各画像データを
画像表示信号として、前記ハイビジョンモニタが要求す
る速度で前記ハイビジョンモニタに出力する表示制御手
段、を備えたことを特徴とする。

【０００９】請求項２の画面表示制御装置においては、
前記画像データ記憶手段は、記憶されたデータをＮＴＳ
Ｃモニタの要求する速度で読み出し可能なＮＴＳＣメモ
リであり、前記表示制御手段は、前記ハイビジョンモニ
タの要求する速度で、記憶されたデータを読み出し可能
な高速記憶手段、前記画像データ記憶手段に記憶された
各画像データを、並列的に読み出し、前記高速記憶手段
に記憶させる並列処理手段、前記高速記憶手段に記憶さ
れたデータを前記ハイビジョンモニタの要求する速度で
読み出して出力する画像信号出力手段、を備えたことを
特徴とする。

【００１０】請求項３の画面表示制御装置においては、
1)前記高速記憶手段は、複数のブロックから構成された
前半部および複数のブロックから構成された後半部から
なるラインメモリであって、前記ハイビジョンモニタの
１ライン分の記憶容量を有するラインメモリを、ＲＧＢ
の各成分ごとに２ラインずつ有しており、前記２つのラ
インメモリのうち第１のラインメモリは奇数ピクセル用
であり、他のラインメモリである第２のラインメモリは
偶数ピクセル用であり、2)データの書込みおよび読み出
しは、第１のラインメモリと第２のラインメモリを交互
に行なわれ、3)前記並列処理手段が、前記２つのライン
メモリの前半部の各ブロックに対して、前記読み出した
画像データを並列的に記憶している場合には、前記画像
信号出力手段は、前記２つのラインメモリの後半部の各
ブロックに対して直列的に読み出し、4)前記並列処理手
段が、前記２つのラインメモリの後半部の各ブロックに
対して、前記読み出した画像データを並列的に記憶して
いる場合には、前記画像信号出力手段は、前記２つのラ
インメモリの前半部の各ブロックに対して直列的に読み
出すこと、をＲＧＢの各成分ごとに行なうことを特徴と
する。

【００１１】請求項４の画面表示制御装置においては、
1)前記ハイビジョンモニタの複数の分割領域は、縦をｍ
行、横をｎ列で構成されており、2)前記ＮＴＳＣメモリ
は、前記分割領域に対応したｍ×ｎ枚の小基板から構成
されており、入力されたＮＴＳＣ方式の画像データにつ
いて、そのライン数がハイビジョン方式の一画面のライ
ン数のｍ／２となるように、データを間引くとともに、
間引き後のデータについて、Ｒ成分、Ｇ成分、およびＢ
成分毎のデジタル信号に変換して記憶し、3)前記並列処
理手段は、ＲＧＢ各成分について、同一行に配置される
ｎ列の分割領域用の小基板から、前記ｎ列分の分割領域
用の画像データをｎ列分並列的に読み出して、奇数ピク
セルは前記第１のラインメモリに偶数ピクセルは第２の
ラインメモリへｎ列分並列的に記憶させ、4)前記画像信
号出力手段は、ＲＧＢ各成分について、前記前記第１の
ラインメモリおよび第２のラインメモリに、特定の１ラ
イン分の画像データが記憶されると、以下の41)および4
2)の処理を繰り返すこと、41)当該画像データに続け
て、つぎの１ラインの画像データについて、奇数ピクセ
ルは前記第１のラインメモリに偶数ピクセルは第２のラ
インメモリへｎ列分並列的に記憶させ、42)２つのライ
ンメモリに記憶された前記画像データを交互に読み出す
ことにより、前記ハイビジョンモニタが要求する速度で
デジタルデータを出力させ、出力されたデジタルデータ
をアナログデータに変換して、前記ハイビジョンモニタ
に出力すること、を特徴とする。

【００１２】請求項５の画面表示制御装置は、複数の画
像データを、各画像データごとに記憶する画像データ記
憶手段、少なくとも前記表示手段の１ライン分の画像デ
ータの記憶容量を有し、前記表示手段の要求する速度で
読み出し可能な高速記憶手段、前記画像データ記憶手段
に記憶された各画像データを、並列的に読み出し、前記
高速記憶手段に記憶させる並列処理手段、前記高速記憶
手段に記憶されたデータを前記表示手段の要求する速度
で読み出して出力する画像信号出力手段、を備えたこと
を特徴とする。

【００１３】

【作用】請求項１の画面表示制御装置においては、画像
データ記憶手段は、複数のＮＴＳＣ方式のカメラからの
画像データを、各画像データごとに記憶する。表示制御
手段は、前記画像データ記憶手段に記憶された各カメラ
ごとの画像データがハイビジョンモニタの複数の分割領
域に配置されて表示されるように、前記各画像データを
画像表示信号として、前記ハイビジョンモニタが要求す
る速度で前記ハイビジョンモニタに出力する。これによ
り、各カメラごとの画像データが、前記ハイビジョンモ
ニタの複数の分割領域に配置されて表示される。

【００１４】請求項２の画面表示制御装置においては、
前記並列処理手段は、前記画像データ記憶手段に記憶さ
れた各画像データを、並列的に読み出し、前記高速記憶
手段に記憶させる。したがって、前記画像データ記憶手
段に記憶された各画像データの読み出し速度が、前記ハ
イビジョンモニタの読み出し速度より遅くとも、各カメ
ラごとの画像データが、前記ハイビジョンモニタの複数
の分割領域に配置して表示することができる。

【００１５】請求項３の画面表示制御装置においては、
データの書込みおよび読み出しは、第１のラインメモリ
と第２のラインメモリを交互に行なわれ、前記並列処理
手段が、前記２つのラインメモリの前半部の各ブロック
に対して、前記読み出した画像データを並列的に記憶し
ている場合には、前記画像信号出力手段は、前記２つの
ラインメモリの後半部の各ブロックに対して直列的に読
み出す。一方、前記並列処理手段が、前記２つのライン
メモリの後半部の各ブロックに対して、前記読み出した
画像データを並列的に記憶している場合には、前記画像
信号出力手段は、前記２つのラインメモリの前半部の各
ブロックに対して直列的に読み出す。

【００１６】したがって、前記ラインメモリの読み出し
速度が、ハイビジョンモニタの要求する読み出し速度の
半分であっても、各カメラごとの画像データを前記ハイ
ビジョンモニタの複数の分割領域に配置して表示するこ
とができる。また、前半部と後半部に分けて読み書きを
行なうので、読み出しは直列的に行ない、書込みは並列
的に行なうというように、その方法が異なっても、デー
タの読み書きを正確に行なうことができる。

【００１７】請求項４の画面表示制御装置においては、
前記ＮＴＳＣメモリは、入力されたＮＴＳＣ方式の画像
データについて、そのライン数がハイビジョン方式の一
画面のライン数のｍ／２となるように、データを間引
く。これにより、縦ｍ行の分割領域にＮＴＳＣ方式の画
像データを適切に表示することができる。

【００１８】また、前記並列処理手段は、ＲＧＢ各成分
について、同一行に配置されるｎ列の分割領域用の小基
板から、前記ｎ列分の分割領域用の画像データをｎ列分
並列的に読み出して、奇数ピクセルは前記第１のライン
メモリに偶数ピクセルは第２のラインメモリへｎ列分並
列的に記憶させる。前記画像信号出力手段は、ＲＧＢ各
成分について、前記前記第１のラインメモリおよび第２
のラインメモリに、特定の１ライン分の画像データが記
憶されると、以下の処理を繰り返す。当該画像データに
続けて、つぎの１ラインの画像データについて、奇数ピ
クセルは前記第１のラインメモリに偶数ピクセルは第２
のラインメモリへｎ列分並列的に記憶させ、２つのライ
ンメモリに記憶された前記画像データを交互に読み出す
ことにより、前記ハイビジョンモニタが要求する速度で
デジタルデータを出力させ、出力されたデジタルデータ
をアナログデータに変換して、前記ハイビジョンモニタ
に出力する。

【００１９】このように、書込み時には、前記ｎ列分の
分割領域用の画像データをｎ列分並列的に読み出して、
奇数ピクセルは前記第１のラインメモリに偶数ピクセル
は第２のラインメモリへｎ列分並列的に記憶させ、読み
出し時には、前記第１のラインメモリと前記第２のライ
ンメモリを交互に読み出すことにより、前記小基板にハ
イビジョンモニタが要求する速度で読み出しできなくて
も、また、ハイビジョンモニタが要求する速度の半分で
読み出しできるラインメモリを用いて、各カメラごとの
画像データを前記ハイビジョンモニタの複数の分割領域
に配置して表示することができる。

【００２０】請求項５の画面表示制御装置においては、
前記並列処理手段は、前記画像データ記憶手段に記憶さ
れた各画像データを、並列的に読み出し、前記高速記憶
手段に記憶させる。前記高速記憶手段は、少なくとも前
記表示手段の１ライン分の画像データの記憶容量を有す
る。前記画像信号出力手段は、前記高速記憶手段に記憶
されたデータを前記表示手段の要求する速度で読み出し
て出力する。これにより、前記各画像データが、前記ハ
イビジョンモニタの複数の分割領域に配置されて表示さ
れる。

【００２１】

【実施例】［機能ブロック図の説明］本発明の一実施例
を図面に基づいて説明する。図１に画面表示制御装置１
を示す。画面表示制御装置１は、画像データ記憶手段２
および表示制御手段９を備えている。画像データ記憶手
段２は、複数のＮＴＳＣ方式のカメラ（図示せず）から
の画像データを、各画像データごとに記憶する。画像デ
ータ記憶手段２は、ＮＴＳＣメモリで構成されている。
ＮＴＳＣメモリとは、ＮＴＳＣモニタに対してなら、記
憶されたデータを、十分な読み出し速度で読み出しが可
能なメモリである。

【００２２】表示制御手段９は、複数の画像データ記憶
手段（ＮＭ１〜ＮＭＫ）に記憶された各カメラごとの画
像データが、ハイビジョンモニタ（図示せず）の複数の
分割領域に配置されて表示されるように、前記各画像デ
ータを画像表示信号として、前記ハイビジョンモニタが
要求する速度で前記ハイビジョンモニタに出力する。表
示制御手段９の詳細について説明する。表示制御手段９
は、高速記憶手段５、並列処理手段３、および画像信号
出力手段７を備えている。

【００２３】高速記憶手段５は、ハイビジョンモニタの
要求する速度で、記憶したデータを読み出し可能に構成
されている。並列処理手段３は、画像データ記憶手段２
に記憶された各画像データを、並列的に読み出し、高速
記憶手段５に記憶させる。画像信号出力手段７は、高速
記憶手段５に記憶されたデータを、ハイビジョンモニタ
の要求する速度で読み出して出力する。

【００２４】具体的には、高速記憶手段５は、前記ハイ
ビジョンモニタの１ライン分の記憶容量を有するライン
メモリを、ＲＧＢ成分ごとに２ライン分ずつ有してい
る。また、前記ハイビジョンモニタの複数の分割領域
は、縦をｍ行、横をｎ列で構成されている。前記ＮＴＳ
Ｃメモリは、前記分割領域に対応したｍ×ｎ枚の小基板
から構成されており、入力されたＮＴＳＣ方式の画像デ
ータについて、そのライン数がハイビジョン方式の一画
面のライン数のｍ／２となるように、データを間引くと
ともに、間引き後のデータについて、Ｒ成分、Ｇ成分、
およびＢ成分毎のデジタル信号に変換して記憶する。

【００２５】また、前記並列処理手段３は、ＲＧＢ各成
分について、同一行に配置されるｎ列の分割領域用の画
像データ記憶手段ＮＭ１〜ＮＭＫから、前記ｎ列分の分
割領域用の画像データをｎ列分並列的に読み出して、奇
数（ＯＤＤ）ピクセルは前記第１のラインメモリへ、偶
数（ＥＶＥＮ）ピクセルは第２のラインメモリへ、ｎ列
分並列的に記憶させる。すなわち、前記第１のラインメ
モリの半分にＯＤＤピクセルが記憶され、第２のライン
メモリの半分にＥＶＥＮピクセルが記憶される。

【００２６】前記画像信号出力手段７は、ＲＧＢ各成分
について、前記前記第１のラインメモリおよび第２のラ
インメモリの各半分の領域に、特定の１ライン分の画像
データが記憶されると、以下の処理を繰り返す。当該画
像データに続けて、つぎの１ラインの画像データについ
て、ＯＤＤピクセルは前記第１のラインメモリの残りの
領域に、ＥＶＥＮピクセルは第２のラインメモリの残り
の領域に、ｎ列分並列的に記憶させる。また、すでに２
つのラインメモリに記憶された前記画像データを、ＯＤ
ＤピクセルとＥＶＥＮピクセルを交互に読み出すことに
より、前記ハイビジョンモニタが要求する速度でデジタ
ルデータを出力させ、出力されたデジタルデータをアナ
ログデータに変換して、前記ハイビジョンモニタに出力
する。

【００２７】このように、書込み時には、前記ｎ列分の
分割領域用の画像データをｎ列分並列的に読み出して、
ＯＤＤピクセルは前記第１のラインメモリの半分の領域
に、ＥＶＥＮピクセルは第２のラインメモリの半分の領
域に、ｎ列分並列的に記憶させ、読み出し時には、前記
第１のラインメモリと前記第２のラインメモリを交互に
読み出す。これにより、前記小基板に対しては、ハイビ
ジョンモニタが要求する速度で読み出しできなくても、
また、ハイビジョンモニタが要求する速度の半分で読み
出しできるラインメモリを用いても、各カメラごとの画
像データを前記ハイビジョンモニタの複数の分割領域に
配置して表示することができる。

【００２８】また、ＲＧＢ成分ごとに２つのラインメモ
リを設け、前半と後半に分割して書込み、読み出しを行
なうことにより、書込みはｎ列分並列に行ない、読み出
しはシリアルで行なうというように各々の動作方法が異
なっても、データを正確に読み書きすることができる。

【００２９】このようにして、ＲＧＢ成分毎にハイビジ
ョンモニタの２ライン分の高速記憶手段を設けるだけ
で、各カメラごとの画像データを前記ハイビジョンモニ
タの複数の分割領域に配置して表示することができる。

【００３０】本実施例においては、ＮＴＳＣ方式のカメ
ラを用いて、各カメラごとの画像データをハイビジョン
モニタの複数の分割領域に配置して表示することができ
るので、簡易な構造で鮮明な画像を得ることができる。

【００３１】また、ハイビジョンモニタの１ライン分の
記憶容量を有する高速ラインメモリを、ＲＧＢの各成分
ごとに２ライン分設けるだけで、ＮＴＳＣカメラからの
画像データをハイビジョンモニタの複数の分割領域に配
置して表示することができる。

【００３２】［２４分割表示の概略］図２に、２４台の
ＮＴＳＣ方式のカメラの画像データを、横６×縦４＝２
４分割したハイビジョンモニタに表示する画面表示制御
装置のハードウェア構成の一例を示す。

【００３３】まず、図２に示す画像表示制御装置の概略
について説明する。本画像表示制御装置においては、２
４台のＮＴＳＣカメラからの画像データを、図３に示す
ように、番号割り付けを行ない、１台のハイビジョンモ
ニタに２４分割して表示する。本実施例においては、ハ
イビジョンモニタへの出力は、横１９２０ピクセル×縦
９６０ライン（２フィールド）で行なう。したがって、
図３に示すようにハイビジョンモニタを２４分割する
と、各小画面は、横３２０ピクセル×縦２４０ラインに
て構成される。なお、ハイビジョンモニタにおいてはも
インタレースを行なうので、１フィールドは４８０ライ
ンであり、各小画面については１フィールドは縦１２０
ラインとなる。

【００３４】図２に示すように、本画像表示制御装置
は、各チャンネルに対応する２４枚の小基板Ｋ１〜Ｋ２
４を有するとともに、ハイビジョンモニタの要求する速
度で読み出しが可能な高速ラインメモリＬ１、Ｌ２を、
ＲＧＢ成分ごとに計６ライン有する。

【００３５】図４に示すように、ラインメモリＬ１は、
奇数（ＯＤＤ）ピクセル用メモリであり、前半部ＬＦ１
と後半部ＬＢ１から構成されている。ラインメモリＬ２
は、偶数（ＥＶＥＮ）ピクセル用メモリであり、前半部
ＬＦ２と後半部ＬＢ２から構成されている。

【００３６】前記高速ラインメモリＬ１，Ｌ２への書込
みおよび読み出しは、つぎのようにして行なう。まず書
込みについて図４を用いて説明する。同一行に配置され
ている全てのチャンネルの第１ライン目ｌｉｎｅ１を６
チャンネル同時に、ラインメモリＬ１とＬ２の前半部
（ＬＦ１とＬＦ２）に書込む。すなわち、チャンネル１
の第１ライン目について第１〜第３２０ピクセルを書込
む（α参照）のと並行して、チャンネル１と同一行に配
置されているチャンネル３、チャンネル５、チャンネル
７、チャンネル９、およびチャンネル１１について、第
１〜第３２０ピクセルを書込む（β，γ参照）。すなわ
ち、第１チャンネルの第一ライン目の書込みが終了する
ときには、ハイビジョンモニタの１ライン目（１９２０
ピクセル）の書込みが終了することになる。

【００３７】なお、前記３２０ピクセルの書込みは、Ｏ
ＤＤピクセルを第１のラインメモリＬ１に、ＥＶＥＮピ
クセルを第２のラインメモリＬ２に交互に書込む。

【００３８】上記の様に、前半部ＬＦ１，ＬＦ２に書込
みを行なっている間に、後半部ＬＢ１，ＬＢ２にすでに
書込んでいるデータを順次読み出して、ハイビジョンモ
ニタに表示してゆく。具体的には、ＯＤＤピクセル用ラ
インメモリＬ１の後半部ＬＢ１に書込んだＯＤＤピクセ
ルと、ＥＶＥＮピクセル用ラインメモリＬ２の後半部Ｌ
Ｂ２に書込んだＥＶＥＮピクセルを交互に読み出し、チ
ャンネル１の第１ライン目の第１〜３２０ピクセルを読
み出す。つぎに、同様にして、チャンネル３の第１ライ
ン目の第１〜３２０ピクセルを読み出す。チャンネル
５、チャンネル７、チャンネル９、およびチャンネル１
１についても同様に行なう（δ参照）。

【００３９】この読み出しが終了すると、先程と同様に
して、チャンネル１、チャンネル３、チャンネル５、チ
ャンネル７、チャンネル９、およびチャンネル１１につ
いて、第２ライン目の書込みを前半部ＬＦ１，ＬＦ２に
対して行なう。このような第２ライン目の書込みと並行
して、前記第１ライン目の読み出しを行なうことを繰り
返して、第１行に配置されたチャンネルの表示が終了す
ると、すなわち、１フィールドである１２０ラインの表
示終了すると、つぎの行（第２行であるチャンネル２、
チャンネル４、チャンネル６、チャンネル８、チャンネ
ル１０、およびチャンネル１２）について同様に、書込
みおよび読み出しを繰り返す。

【００４０】このようにして、ハイビジョンモニタへ１
フィールド分である４列（４８０ライン）分の表示が終
了すると、第２フィールドを同様にして表示する。この
ようにして、ハイビジョンモニタへ２フィールド分であ
る９６０ライン分が表示される。これにより、２４台の
ＮＴＳＣ方式のカメラから与えられた画像データを、ハ
イビジョンモニタに表示することができる。

【００４１】なお、ハイビジョンモニタにはＲＧＢの三
成分をパラレルに与える必要があるので、前記書込みお
よび読み出しは、ＲＧＢの各成分ごとに行なわれる。

【００４２】また、本実施例においては、上記の様に、
書込みは並列で行ない、読み出しはシリアルで行なう。
したがって、ＲＧＢの各成分ごとに前半部および後半部
の２ライン分のラインメモリが必要となる。また、書込
み時に、ＯＤＤピクセルとＥＶＥＮピクセルを異なるラ
インメモリに交互に書込むのは、用いたラインメモリが
ハイビジョンモニタの読み出し速度の半分しかないから
である。なお、用いるラインメモリがハイビジョンモニ
タの読み出し速度以上のものであれば、このような交互
書込みは必要ない。

【００４３】［各部の説明］つぎに、図２に示す本画像
表示制御装置の各部について説明する。各小基板は、図
５に示すように、ＮＴＳＣ−ＲＧＢデコーダ３１、Ａ／
Ｄ変換部３３、フィールドバッファ３５、ＳＹＮＣセパ
レート＆ラインロック型フィーズロック３７、およびフ
ィールドバッファ書込みコントローラ３９を有してい
る。

【００４４】ＮＴＳＣ−ＲＧＢデコーダ３１は、図７に
示すようなＮＴＳＣ画像信号が与えられると、当該ＮＴ
ＳＣ画像信号からＲ成分、Ｇ成分、Ｂ成分を取り出し、
Ａ／Ｄ変換部３３に与える。Ａ／Ｄ変換部３３は、取り
出したＲ成分、Ｇ成分、Ｂ成分ごとの画像データを６．
２５ＭＨｚにてサンプリングし、８ビットのデジタルデ
ータに変換する。デジタルデータに変換されたＲ成分、
Ｇ成分、Ｂ成分の画像データはフィールドバッファ３５
に記憶される。なお、各ＮＴＳＣ画像信号の第２フィー
ルドの画像データ（第２４１ラインから第４８０ライン
のデータ）については、記憶しない。この理由は後述す
る。

【００４５】このようにして、図８に示すようにＲ成
分、Ｇ成分、Ｂ成分についてのデジタルデータがフィー
ルドバッファ３５に記憶される。図８において、Ｒ
_(1,1,1)の括弧のなかの３つの値は、Ｒ成分における、
チャンネル数、ライン数、ピクセル数を示す。すなわ
ち、Ｒ_(1,1,1)は、第１チャンネルの、第１ラインの、
第１ピクセルを示し、Ｒ_(1,3,320)は、第１チャンネル
の、第３ラインの、第３２０ピクセルを示す。Ｇ成分お
よびＢ成分についても同様である。

【００４６】フィールドバッファ３５は、図８に示すよ
うに、２の領域Ａ，Ｂを備えている。これは、ハイビジ
ョンモニタもインタレースを行なうので、第１フィール
ドのデータを領域Ａに、第２フィールドのデータを領域
Ｂに記憶するようにしたものである。

【００４７】ＳＹＮＣセパレート＆ラインロック型フェ
ーズロック３７は、入力されたＮＴＳＣ信号から、同期
信号（水平、垂直）を取り出す。フィールドバッファ書
込みコントローラ３９は、クロック５７（図２参照）か
ら与えられたクロックおよび前記同期信号に基づき、図
６に示すＡ／Ｄクロック（６．２５ＭＨｚ）を生成し、
Ａ／Ｄ変換部３３に与え、またＦＩＦＯクロック（２５
ＭＨｚ）を生成し、フィールドバッファ３５に与える。
このようにして、図６に示すＲＧＢ各成分毎のデータ
が、フィールドバッファ３５に記憶される。

【００４８】このようにして、図７に示すＮＴＳＣ入力
データが、図８に示すようにＲ成分、Ｇ成分、Ｂ成分に
ついてのデジタルデータとして記憶される。なお、各小
基板にはパラレルに画像データが与えられ、図８に示す
ようなデータ（２４０ライン×３２０ピクセル×３色）
が２４チャンネル分存在する。

【００４９】つぎに、図２に示すラインメモリＬＭにつ
いて説明する。ラインメモリＬＭは、Ｒ成分用のライン
メモリＲＬ、Ｇ成分用のラインメモリＧＬ、Ｂ成分用の
ラインメモリＢＬから構成されている。図９に、Ｒ成分
用のラインメモリＲＬを示す。ラインメモリＲＬは、第
１のラインメモリであるラインメモリＲＬＡと第２のラ
インメモリであるラインメモリＲＬＢから構成されてい
る。

【００５０】ラインメモリＲＬＡは、ラインバッファ群
ＲＬＡ１およびラインバッファ群ＲＬＡ２から構成され
ており、ラインバッファ群ＲＬＡ１は、ラインバッファ
ＲＬＡ１(1)〜ラインバッファＲＬＡ１(6)から構成され
ている。ラインバッファＲＬＡ２も同様である。また、
ラインメモリＲＬＢもラインメモリＲＬＡと同様であ
る。

【００５１】各ラインバッファは、読み出し速度がハイ
ビジョンモニタの読み出し速度の半分よりやや速いＦＩ
ＦＯ型のラインバッファである。また、その記憶容量
は、１のラインバッファでハイビジョン１ライン（１９
２０ピクセル）の１／６のデータ（３２０ピクセル）を
記憶することができる。

【００５２】同一行に配置されているチャンネル（図３
参照）、例えば、チャンネル１、チャンネル３、チャン
ネル５、チャンネル７、チャンネル９、およびチャンネ
ル１１について、前記各小基板のフィールドバッファか
らのデータをラインメモリＬＭにパラレルにデータを書
込む。例えば、書込むラインバッファと各チャンネルと
の関係は以下の様である。

【００５３】ＣＨ１（ＯＤＤピクセル）：ＲＬＡ１(1) ＣＨ１（ＥＶＥＮピクセル）：ＲＬＢ１(1) ＣＨ３（ＯＤＤピクセル）：ＲＬＡ１(2) ＣＨ３（ＥＶＥＮピクセル）：ＲＬＢ１(2) ＣＨ５（ＯＤＤピクセル）：ＲＬＡ１(3) ＣＨ５（ＥＶＥＮピクセル）：ＲＬＢ１(3) ＣＨ７（ＯＤＤピクセル）：ＲＬＡ１(4) ＣＨ７（ＥＶＥＮピクセル）：ＲＬＢ１(4) ＣＨ９（ＯＤＤピクセル）：ＲＬＡ１(5) ＣＨ９（ＥＶＥＮピクセル）：ＲＬＢ１(5) ＣＨ１１（ＯＤＤピクセル）：ＲＬＡ１(6) ＣＨ１１（ＥＶＥＮピクセル）：ＲＬＢ１(6) このようにして、前記６つのチャンネルの第１ラインの
ＯＤＤピクセルがパラレルにＲＬＡ１(1)〜ＲＬＡ１(6)
に書込まれ、６つのチャンネルの第１ラインのＥＶＥＮ
ピクセルがパラレルにＲＬＢ１(1)〜ＲＬＢ１(6)に書込
まれる。すなわち、前記６つのチャンネルの第１ライン
が２つのラインメモリを用いて各々の半分の領域に書込
まれる。

【００５４】このようにしてラインメモリにデータを書
込んだ状態を図１０に示す。図１０においては、図８の
データが、Ｒ成分用ラインバッファ群ＲＬＡ１，ＲＬＢ
１、Ｇ成分用ラインバッファ群ＧＬＡ１，ＧＬＢ１，Ｂ
成分用ラインバッファ群ＢＬＡ１，ＢＬＢ１に分けて、
ハイビジョン１ライン分（１９２０ピクセル）のデータ
が記憶されている。

【００５５】例えば、Ｒ成分については、ラインバッフ
ァ群ＲＬＡ１にＲ_(1,1,1)、Ｒ_(1,1,3₎，・・・・，Ｒ
_(1,1,319)が，ラインバッファ群ＲＬＢ１にＲ_(1,1,2)，
Ｒ_(1,1 _,4₎，・・・・，Ｒ_(1,1,320)が記憶されている。
同一行の他のチャンネルについても同様である。また、
Ｇ成分、Ｂ成分も同様にして記憶される。

【００５６】このようにして、ＲＧＢの各成分ごとに、
ハイビジョン１ライン分（１９２０ピクセル）のデータ
をＯＤＤピクセルとＥＶＥＮピクセルに分けて、２本の
ラインメモリに書込む。これにより２ラインメモリのそ
れぞれ半分が使用されることになる。

【００５７】読み出す際には、２本のラインメモリから
ＯＤＤピクセルとＥＶＥＮピクセルとを交互に読み出
す。例えば、Ｒ成分であれば、図９に示すラインバッフ
ァ群ＲＬＡ１とラインバッファ群ＲＬＢ１とを交互に読
み出す。具体的には、図１０に示すラインバッファ群Ｒ
ＬＡ１のＲ_(1,1,1)、ラインバッファ群ＲＬＢ１のＲ_(1,
1_,2)，ラインバッファ群ＲＬＡ１のＲ_(1,1,3)，ライン
バッファ群ＲＬＢ１のＲ(_1,1,4)，・・・・，ラインバ
ッファ群ＲＬＢ１のＲ_(1,1,320)と順次読み出す。この
ようにして、ラインバッファ群ＲＬＢ１のＲ_(1,11,320)
まで読み出す。読み出されたデジタルデータは、３ｃｈ
のＤ／Ａコンバータ２９（図２参照）でアナログデータ
に変換されて、ハイビジョンモニタに出力される。

【００５８】さらに、本実施例においては、この１ライ
ン分の読み出しと並行して、２本のラインメモリの残り
の半分に、そのつぎの１ライン分の書込みを行なう。例
えば、第１ライン目を読み出しているのであれば、それ
と並行して、第２ライン目の書込みを行なう。すなわ
ち、図９に示すラインバッファ群ＲＬＡ１およびライン
バッファ群ＲＬＢ１から読み出しているのと並行して、
ラインバッファ群ＲＬＡ２およびラインバッファ群ＲＬ
Ｂ２に書込みを行なうのである。書込み方法はラインバ
ッファ群ＲＬＡ１およびラインバッファ群ＲＬＢ１に書
込む場合と同様であるので、説明は省略する。

【００５９】このような処理を繰り返し、第１行に配置
されたチャンネルの１フィールドのライン（１２０ライ
ン）が処理されると、第２行に配置されたチャンネル
（チャンネル２，４，６，８，１０，１２）について同
様に処理される。かかる処理を第４行まで行なうことに
より、１フィールド分の表示が終了する。

【００６０】このようにして、本実施例においては、ハ
イビジョンモニタが要求する読み出し速度で読み出しが
できないＮＴＳＣ用の各子基板のフィールドバッファを
用いて、画像データを、ハイビジョンモニタの要求する
速度で出力することができる。

【００６１】つぎに、図１１を用いて、図２に示すライ
トコントローラ（ＬＷＣＯＮＴ）２１について説明す
る。ライトコントローラ（ＬＷＣＯＮＴ）２１は、ライ
ンバッファライトコントローラ５５、フィールドバッフ
ァリードコントローラ５１、ラインロック型フェーズロ
ック５３、発振器５７を備えている。発振器５７から３
３ＭＨｚのクロックが与えられると、ラインロック型フ
ェーズロック５３は、リードコントローラ（ＬＲＣＯＮ
Ｔ）２５（図２参照）から与えられたハイビジョン同期
信号に同期したクロックＣＫ１を出力する。ここで、３
３ＭＨｚのクロックＣＫ１を与えるようにしたのは、ハ
イビジョンのＨＳＹＮＣは、２９.６μｓであり、２９.
６μｓ間に、１９２０ピクセル（１ライン）×（１／
６）×（３）＝９６０ピクセル読み出せればよいからで
ある。

【００６２】なお、前記「１／６」としたのは、６つの
小画面が各ラインバッファにパラレルに書込まれる為で
あり、前記「×３」としたのは、シリアルデータである
ＲＧＢの３成分をパラレルにてラインメモリに書込む必
要があるからである。

【００６３】前記クロックは、フィールドバッファリー
ドコントローラ５１に与えられる。フィールドバッファ
リードコントローラ５１は、２４チャンネルのフィール
ドバッファに、当該クロックを与えるとともに、さら
に、同一行に配置された小画面に対応する６チャンネル
分のいずれの行を選択するかを決定する為に、マルチプ
レクサ４１に切換え信号ＣＨｍを出力する。また、フィ
ールドバッファリードコントローラ５１は、１〜２４チ
ャンネルのフィールドバッファに読み出し信号ＲＥを与
える。

【００６４】ラインバッファライトコントローラ５５に
は、ラインロック型フェーズロック５３から前記クロッ
クＣＫ１が与えられ、さらに、リードコントローラ２５
（図２参照）からハイビジョン同期信号が与えられる。
ラインバッファライトコントローラ５５は、書込み信号
ＷＥを出力する。書込み信号ＷＥは、Ｒ成分用を書込み
信号ＲＷＥとし、さらにＥＶＥＮピクセル用を書込み信
号ＲＷＥ（Ｅ）とし、ＯＤＤピクセル用を書込み信号Ｒ
ＷＥ（Ｏ）とする。Ｇ成分、Ｂ成分についても同様であ
る。また、ラインバッファライトコントローラ５５は、
ラインメモリの前半部を用いるのか、後半部を用いるの
かを切換える切換え部５４に切換え信号ＣＨＧ１を出力
する。

【００６５】つぎに、図１１、図１２を用いて、フィー
ルドバッファの画像データをラインメモリに書込む動作
について説明する。なお、図１１において、ラインバッ
ファ群ＲＬＡ１，ＲＬＡ２は説明の為に離して表わして
いる。

【００６６】また、書込みの説明は、ＲＧＢの各成分の
うち、第１チャンネルのフィールドバッファ３５Ｋ１の
Ｒ成分のデータを、Ｒ成分用のラインメモリＲＬＡおよ
びラインメモリＲＬＢに書込む場合について説明する。

【００６７】フィールドバッファリードコントローラ５
１は、図１２に示すように、ハイビジョン同期信号ＨＳ
ＹＮＣに合せて、読み出し信号ＲＥを、チャンネル１の
フィールドバッファ３５Ｋ１に与える。なお、読み出し
信号ＲＥは、ＬＯＷレベル時に読み出し可能となる。

【００６８】フィールドバッファ３５Ｋ１は、クロック
ＣＫ１が与えられると、そのタイミングでＤＡＴＡ信号
を、マルチプレクサ４１に出力する。また、フィールド
バッファリードコントローラ５１は、切換え信号ＣＨｍ
を出力する。これにより、マルチプレクサ４１は、チャ
ンネル１のデータをデマルチプレクサ４３１、４３２に
出力する。

【００６９】デマルチプレクサ４３１，４３２は与えら
れたデータからＲ成分のみを取り出し、デマルチプレク
サ４５Ｒ１，４５Ｒ２に出力する。デマルチプレクサ４
５Ｒ１，４５Ｒ２は、与えられたデータを、ＯＤＤピク
セルとＥＶＥＮピクセル用分配して、ラインバッファ群
ＲＬＡ１，ＲＬＡ２，ＲＬＢ１，ＲＬＢ２に出力する。

【００７０】ラインバッファライトコントローラ５５
は、前記クロックＣＫ１に基づき、図１２に示すよう
に、Ｒ成分のＯＤＤピクセル用書込み信号ＲＷＥ
（Ｏ）、Ｇ成分のＯＤＤピクセル用を書込み信号ＧＷＥ
（Ｏ）、Ｂ成分のＯＤＤピクセル用書込み信号ＢＷＥ
（Ｏ）、Ｒ成分のＥＶＥＮピクセル用書込み信号ＲＷＥ
（Ｅ）、Ｇ成分のＥＶＥＮピクセル用書込み信号ＧＷＥ
（Ｅ）、Ｂ成分のＥＶＥＮピクセル用書込み信号ＲＷＥ
（Ｅ）を順次出力する。

【００７１】切換え部５４は、切換え信号ＣＨＧ１がＬ
ＯＷレベルであれば、書込み信号Ｅをラインメモリの前
半部（ラインバッファ群ＲＬＡ１およびラインバッファ
群ＲＬＢ１）に与え、ＨＩＧＨレベルであれば、書込み
信号Ｅをラインメモリの後半部（ラインバッファ群ＲＬ
Ａ２およびラインバッファ群ＲＬＢ２）に与える。

【００７２】この書込み信号Ｅが与えられると、前記ク
ロックＣＫ１のタイミングでデータが書込みまれる。こ
のようにして、フィールドバッファ３５Ｋ１のデータが
ラインバッファ群ＲＬＡ１およびラインバッファ群ＲＬ
Ｂ１に書込まれる。なお、このような書込みは、既に述
べたようにチャンネル１と同一行に配置されている他の
５つのチャンネルに対しても同時に行なわれる。

【００７３】つぎの同期信号ＨＳＹＮＣが与えられると
（１ライン分終了すると）、前記切換信号ＣＨＧ１は、
ＬＯＷレベルからＨＩＧＨレベルへ切換わる。これによ
り、切換え部５４は、ラインメモリの前半部（ラインバ
ッファ群ＲＬＡ１およびラインバッファ群ＲＬＢ１）に
与えていた書込み信号ＷＲＥを、ラインメモリ後半部
（ラインバッファ群ＲＬＡ２およびラインバッファ群Ｒ
ＬＢ２）に与える。

【００７４】フィールドバッファリードコントローラ５
１は、図２に示すリードコントローラ２５から、ＬＷＣ
ＯＮＴ用切換え信号を受け取ると、マルチプレクサ４１
に切換え信号ＣＨｍを出力する。これにより、第１行目
に配置されているチャンネルから第２行目に配置されて
いるチャンネルのデータがラインメモリに与えられる。

【００７５】図１６に、上記の様な１２０ライン毎の切
換えのタイミングチャートを示す。このようにして、全
ての行（１Ｙ〜４Ｙ）に配置されたチャンネルのデータ
を読み出すことができる。

【００７６】つぎに、小基板データ処理部２３１（図２
参照）について説明する。小基板データ処理部２３１
は、ラインメモリと対応する４枚のフィールドバッファ
とを接続する。図１３に、小基板データ処理部２３１の
構成図を示す。小基板データ処理部２３１は、４ｔｏ１
マルチプレクサ４１、１ｔｏ３マルチプレクサ４３Ａ、
１ｔｏ２デマルチプレクサ４５Ｒ、４５Ｇ、および４５
Ｂを備えている。

【００７７】４ｔｏ１マルチプレクサ４１は、切換え信
号ＣＨｍが与えられる度に、第１行目から第４行目ま
で、出力する８ビットデータを切換える。この８ビット
データは、ＲＧＢの時系列で与えられるので、１ｔｏ３
デマルチプレクサ４３１でＲＧＢの各成分に分割され
る。さらに、１ｔｏ２デマルチプレクサ４５Ｒ１，４５
Ｇ１，４５Ｂ１は、ＲＧＢの各成分毎の８ビットデータ
を、ＯＤＤピクセル用のラインメモリＲＬＡ，ＧＬＡ，
ＢＬＡとＥＶＥＮピクセル用のラインメモリＲＬＢ，Ｇ
ＬＢ，ＢＬＢに分割して与える。

【００７８】なお、本実施例においては、前記小基板処
理部を、図２に示すように計６列分有している。

【００７９】つぎに、図１４を用いて、図２に示すリー
ドコントローラ（ＬＲＣＯＮＴ）２５について説明す
る。リードコントローラ２５は、ラインバッファリード
コントローラ７３、ハイビジョン同期信号生成部７７、
ＤＡＣ関係コントロール信号生成部７５、ＬＷＣＯＮＴ
用切換え信号生成部７１、発振器７８を備えている。

【００８０】発振器７８から７４.２５ＭＨｚのクロッ
クが与えられると、ハイビジョン同期信号生成部７７
は、ハイビジョン同期信号（水平・垂直）を出力する。
ＤＡＣ関係コントロール信号生成部７５は、このハイビ
ジョン同期信号をＤＡＣ２９（図２参照）に出力し、Ｄ
ＡＣ２９は、与えられたハイビジョン同期信号に基づ
き、Ｄ／Ａ変換を行なう。ＬＷＣＯＮＴ用切換え信号生
成部７１は、同一行に配置されているチャンネルのライ
ン数（１フィールド１２０ライン）だけ、水平同期信号
ＨＳＹＮＣを受けると、ＬＷＣＯＮＴ用切換え信号を出
力する。

【００８１】ラインバッファリードコントローラ７３
は、７４.２５ＭＨｚのクロック信号ＣＫ２をラインメ
モリに出力する。また、ラインバッファ読み出し信号Ｌ
ＲＥ１〜ＬＲＥ６を出力する。ラインバッファリードコ
ントローラ７３は、ラインメモリの前半部を用いるの
か、後半部を用いるのかを切換える切換え部７６に切換
え信号ＣＨＧ２を出力する。

【００８２】つぎに、図１４、図１５を用いて、ライン
メモリからの読み出し動作について説明する。図１４に
おいては、Ｒ成分用のラインバッファＲＬＡ１(1)〜Ｒ
ＬＡ１(6)，ＲＬＢ１(1)〜ＲＬＢ１(6)を用いて説明す
る。なお、ラインバッファ群ＲＬＡ１，ＲＬＢ１があわ
さった容量は、ハイビジョン１ライン分（１９２０ピク
セル）となる。

【００８３】ラインバッファリードコントローラ７３
は、図１５に示すように、クロック信号ＣＫ２およびラ
インバッファ読み出し信号ＬＲＥ１〜ＬＲＥ６を出力す
る。ラインバッファ読み出し信号ＬＲＥ１〜ＬＲＥ６は
ＬＯＷレベルで読み出しが可能となる為、図に示す場合
には、クロックＣＫ２のタイミングで、順次、１Ｘ〜６
Ｘまで読み出される。

【００８４】具体的には、図１０に示すラインバッファ
ＲＬＡ１(1)のＲ_(1,1,1)、ラインバッファＲＬＢ１(1)
のＲ_(1,1,2)，ラインバッファＲＬＡ１(1)の
Ｒ_(1,1,3)，ラインバッファＲＬＢ１(1)のＲ_(1,1,4)，
・・・・，ラインバッファＲＬＢ１(1)のＲ_(1,1,320)と
順次読み出す。つぎに、図１５に示すように、読み出し
信号ＬＲＥ２がＬＯＷレベルになるので、ラインバッフ
ァＲＬＡ１(2)のＲ_(3,1,1)、ラインバッファＲＬＢ１
(2)のＲ_(3,1,2)，・・・・，ラインバッファＲＬＢ１
(2)のＲ_(3,1,320)を読み出す。これを、順次繰り返し、
Ｒ_(1,11,320)まで読み出す。

【００８５】なお、ラインバッファリードコントローラ
７３が出力する切換え信号ＣＨＧ２は図１５に示すよう
に、切換え信号ＣＨＧ１と逆になっている。これによ
り、ラインバッファ群ＲＬＡ１およびＲＬＢ１に書込み
を行なっている場合は、ラインバッファ群ＲＬＡ２およ
びＲＬＢ２から読み出しを行ない、ラインバッファ群Ｒ
ＬＡ２およびＲＬＢ２に書込みを行なっている場合は、
ラインバッファ群ＲＬＡ１およびＲＬＢ１から読み出し
を行なうこととなる。

【００８６】つぎに、図１７を用いて、図２に示すライ
ンバッファデータ処理部２７を示す。ラインバッファデ
ータ処理部２７は、６ｔｏ１マルチプレクサ６１、２ｔ
ｏ１マルチプレクサ６３Ｒ、６３Ｇ、および６３Ｂを備
えている。

【００８７】６ｔｏ１マルチプレクサ４１には、図１０
に示すようなデータが順次、第１列目（１Ｘ）から第６
列目（６Ｘ）に切換わりながら、データが与えられる。
その際、ＲＧＢの各成分ごとに、ＯＤＤピクセルとＥＶ
ＥＮピクセルの双方のデータが同時に読み出されるが、
２ｔｏ１マルチプレクサ６３Ｒ，６３Ｇ，６３ＢがＯＤ
ＤピクセルとＥＶＥＮピクセルのデータを交互に切換え
て出力する。

【００８８】［他の応用例］なお、本実施例において
は、従来のＮＴＳＣメモリを用いて、２４分割したハイ
ビジョンモニタに表示させる為に、２４のＮＴＳＣカメ
ラからの画像メモリを一旦記憶した後、高速のラインメ
モリに書込んでから、ハイビジョンモニタの読み出し速
度に合致するように読み出すようにしている。しかし、
このような構成に限られることなく、図１８に示すよう
に、ＮＴＳＣカメラの台数分だけ、ハイビジョンモニタ
の読み出し速度に合致する高速画像メモリを用いるよう
にしてもよい。この例では、表示制御手段９は、各画像
データ記憶手段８１ａ〜８１ｎの切換えを行なうだけで
よく、ラインメモリは不要となる。

【００８９】なお、本実施例においては、ＮＴＳＣ画像
データの２フィールドのデータを使用しないようにして
いる。これは、ハイビジョン方式がＮＴＳＣ方式の約２
倍の走査線を有し、かつ前記実施例では縦に４分割して
いる為、４／２＝２としたものである。すなわち、縦ｍ
行の分割領域にＮＴＳＣ方式の画像データを表示する為
には、前記小基板は、各小画面のライン数がハイビジョ
ン方式の一画面のライン数のｍ／２となるように、デー
タを間引けばよい。したがって、縦方向の分割数は、間
引きするライン数を調整することにより、例えば、８分
割するのであれば、ＮＴＳＣ方式の画像データについて
４ラインを１ラインに間引けばよく、６分割するのであ
れば、３ラインを１ラインに間引けばよい。その際、デ
ータ補間をおこなうことにより、画像表示をなめらかに
することができる。

【００９０】また、本実施例においては、２４台のＮＴ
ＳＣカメラからの画像データを、６×４の２４分割した
ハイビジョンモニタに表示させるようにしているが、横
方向の分割数は、ＮＴＳＣ方式の画像データ信号を、Ａ
／Ｄ変換する際のサンプリング数を変更することによ
り、変更することができる。

【００９１】このように、２４分割に限らず、１６分割
でも、４８分割でも可能である。

【００９２】なお、本実施例においては、画像データの
読み出し速度が遅いＮＴＳＣカメラ用のメモリからの画
像データを、読み出し速度の速いハイビジョンモニタに
表示する場合について説明したが、画像データの読み出
し速度が遅いメモリに記憶された画像データを、読み出
し速度の速い表示装置に出力する場合に応用することが
できる。

【００９３】

【発明の効果】請求項１の画面表示制御装置において
は、画像データ記憶手段は、複数のＮＴＳＣ方式のカメ
ラからの画像データを、各画像データごとに記憶する。
表示制御手段は、前記画像データ記憶手段に記憶された
各カメラごとの画像データがハイビジョンモニタの複数
の分割領域に配置されて表示されるように、前記各画像
データを画像表示信号として、前記ハイビジョンモニタ
が要求する速度で前記ハイビジョンモニタに出力する。
これにより、各カメラごとの画像データが、前記ハイビ
ジョンモニタの複数の分割領域に配置されて表示され
る。したがって、簡易な構造で鮮明な画像を得ることが
できる画面表示制御装置を提供することができる請求項
２の画面表示制御装置においては、前記並列処理手段
は、前記画像データ記憶手段に記憶された各画像データ
を、並列的に読み出し、前記高速記憶手段に記憶させ
る。したがって、前記画像データ記憶手段に記憶された
各画像データの読み出し速度が、前記ハイビジョンモニ
タの読み出し速度より遅くとも、各カメラごとの画像デ
ータが、前記ハイビジョンモニタの複数の分割領域に配
置して表示することができる。これにより、より簡易な
構造で鮮明な画像を得ることができる画面表示制御装置
を提供することができる。

【００９４】請求項３の画面表示制御装置においては、
データの書込みおよび読み出しは、第１のラインメモリ
と第２のラインメモリを交互に行なわれ、前記並列処理
手段が、前記２つのラインメモリの前半部の各ブロック
に対して、前記読み出した画像データを並列的に記憶し
ている場合には、前記画像信号出力手段は、前記２つの
ラインメモリの後半部の各ブロックに対して直列的に読
み出す。一方、前記並列処理手段が、前記２つのライン
メモリの後半部の各ブロックに対して、前記読み出した
画像データを並列的に記憶している場合には、前記画像
信号出力手段は、前記２つのラインメモリの前半部の各
ブロックに対して直列的に読み出す。

【００９５】したがって、前記ラインメモリの読み出し
速度が、ハイビジョンモニタの要求する読み出し速度の
半分であっても、各カメラごとの画像データを前記ハイ
ビジョンモニタの複数の分割領域に配置して表示するこ
とができる。また、前半部と後半部に分けて読み書きを
行なうので、読み出しと書込みの方法が異なっても、デ
ータの読み書きを正確に行なうことができる。これによ
り、より簡易な構造で鮮明な画像を得ることができる画
面表示制御装置を提供することができる。

【００９６】請求項４の画面表示制御装置においては、
前記ＮＴＳＣメモリは、入力されたＮＴＳＣ方式の画像
データについて、そのライン数がハイビジョン方式の一
画面のライン数のｍ／２となるように、データを間引
く。これにより、縦ｍ行の分割領域にＮＴＳＣ方式の画
像データを適切に表示することができる。

【００９７】また、前記並列処理手段は、ＲＧＢ各成分
について、同一行に配置されるｎ列の分割領域用の小基
板から、前記ｎ列分の分割領域用の画像データをｎ列分
並列的に読み出して、奇数ピクセルは前記第１のライン
メモリに偶数ピクセルは第２のラインメモリへｎ列分並
列的に記憶させる。前記画像信号出力手段は、ＲＧＢ各
成分について、前記前記第１のラインメモリおよび第２
のラインメモリに、特定の１ライン分の画像データが記
憶されると、以下の処理を繰り返す。当該画像データに
続けて、つぎの１ラインの画像データについて、奇数ピ
クセルは前記第１のラインメモリに偶数ピクセルは第２
のラインメモリへｎ列分並列的に記憶させ、２つのライ
ンメモリに記憶された前記画像データを交互に読み出す
ことにより、前記ハイビジョンモニタが要求する速度で
デジタルデータを出力させ、出力されたデジタルデータ
をアナログデータに変換して、前記ハイビジョンモニタ
に出力する。

【００９８】このように、書込み時には、前記ｎ列分の
分割領域用の画像データをｎ列分並列的に読み出して、
奇数ピクセルは前記第１のラインメモリに偶数ピクセル
は第２のラインメモリへｎ列分並列的に記憶させ、読み
出し時には、前記第１のラインメモリと前記第２のライ
ンメモリを交互に読み出すことにより、前記小基板にハ
イビジョンモニタが要求する速度で読み出しできなくて
も、また、ハイビジョンモニタが要求する速度の半分で
読み出しできるラインメモリを用いて、各カメラごとの
画像データを前記ハイビジョンモニタの複数の分割領域
に配置して表示することができる。すなわち、より簡易
な構造で鮮明な画像を得ることができる画面表示制御装
置を提供することができる。

【００９９】請求項５の画面表示制御装置においては、
前記並列処理手段は、前記画像データ記憶手段に記憶さ
れた各画像データを、並列的に読み出し、前記高速記憶
手段に記憶させる。前記高速記憶手段は、少なくとも前
記表示手段の１ライン分の画像データの記憶容量を有す
る。前記画像信号出力手段は、前記高速記憶手段に記憶
されたデータを前記表示手段の要求する速度で読み出し
て出力する。これにより、各カメラごとの画像データ
が、前記ハイビジョンモニタの複数の分割領域に配置さ
れて表示される。すなわち、より簡易な構造で鮮明な画
像を得ることができる画面表示制御装置を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明にかかる一実施例である画像表示制御装
置１の機能ブロック図である。

【図２】画像表示装置１のハードウェア構成の一例を示
す図である。

【図３】ハイビジョンモニタの画面を２４分割した場合
の、入力チャンネルナンバーレイアウトを示す図であ
る。

【図４】ラインメモリへの書込み、読み出しを説明する
為の図である。

【図５】小基板Ｋ１の構成図である。

【図６】Ａ／Ｄ変換部３３におけるデータ変換のタイミ
ングチャートを示す図である。

【図７】入力されるＮＴＳＣデータ（アナログデータ）
を示す図である。

【図８】フィールドバッファ３５に記憶されたデジタル
データを示す図である。

【図９】Ｒ成分用のラインメモリＲＬを示す図である。

【図１０】ラインメモリにデータを書込んだ状態を示す
図である。

【図１１】ラインメモリへの書込み動作を説明する為の
図である。

【図１２】ラインメモリへの書込み動作のタイミングチ
ャートである。

【図１３】小基板データ処理部２３１の構成図である。

【図１４】ラインメモリからの読み出し動作を説明する
為の図である。

【図１５】ラインメモリからの読み出し動作のタイミン
グチャートである。

【図１６】１２０ライン毎の切換えのタイミングチャー
トである。

【図１７】ラインバッファデータ処理部の構成を示す図
である。

【図１８】他の実施例である画像表示制御装置の機能ブ
ロック図である。

【図１９】従来の監視システム１０１の全体構成図であ
る。

【符号の説明】

３・・・・・・・・並列処理手段５・・・・・・・・高速記憶手段７・・・・・・・・画像信号出力手段Ｋ１〜Ｋ２４・・・小基板ＬＭ・・・・・・・ラインメモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/00 Ｓ 9471−5Ｇ 5/14 Ａ 9471−5Ｇ 5/36 ５２０Ｌ 9471−5Ｇ５３０Ｅ 9471−5ＧＦ 9471−5ＧＨ０４Ｎ 5/93 7/015 7/18 Ｕ

Claims

【特許請求の範囲】

【請求項１】複数のＮＴＳＣ方式のカメラからの画像デ
ータを、各画像データごとに記憶する画像データ記憶手
段、前記画像データ記憶手段に記憶された各カメラごとの画
像データがハイビジョンモニタの複数の分割領域に配置
されて表示されるように、前記各画像データを画像表示
信号として、前記ハイビジョンモニタが要求する速度で
前記ハイビジョンモニタに出力する表示制御手段、を備えたことを特徴とする画面表示制御装置。
【請求項２】請求項１の画面表示制御装置において、前記画像データ記憶手段は、記憶されたデータをＮＴＳ
Ｃモニタの要求する速度で読み出し可能なＮＴＳＣメモ
リであり、前記表示制御手段は、前記ハイビジョンモニタの要求する速度で、記憶された
データを読み出し可能な高速記憶手段、前記画像データ記憶手段に記憶された各画像データを、
並列的に読み出し、前記高速記憶手段に記憶させる並列
処理手段、前記高速記憶手段に記憶されたデータを前記ハイビジョ
ンモニタの要求する速度で読み出して出力する画像信号
出力手段、を備えたことを特徴とする画面表示制御装置。
【請求項３】請求項２の画面表示制御装置において、 1)前記高速記憶手段は、複数のブロックから構成された
前半部および複数のブロックから構成された後半部から
なるラインメモリであって、前記ハイビジョンモニタの
１ライン分の記憶容量を有するラインメモリを、ＲＧＢ
の各成分ごとに２ラインずつ有しており、前記２つのラ
インメモリのうち第１のラインメモリは奇数ピクセル用
であり、他のラインメモリである第２のラインメモリは
偶数ピクセル用であり、 2)データの書込みおよび読み出しは、第１のラインメモ
リと第２のラインメモリを交互に行なわれ、 3)前記並列処理手段が、前記２つのラインメモリの前半
部の各ブロックに対して、前記読み出した画像データを
並列的に記憶している場合には、前記画像信号出力手段
は、前記２つのラインメモリの後半部の各ブロックに対
して直列的に読み出し、 4)前記並列処理手段が、前記２つのラインメモリの後半
部の各ブロックに対して、前記読み出した画像データを
並列的に記憶している場合には、前記画像信号出力手段
は、前記２つのラインメモリの前半部の各ブロックに対
して直列的に読み出すこと、をＲＧＢの各成分ごとに行なうことを特徴とする画面表
示制御装置。
【請求項４】請求項３の画面表示制御装置において、 1)前記ハイビジョンモニタの複数の分割領域は、縦をｍ
行、横をｎ列で構成されており、 2)前記ＮＴＳＣメモリは、前記分割領域に対応したｍ×
ｎ枚の小基板から構成されており、入力されたＮＴＳＣ
方式の画像データについて、そのライン数がハイビジョ
ン方式の一画面のライン数のｍ／２となるように、デー
タを間引くとともに、間引き後のデータについて、Ｒ成
分、Ｇ成分、およびＢ成分毎のデジタル信号に変換して
記憶し、 3)前記並列処理手段は、ＲＧＢ各成分について、同一行
に配置されるｎ列の分割領域用の小基板から、前記ｎ列
分の分割領域用の画像データをｎ列分並列的に読み出し
て、奇数ピクセルは前記第１のラインメモリに偶数ピク
セルは第２のラインメモリへｎ列分並列的に記憶させ、 4)前記画像信号出力手段は、ＲＧＢ各成分について、前
記前記第１のラインメモリおよび第２のラインメモリ
に、特定の１ライン分の画像データが記憶されると、以
下の41)および42)の処理を繰り返すこと、 41)当該画像データに続けて、つぎの１ラインの画像デ
ータについて、奇数ピクセルは前記第１のラインメモリ
に偶数ピクセルは第２のラインメモリへｎ列分並列的に
記憶させ、 42)２つのラインメモリに記憶された前記画像データを
交互に読み出すことにより、前記ハイビジョンモニタが
要求する速度でデジタルデータを出力させ、出力された
デジタルデータをアナログデータに変換して、前記ハイ
ビジョンモニタに出力すること、を特徴とする画面表示制御装置。
【請求項５】複数の画像データを、領域分割した表示手
段の各領域に配置して表示する画面表示制御装置であっ
て、複数の画像データを、各画像データごとに記憶する画像
データ記憶手段、少なくとも前記表示手段の１ライン分の画像データの記
憶容量を有し、前記表示手段の要求する速度で読み出し
可能な高速記憶手段、前記画像データ記憶手段に記憶された各画像データを、
並列的に読み出し、前記高速記憶手段に記憶させる並列
処理手段、前記高速記憶手段に記憶されたデータを前記表示手段の
要求する速度で読み出して出力する画像信号出力手段、を備えたことを特徴とする画面表示制御装置。