JPH0715868B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH0715868B2 JPH0715868B2 JP58180509A JP18050983A JPH0715868B2 JP H0715868 B2 JPH0715868 B2 JP H0715868B2 JP 58180509 A JP58180509 A JP 58180509A JP 18050983 A JP18050983 A JP 18050983A JP H0715868 B2 JPH0715868 B2 JP H0715868B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- pattern
- layer
- sensitive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/093—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antistatic means, e.g. for charge depletion
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はパターン形成方法に関し、特に電子線露光によ
るマスクのパターンあるいは半導体装置の回路パターン
の形成に使用されるものである。
るマスクのパターンあるいは半導体装置の回路パターン
の形成に使用されるものである。
従来、電子線露光によりガラス基板上にマスクパターン
を形成する場合、まず、第１図に示す如くガラス基板１
上に例えばスパッタ法により約0.1μｍのCr層２を形成
し、更に電子線感応レジスト３を例えば回転塗布により
約0.6μｍ塗布する。次に、180Cでプリベーキングを行
なった後、室温まで冷却し、次いで電子線露光装置を用
いて電子線を前記電子線感応レジスト３に照射した後、
現像し、更にレジストパターンをマスクとしてCr層２を
エッチングすることにより所望のパターンを形成してい
る。
を形成する場合、まず、第１図に示す如くガラス基板１
上に例えばスパッタ法により約0.1μｍのCr層２を形成
し、更に電子線感応レジスト３を例えば回転塗布により
約0.6μｍ塗布する。次に、180Cでプリベーキングを行
なった後、室温まで冷却し、次いで電子線露光装置を用
いて電子線を前記電子線感応レジスト３に照射した後、
現像し、更にレジストパターンをマスクとしてCr層２を
エッチングすることにより所望のパターンを形成してい
る。
また、半導体ウェハ上に回路パターンを形成する場合に
も、第２図に示す如く、シリコン基板４上に例えば酸
化、気相成長等により絶縁層５を形成し、更に電子線感
応レジスト３を塗布した後、同様に電子線露光、現像、
エッチングを行なうことにより所望のパターンを形成し
ている。
も、第２図に示す如く、シリコン基板４上に例えば酸
化、気相成長等により絶縁層５を形成し、更に電子線感
応レジスト３を塗布した後、同様に電子線露光、現像、
エッチングを行なうことにより所望のパターンを形成し
ている。
しかしながら、電子線露光を行なうと、レジストの破片
が飛散することがあり、このレジスト破片が以下のよう
な種々の悪影響を生じさせる原因となる。
が飛散することがあり、このレジスト破片が以下のよう
な種々の悪影響を生じさせる原因となる。
（ｉ）ポジ型電子線感応レジストの場合、電子線を照射
した領域に、またネガ型電子線感応レジストの場合、未
露光の領域にそれぞれレジストの破片が付着すると、そ
の箇所においてレジスト厚が増加するため、適正現像を
行なった際、レジストが溶解しないで残る。したがっ
て、その箇所では本来エッチングされるべき層が残存し
てしまうため、これが欠陥となり、マスクあるいは半導
体装置の歩留りを低下させる。
した領域に、またネガ型電子線感応レジストの場合、未
露光の領域にそれぞれレジストの破片が付着すると、そ
の箇所においてレジスト厚が増加するため、適正現像を
行なった際、レジストが溶解しないで残る。したがっ
て、その箇所では本来エッチングされるべき層が残存し
てしまうため、これが欠陥となり、マスクあるいは半導
体装置の歩留りを低下させる。
（ii）レジスト破片が露光装置の電子線光学鏡筒に付着
した場合、その後の露光中にビームのチャージアップが
起こったり、その結果生じるビームドリフトが増加して
パターン精度が悪くなる場合がある。
した場合、その後の露光中にビームのチャージアップが
起こったり、その結果生じるビームドリフトが増加して
パターン精度が悪くなる場合がある。
（iii）レジスト破片が露光装置の各種測定用部品の周
辺に付着した場合、露光装置の調整が困難となり、付着
したレジスト破片を低速度で走査したビームにより再蒸
発させることができないと、その部品を交換する必要が
でてくる。
辺に付着した場合、露光装置の調整が困難となり、付着
したレジスト破片を低速度で走査したビームにより再蒸
発させることができないと、その部品を交換する必要が
でてくる。
上述したレジスト破片の飛散は電子線のドーズ量に依存
し、高ドーズ量となるほど顕著になることから、その原
因の一つとして露光中のレジストの静電破壊が考えられ
る。
し、高ドーズ量となるほど顕著になることから、その原
因の一つとして露光中のレジストの静電破壊が考えられ
る。
すなわち、例えば第３図に示すようにビーム電流Ib、レ
ジスト抵抗Ｒがともに大きいと、レジスト３表面とCr層
２面との間の電界強度が著しく増加する。例えば、レジ
スト３の厚さを0.6μｍ、Cr層２の厚さを0.1μｍ、Ib＝
2000（nA）、Ｒ＝10（ｋΩ）とすると、電子線が照射さ
れた箇所では局部的に−Ib・Ｒ（Ｖ）の電圧が印加され
ることに相当し、電界強度は3.3（kV/cm）となる。この
結果、レジスト３が静電破壊を起こし、レジスト破片が
飛散すると考えられる。
ジスト抵抗Ｒがともに大きいと、レジスト３表面とCr層
２面との間の電界強度が著しく増加する。例えば、レジ
スト３の厚さを0.6μｍ、Cr層２の厚さを0.1μｍ、Ib＝
2000（nA）、Ｒ＝10（ｋΩ）とすると、電子線が照射さ
れた箇所では局部的に−Ib・Ｒ（Ｖ）の電圧が印加され
ることに相当し、電界強度は3.3（kV/cm）となる。この
結果、レジスト３が静電破壊を起こし、レジスト破片が
飛散すると考えられる。
本発明は上記事情に鑑みてなされたものであり、電子線
感応レジストの破片が飛散するのを防止して、マスク、
半導体装置等の歩留りを向上させるとともに露光装置へ
の悪影響を解消し得るペターン形成方法を提供しようと
するものである。
感応レジストの破片が飛散するのを防止して、マスク、
半導体装置等の歩留りを向上させるとともに露光装置へ
の悪影響を解消し得るペターン形成方法を提供しようと
するものである。
〔発明の概要〕 本発明のパターン形成方法は、被処理物上に電子線感応
レジストを塗布し、電子線露光を行なった後、現像し、
さらに被処理物をエッチングすることによりパターンを
形成するにあたり、電子線露光前に、電子線感応レジス
トが塗布された被処理物を冷却後、室温に戻し電子線感
応レジスト表面に水の層を形成することにより導電性を
増加させることを特徴とするものである。
レジストを塗布し、電子線露光を行なった後、現像し、
さらに被処理物をエッチングすることによりパターンを
形成するにあたり、電子線露光前に、電子線感応レジス
トが塗布された被処理物を冷却後、室温に戻し電子線感
応レジスト表面に水の層を形成することにより導電性を
増加させることを特徴とするものである。
本発明の他のパターン形成方法は、被処理物上に電子線
感応レジストを塗布し、電子線露光を行なった後、現像
し、更に被処理物をエッチングすることによりパターン
を形成するにあたり、電子線露光前に、電子線感応レジ
スト表面にイソプロピルアルコールの層を形成した後、
イソプロピルアルコールを気化させて気化熱を奪い電子
線感応レジスト表面に水とイソプロピルアルコールとの
混合層を形成することにより導電性を増加させることを
特徴とするものである。
感応レジストを塗布し、電子線露光を行なった後、現像
し、更に被処理物をエッチングすることによりパターン
を形成するにあたり、電子線露光前に、電子線感応レジ
スト表面にイソプロピルアルコールの層を形成した後、
イソプロピルアルコールを気化させて気化熱を奪い電子
線感応レジスト表面に水とイソプロピルアルコールとの
混合層を形成することにより導電性を増加させることを
特徴とするものである。
上述したような方法により例えば第４図に示す如く、ガ
ラス基板１上にCr層２を形成した後、電子線感応レジス
ト３を塗布し、更にその表面に導電性の高い層６を形成
すると、表面の抵抗を低下させることができ、表面とCr
層２との間の抵抗ｒを実効的に低下させることができる
ので、静電破壊が生じにくくなり、レジスト破片の飛散
を著しく減少することができる。
ラス基板１上にCr層２を形成した後、電子線感応レジス
ト３を塗布し、更にその表面に導電性の高い層６を形成
すると、表面の抵抗を低下させることができ、表面とCr
層２との間の抵抗ｒを実効的に低下させることができる
ので、静電破壊が生じにくくなり、レジスト破片の飛散
を著しく減少することができる。
また、本発明方法により電子感応レジスト３上に形成さ
れる導電性の高い層６は水又は水と有機溶剤との混合物
からなり、この層は特別の工程を追加することなく極め
て容易に形成、除去することができるので、製造プロセ
スの煩雑化を避けることができる。しかも、水や水と有
機溶剤との混合物が欠陥の原因となることはなく、歩留
りの低下を防止することができる。
れる導電性の高い層６は水又は水と有機溶剤との混合物
からなり、この層は特別の工程を追加することなく極め
て容易に形成、除去することができるので、製造プロセ
スの煩雑化を避けることができる。しかも、水や水と有
機溶剤との混合物が欠陥の原因となることはなく、歩留
りの低下を防止することができる。
以下、本発明の実施例を説明する。
まず、ガラス基板上にCr層を形成し、更にその上に電子
線感応レジスト、例えばポリ（フロロエチルαクロロア
クリレート）を塗布した後、プリベーキングしたものを
用意した。
線感応レジスト、例えばポリ（フロロエチルαクロロア
クリレート）を塗布した後、プリベーキングしたものを
用意した。
実施例１ 上記ガラス基板を例えば−４℃の恒温槽中に15分以上放
置した後、取出して室温まで戻した。レジスト温度が室
温に戻るまでレジスト表面に水の凝縮層が形成された。
置した後、取出して室温まで戻した。レジスト温度が室
温に戻るまでレジスト表面に水の凝縮層が形成された。
実施例２ 上記ガラス基板をイソプロピルアルコール（以下、IPA
と略記する）に約30秒間浸漬するか、又はレジスト表面
にIPAをスプレーした後、IPAを気化させた。この結果、
レジスト表面にIPAに気化熱を奪われるために生じる凝
縮した水及びIPA中に含まれていた微量の水と残存したI
PAとの混合層が形成された。
と略記する）に約30秒間浸漬するか、又はレジスト表面
にIPAをスプレーした後、IPAを気化させた。この結果、
レジスト表面にIPAに気化熱を奪われるために生じる凝
縮した水及びIPA中に含まれていた微量の水と残存したI
PAとの混合層が形成された。
上記実施例１、２のガラス基板について、表面とCr層と
の間の抵抗値を第５図に示す５点について測定した結果
を下記表に示す。なお、下記表中実施例２はIPAに30秒
間浸漬後IPAを気化させたものであり、また比較例は実
施例１、２のような処理を行なっていないものである。
の間の抵抗値を第５図に示す５点について測定した結果
を下記表に示す。なお、下記表中実施例２はIPAに30秒
間浸漬後IPAを気化させたものであり、また比較例は実
施例１、２のような処理を行なっていないものである。
上記表から明らかなように比較例については測定箇所に
よってバラツキが大きく、抵抗値の非常に高い箇所があ
る。これに対して実施例１、２では抵抗値が小さく、し
かも面内においてほぼ均一となっている。
よってバラツキが大きく、抵抗値の非常に高い箇所があ
る。これに対して実施例１、２では抵抗値が小さく、し
かも面内においてほぼ均一となっている。
また、実施例２のガラス基板についてIPA処理後の抵抗
値の経時変化を調べたところ、第６図に示すような結果
が得られた。第６図からわかるように、一度実施例２の
ような処理をすれば、約７時間経過後でも一様に導電性
を高く保つことができる。
値の経時変化を調べたところ、第６図に示すような結果
が得られた。第６図からわかるように、一度実施例２の
ような処理をすれば、約７時間経過後でも一様に導電性
を高く保つことができる。
次に、実施例１、２及び比較例のガラス基板について高
ドーズ量（40μC/cm2）で10μｍの間隔をあけて10μｍ
づつ電子線露光を行なった後、現像前にこの部分（10μ
ｍラインアンドスペース）のレジストパターン像（暗視
野像）の写真撮影を行なった。この結果、比較例ではレ
ジスト破片の飛散が多いのに対し、実施例１、２ではレ
ジスト破片の飛散がほとんどないことが確認された。
ドーズ量（40μC/cm2）で10μｍの間隔をあけて10μｍ
づつ電子線露光を行なった後、現像前にこの部分（10μ
ｍラインアンドスペース）のレジストパターン像（暗視
野像）の写真撮影を行なった。この結果、比較例ではレ
ジスト破片の飛散が多いのに対し、実施例１、２ではレ
ジスト破片の飛散がほとんどないことが確認された。
次いで、現像を行なった後、レジストパターンをマスク
としてCr層をエッチングし、パターン形成後レジストパ
ターンを除去してホトマスクを製造したところ、実施例
１、２では比較例より歩留りが著しく向上していること
が確認された。
としてCr層をエッチングし、パターン形成後レジストパ
ターンを除去してホトマスクを製造したところ、実施例
１、２では比較例より歩留りが著しく向上していること
が確認された。
また、露光装置への悪影響、すなわち電子線光学鏡筒の
汚染によるパターン精度の悪化あるいは各種測定用部品
の汚染による調整の困難等は全く生じなかった。しかも
実施例１、２のような処理を行なっても露光後のプロセ
スには全く影響がなかった。
汚染によるパターン精度の悪化あるいは各種測定用部品
の汚染による調整の困難等は全く生じなかった。しかも
実施例１、２のような処理を行なっても露光後のプロセ
スには全く影響がなかった。
なお、上記実施例１、２では本発明をマスクの製造に適
用した場合について説明したが、本発明を半導体装置の
製造に適用した場合にも同様な効果を得ることができ
る。
用した場合について説明したが、本発明を半導体装置の
製造に適用した場合にも同様な効果を得ることができ
る。
また、上記実施例１、２では電子線感応レジストとして
ポリ（フロロエチルαクロロアクリレート）を用いた
が、PMMA（ポリメチルメタクリレート）等他の電子線感
応レジストを用いた場合にも同様な効果が得られること
が確認された。
ポリ（フロロエチルαクロロアクリレート）を用いた
が、PMMA（ポリメチルメタクリレート）等他の電子線感
応レジストを用いた場合にも同様な効果が得られること
が確認された。
以上詳述した如く本発明のパターン形成方法によれば、
電子線感応レジストの破片が飛散するのを防止して、マ
スク、半導体装置等の歩留りを向上させるとともに露光
装置への悪影響を解消できる等顕著な効果を奏するもの
である。
電子線感応レジストの破片が飛散するのを防止して、マ
スク、半導体装置等の歩留りを向上させるとともに露光
装置への悪影響を解消できる等顕著な効果を奏するもの
である。
第１図及び第２図はそれぞれ従来のパターン形成方法を
示す断面図、第３図は従来のパターン形成方法の欠点を
説明するための断面図、第４図は本発明のパターン形成
方法の概要を説明するための断面図、第５図は本発明の
実施例１、２における表面とCr層との間の抵抗値の測定
箇所を示す平面図、第６図は本発明の実施例２における
抵抗値の経時変化を示す特性図である。 １……ガラス基板、２……Cr層、３……電子線感応レジ
スト、４……シリコン基板、５……絶縁層、６……導電
性の高い層。
示す断面図、第３図は従来のパターン形成方法の欠点を
説明するための断面図、第４図は本発明のパターン形成
方法の概要を説明するための断面図、第５図は本発明の
実施例１、２における表面とCr層との間の抵抗値の測定
箇所を示す平面図、第６図は本発明の実施例２における
抵抗値の経時変化を示す特性図である。 １……ガラス基板、２……Cr層、３……電子線感応レジ
スト、４……シリコン基板、５……絶縁層、６……導電
性の高い層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀内 重治 神奈川県川崎市幸区小向東芝町１番地 東 京芝浦電気株式会社多摩川工場内 (56)参考文献 特開 昭54−43681（ＪＰ，Ａ) 特開 昭55−105331（ＪＰ，Ａ) 特開 昭56−114323（ＪＰ，Ａ) 特開 昭57−96333（ＪＰ，Ａ) 特開 昭57−99739（ＪＰ，Ａ)
Claims (2)
- 【請求項１】被処理物上に電子線感応レジストを塗布
し、電子線露光を行なった後、現像し、更に被処理物を
エッチングすることによりパターンを形成するにあた
り、電子線露光前に、電子線感応レジストが塗布された
被処理物を冷却後、室温に戻し電子線感応レジスト表面
に水の層を形成することにより導電性を増加させること
を特徴とするパターン形成方法。 - 【請求項２】被処理物上に電子線感応レジストを塗布
し、電子線露光を行なった後、現像し、更に被処理物を
エッチングすることによりパターンを形成するにあた
り、電子線露光前に、電子線感応レジスト表面にイソプ
ロピルアルコールの層を形成した後、イソプロピルアル
コールを気化させて気化熱を奪い電子線感応レジスト表
面に水とイソプロピルアルコールとの混合層を形成する
ことにより導電性を増加させることを特徴とするパター
ン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180509A JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180509A JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074521A JPS6074521A (ja) | 1985-04-26 |
| JPH0715868B2 true JPH0715868B2 (ja) | 1995-02-22 |
Family
ID=16084486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180509A Expired - Lifetime JPH0715868B2 (ja) | 1983-09-30 | 1983-09-30 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715868B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810617A (en) * | 1985-11-25 | 1989-03-07 | General Electric Company | Treatment of planarizing layer in multilayer electron beam resist |
| JP5368392B2 (ja) | 2010-07-23 | 2013-12-18 | 信越化学工業株式会社 | 電子線用レジスト膜及び有機導電性膜が積層された被加工基板、該被加工基板の製造方法、及びレジストパターンの形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443681A (en) * | 1977-09-13 | 1979-04-06 | Mitsubishi Electric Corp | Electron beam light-exposing method |
| JPS55105331A (en) * | 1979-02-08 | 1980-08-12 | Nec Corp | Method for forming electronic-beam resist pattern on electrical insulating material |
| JPS56114323A (en) * | 1980-02-15 | 1981-09-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method for electron beam lighography |
| JPS5796333A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Production of substrate for exposure of charged beam |
| JPS5799739A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Charged beam exposure method |
-
1983
- 1983-09-30 JP JP58180509A patent/JPH0715868B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6074521A (ja) | 1985-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000293B1 (ko) | 미세패턴형성방법 | |
| JP2003518657A (ja) | フォトレジストリンス用シンナー及びこれを利用したフォトレジスト膜の処理方法 | |
| JP2994501B2 (ja) | パターン形成方法 | |
| JP3475314B2 (ja) | レジストパターン形成方法 | |
| US4968582A (en) | Photoresists resistant to oxygen plasmas | |
| EP0021719A2 (en) | Method for producing negative resist images, and resist images | |
| JPH0715868B2 (ja) | パターン形成方法 | |
| EP0030604A2 (en) | Photoresist image hardening process | |
| JP2867479B2 (ja) | レジストパターンの形成方法 | |
| JP3363079B2 (ja) | レジストパターン形成方法 | |
| US5114827A (en) | Photoresists resistant to oxygen plasmas | |
| US4454200A (en) | Methods for conducting electron beam lithography | |
| US4595649A (en) | Glassy TiO2 polymer films as electron beam charge dissipation layers | |
| JP2001318472A5 (ja) | ||
| JP2516968B2 (ja) | 二層構造電子線レジスト用平坦化材料 | |
| JPH01118127A (ja) | パターン形成方法 | |
| JP2604573B2 (ja) | 微細パターン形成方法 | |
| JPS6013432B2 (ja) | Ａｌ又はＡｌ合金パタ−ンの形成方法 | |
| JPS6137774B2 (ja) | ||
| US6426177B2 (en) | Single component developer for use with ghost exposure | |
| JPH0469937B2 (ja) | ||
| KR100422958B1 (ko) | 아르곤이온주입처리를통한미세패턴형성방법 | |
| JPS6151414B2 (ja) | ||
| JPH0697061A (ja) | 塗膜形成方法およびそのための装置 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 |