JPH0716012B2 - 薄膜トランジスタアレイ装置の製造方法 - Google Patents
薄膜トランジスタアレイ装置の製造方法Info
- Publication number
- JPH0716012B2 JPH0716012B2 JP63101745A JP10174588A JPH0716012B2 JP H0716012 B2 JPH0716012 B2 JP H0716012B2 JP 63101745 A JP63101745 A JP 63101745A JP 10174588 A JP10174588 A JP 10174588A JP H0716012 B2 JPH0716012 B2 JP H0716012B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive layer
- film transistor
- source
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス型液晶表示器等に利用
される薄膜トランジスタアレイ装置の製造方法に関する
ものである。
される薄膜トランジスタアレイ装置の製造方法に関する
ものである。
［従来例］ 複数の薄膜トランジスタ（以下、TFTという。）と、こ
の各TFTのゲート電極を連結させたゲート配線と、ソー
ス電極を連結させたソース配線とからなる薄膜トランジ
スタアレイでは、上記ゲート配線とソース配線の交差
部、ゲート電極とソース電極の重なり部あるいはゲート
電極とドレイン電極の重なり部の絶縁層が絶縁不良を生
じるという問題がある。
の各TFTのゲート電極を連結させたゲート配線と、ソー
ス電極を連結させたソース配線とからなる薄膜トランジ
スタアレイでは、上記ゲート配線とソース配線の交差
部、ゲート電極とソース電極の重なり部あるいはゲート
電極とドレイン電極の重なり部の絶縁層が絶縁不良を生
じるという問題がある。
上記問題を解決するため、ゲート配線にTa （タンタル）を用い、このTaを陽極酸化して絶縁性の陽
極酸化膜を形成し、上記絶縁不良を低減しようとする試
みが従来から行われている。
極酸化膜を形成し、上記絶縁不良を低減しようとする試
みが従来から行われている。
第３図は、上記構造を有するTFTアレイの一部を示した
断面図である。同図において、1aはゲート配線（図示せ
ず）に接続されたゲート電極でありTaにより形成されて
いる。3aはゲート絶縁層、3bは保護絶縁層であり、両者
とも窒化シリコンまたは酸化シリコンにより形成されて
いる。5aはソース配線、5bは表示電極であり、両者とも
透明導電層により形成されている。5cはソース電極、5d
はドレイン電極であり、両者は同一材料により形成され
ている。７は絶縁性基板、９は陽極酸化膜、10は半導体
層である。
断面図である。同図において、1aはゲート配線（図示せ
ず）に接続されたゲート電極でありTaにより形成されて
いる。3aはゲート絶縁層、3bは保護絶縁層であり、両者
とも窒化シリコンまたは酸化シリコンにより形成されて
いる。5aはソース配線、5bは表示電極であり、両者とも
透明導電層により形成されている。5cはソース電極、5d
はドレイン電極であり、両者は同一材料により形成され
ている。７は絶縁性基板、９は陽極酸化膜、10は半導体
層である。
第４図は上記TFTアレイのゲート配線の接続端子部を示
した断面図である。同図において、１はTaにより形成さ
れたTaゲート配線であり、第３図のゲート電極1aを連結
している。３は上記ゲート絶縁層または保護絶縁層によ
り形成された絶縁層であり、４はこの絶縁層に設けられ
た開口部である。６はこの開口部４を通じてゲート配線
１に接続されたゲート配線１の接続端子であり、金属層
により形成されている。
した断面図である。同図において、１はTaにより形成さ
れたTaゲート配線であり、第３図のゲート電極1aを連結
している。３は上記ゲート絶縁層または保護絶縁層によ
り形成された絶縁層であり、４はこの絶縁層に設けられ
た開口部である。６はこの開口部４を通じてゲート配線
１に接続されたゲート配線１の接続端子であり、金属層
により形成されている。
［解決しようとする課題］ 窒化シリコン層または酸化シリコン層により形成された
絶縁層３の開口部４は緩衝フッ素溶液でエッチングする
ことにより得られる。ところがエッチングを行なうとき
Taゲート配線１に亀裂が生じ、膜はがれ等が生じること
があり、歩留りを著しく低下させていた。上記現象は、
ゲート配線にTaを用いていることに起因している。
絶縁層３の開口部４は緩衝フッ素溶液でエッチングする
ことにより得られる。ところがエッチングを行なうとき
Taゲート配線１に亀裂が生じ、膜はがれ等が生じること
があり、歩留りを著しく低下させていた。上記現象は、
ゲート配線にTaを用いていることに起因している。
本発明の目的は、開口部を形成する際にTaゲート配線を
保護することにより、膜はがれ等を防止することが可能
な薄膜トランジスタアレイ装置の製造方法を提供するこ
とである。
保護することにより、膜はがれ等を防止することが可能
な薄膜トランジスタアレイ装置の製造方法を提供するこ
とである。
［課題を解決するための手段］ 本発明における薄膜トランジスタアレイ装置の製造方法
は、複数の薄膜トランジスタと、上記薄膜トランジスタ
のゲート電極どうしを接続するTa（タンタル）ゲート配
線と、上記薄膜トランジスタのソース電極どうしを接続
するソース配線と、上記薄膜トランジスタのドレイン電
極に接続された表示電極と、上記Taゲート配線の端部に
接続され緩衝フッ酸溶液に対して耐性がある第１の導電
層と、上記Taゲート配線および上記第１の導電層を被覆
し窒化シリコンまたは酸化シリコンを用いて形成された
絶縁層と、上記第１の導電層上の上記絶縁層に設けられ
た開口部と、上記開口部を通して上記第１の導電層に接
続され外部回路との接続端子となる第２の導電層とを有
し、上記絶縁層を緩衝フッ酸溶液を用いてエッチングす
ることにより上記開口部を形成し、上記第２の導電層の
パターニング工程を上記ソース電極、上記ドレイン電
極、上記ソース配線または上記表示電極のパターニング
工程と同時に行うことを特徴とする。
は、複数の薄膜トランジスタと、上記薄膜トランジスタ
のゲート電極どうしを接続するTa（タンタル）ゲート配
線と、上記薄膜トランジスタのソース電極どうしを接続
するソース配線と、上記薄膜トランジスタのドレイン電
極に接続された表示電極と、上記Taゲート配線の端部に
接続され緩衝フッ酸溶液に対して耐性がある第１の導電
層と、上記Taゲート配線および上記第１の導電層を被覆
し窒化シリコンまたは酸化シリコンを用いて形成された
絶縁層と、上記第１の導電層上の上記絶縁層に設けられ
た開口部と、上記開口部を通して上記第１の導電層に接
続され外部回路との接続端子となる第２の導電層とを有
し、上記絶縁層を緩衝フッ酸溶液を用いてエッチングす
ることにより上記開口部を形成し、上記第２の導電層の
パターニング工程を上記ソース電極、上記ドレイン電
極、上記ソース配線または上記表示電極のパターニング
工程と同時に行うことを特徴とする。
［実施例］ 以下、図面に基いて本発明の一実施例の説明を行う。
第１図において、１はTaゲート配線、２はこのゲート配
線１に接続された第１の金属層、３は窒化シリコンまた
は酸化シリコンにより形成された絶縁層、４はこの絶縁
層３に設けられた開口部、５は第２の金属層からなる接
続端子であり、上記開口部４を通して第１の金属層２に
接続されており、これにより外部回路とゲート配線１の
接続を行っている。
線１に接続された第１の金属層、３は窒化シリコンまた
は酸化シリコンにより形成された絶縁層、４はこの絶縁
層３に設けられた開口部、５は第２の金属層からなる接
続端子であり、上記開口部４を通して第１の金属層２に
接続されており、これにより外部回路とゲート配線１の
接続を行っている。
上記第１の金属層には、開口部４を形成するときに用い
る緩衝フッ酸溶液に対して耐性があり、かつ被酸化性の
ない金属を用いることが好ましく、例えば、Cr、Mo、Ｗ
あるいはこれらの合金を用いることができる。
る緩衝フッ酸溶液に対して耐性があり、かつ被酸化性の
ない金属を用いることが好ましく、例えば、Cr、Mo、Ｗ
あるいはこれらの合金を用いることができる。
また上記接続端子５はソースおよびドレイン電極のパタ
ーニング時、ソース配線のパターニング時あるいは表示
電極のパターニング時に同時にパターニングすることが
工程簡略化の観点から好ましい。従って接続端子５に
は、ソースおよびドレイン電極材料（例えばCr,Mo,Ti,A
lあるいはこれらの合金）、ソース配線材料（例えばCr,
Mo,Ti,Alあるいはこれらの合金）または表示電極材料
（例えばITO）を用いることが好ましい。
ーニング時、ソース配線のパターニング時あるいは表示
電極のパターニング時に同時にパターニングすることが
工程簡略化の観点から好ましい。従って接続端子５に
は、ソースおよびドレイン電極材料（例えばCr,Mo,Ti,A
lあるいはこれらの合金）、ソース配線材料（例えばCr,
Mo,Ti,Alあるいはこれらの合金）または表示電極材料
（例えばITO）を用いることが好ましい。
以上説明したように、上記実施例では、第１の金属層２
に緩衝フッ酸溶液に対して耐性のある金属を用いている
ため、緩衝フッ酸溶液により絶縁層３に開口部を形成す
るときに、第１の金属層に亀裂が生じることがない。
に緩衝フッ酸溶液に対して耐性のある金属を用いている
ため、緩衝フッ酸溶液により絶縁層３に開口部を形成す
るときに、第１の金属層に亀裂が生じることがない。
なお、Taゲート配線１と第１の金属層２の接続部は、第
２図に示すように、上記第１図と逆であってもよい。
２図に示すように、上記第１図と逆であってもよい。
［発明の効果］ 本発明によれば、Taゲート配線の端部に接続された第１
の導電層を設け、この第１の導電層上に絶縁層の開口部
を設け、この開口部を通して第１の導電層に接続される
第２の導電層を設けたので、開口部を形成する際に第１
の導電層によってTaゲート配線を保護することが可能と
なる。したがって、開口部を形成する際にTaゲート配線
剤がエッチング剤等に冒されることを防止することが可
能となり、歩留りを大幅に向上させることが可能とな
る。
の導電層を設け、この第１の導電層上に絶縁層の開口部
を設け、この開口部を通して第１の導電層に接続される
第２の導電層を設けたので、開口部を形成する際に第１
の導電層によってTaゲート配線を保護することが可能と
なる。したがって、開口部を形成する際にTaゲート配線
剤がエッチング剤等に冒されることを防止することが可
能となり、歩留りを大幅に向上させることが可能とな
る。
また、第２の導電層のパターニング工程をソース電極、
ドレイン電極、ソース配線または表示電極のパターニン
グ工程と同時に行うので、製造工程の簡略化をはかるこ
とが可能となる。
ドレイン電極、ソース配線または表示電極のパターニン
グ工程と同時に行うので、製造工程の簡略化をはかるこ
とが可能となる。
【図面の簡単な説明】 第１図は本発明の一実施例を示した断面図、第２図は他
の実施例を示した断面図、第３図は薄膜トランジスタア
レイの一部を示した断面図、第４図は従来例を示した断
面図である。 １……Taゲート配線 ２……第１の金属層（第１の導電層） ３……絶縁層 ４……開口部 ５……接続端子（第２の導電層） 5a……ソース配線 5b……表示電極 5c……ソース電極 5d……ドレイン電極
の実施例を示した断面図、第３図は薄膜トランジスタア
レイの一部を示した断面図、第４図は従来例を示した断
面図である。 １……Taゲート配線 ２……第１の金属層（第１の導電層） ３……絶縁層 ４……開口部 ５……接続端子（第２の導電層） 5a……ソース配線 5b……表示電極 5c……ソース電極 5d……ドレイン電極
Claims (1)
- 【請求項１】複数の薄膜トランジスタと、 上記薄膜トランジスタのゲート電極どうしを接続するTa
（タンタル）ゲート配線と、 上記薄膜トランジスタのソース電極どうしを接続するソ
ース配線と、 上記薄膜トランジスタのドレイン電極に接続された表示
電極と、 上記Taゲート配線の端部に接続され緩衝フッ酸溶液に対
して耐性がある第１の導電層と、 上記Taゲート配線および上記第１の導電層を被覆し窒化
シリコンまたは酸化シリコンを用いて形成された絶縁層
と、 上記第１の導電層上の上記絶縁層に設けられた開口部
と、 上記開口部を通して上記第１の導電層に接続され外部回
路との接続端子となる第２の導電層とを有し、 上記絶縁層を緩衝フッ酸溶液を用いてエッチングするこ
とにより上記開口部を形成し、 上記第２の導電層のパターニング工程を上記ソース電
極、上記ドレイン電極、上記ソース配線または上記表示
電極のパターニング工程と同時に行う ことを特徴とする薄膜トランジスタアレイ装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101745A JPH0716012B2 (ja) | 1988-04-25 | 1988-04-25 | 薄膜トランジスタアレイ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63101745A JPH0716012B2 (ja) | 1988-04-25 | 1988-04-25 | 薄膜トランジスタアレイ装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6134411A Division JPH07183539A (ja) | 1994-06-16 | 1994-06-16 | 薄膜トランジスタアレイ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272162A JPH01272162A (ja) | 1989-10-31 |
| JPH0716012B2 true JPH0716012B2 (ja) | 1995-02-22 |
Family
ID=14308783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63101745A Expired - Lifetime JPH0716012B2 (ja) | 1988-04-25 | 1988-04-25 | 薄膜トランジスタアレイ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716012B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646639B2 (ja) * | 1988-05-25 | 1994-06-15 | 株式会社精工舎 | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
| JP2596295B2 (ja) * | 1992-11-30 | 1997-04-02 | 日本電気株式会社 | 密着型イメージセンサの製造方法 |
| JPH07183539A (ja) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| US5792327A (en) * | 1994-07-19 | 1998-08-11 | Corning Incorporated | Adhering metal to glass |
| JP3473514B2 (ja) * | 1999-07-28 | 2003-12-08 | 日本電気株式会社 | 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
| JPS61145530A (ja) * | 1984-12-19 | 1986-07-03 | Nec Corp | 薄膜トランジスタアレイの製造方法 |
| JPS6229981A (ja) * | 1985-07-23 | 1987-02-07 | Teijin Ltd | サルコフア−ガ・レクチンの構造遺伝子 |
| JPS62299819A (ja) * | 1986-06-19 | 1987-12-26 | Matsushita Electric Ind Co Ltd | 液晶表示体の製造方法 |
-
1988
- 1988-04-25 JP JP63101745A patent/JPH0716012B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01272162A (ja) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US5334860A (en) | Panel having thin film element formed thereon | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| JPH06186578A (ja) | 液晶表示装置 | |
| JPS6129820A (ja) | アクテイプマトリクス表示装置用基板 | |
| JPH0716012B2 (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0772508A (ja) | 薄膜トランジスタパネル | |
| JPH07199222A (ja) | 液晶表示装置 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JP3076705B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| JPH07183539A (ja) | 薄膜トランジスタアレイ装置の製造方法 | |
| KR100471765B1 (ko) | 단일막게이트라인을갖는박막트랜지스터기판및그제조방법 | |
| JPS635378A (ja) | アクテイブ・マトリクス基板 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JP2919369B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3076704B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2001174794A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP3427550B2 (ja) | 薄膜半導体装置 | |
| JPH0659280A (ja) | 金属配線基板及びそれを用いた液晶表示装置 |