JPH07161627A - アライメントマークの形成方法 - Google Patents
アライメントマークの形成方法Info
- Publication number
- JPH07161627A JPH07161627A JP5339190A JP33919093A JPH07161627A JP H07161627 A JPH07161627 A JP H07161627A JP 5339190 A JP5339190 A JP 5339190A JP 33919093 A JP33919093 A JP 33919093A JP H07161627 A JPH07161627 A JP H07161627A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- thin film
- film
- forming
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 アライメントマークの形成工程を簡略化する
ことのできるアライメントマークの形成方法を提供す
る。 【構成】 ガラス基板１０上に絶縁薄膜１１を形成し、
この絶縁薄膜１１にレーザ処理によりアライメントマー
クである複数のホール部１２を形成する。したがて、従
来のようなレジストの塗布、露光、現像などの工程、お
よび絶縁薄膜１１のエッチング工程などが不要となり、
アライメントマークの形成工程を簡略化することができ
る。
ことのできるアライメントマークの形成方法を提供す
る。 【構成】 ガラス基板１０上に絶縁薄膜１１を形成し、
この絶縁薄膜１１にレーザ処理によりアライメントマー
クである複数のホール部１２を形成する。したがて、従
来のようなレジストの塗布、露光、現像などの工程、お
よび絶縁薄膜１１のエッチング工程などが不要となり、
アライメントマークの形成工程を簡略化することができ
る。
Description
【０００１】
【産業上の利用分野】この発明はアライメントマークの
形成方法に関する。
形成方法に関する。
【０００２】
【従来の技術】従来、薄膜トランジスタなどの半導体素
子の製造過程では、複数回のフォトリソグラフィ工程が
ある。このフォトリソグラフィ工程では、その度に半導
体素子の基板の位置合わせを基板上に形成された複数の
ホール部からなるアライメントマークによって行なって
いる。このようなアライメントマークは、図３（ａ）〜
図３（ｃ）に示すように形成されている。すなわち、ま
ず、図３（ａ）に示すように基板１上に酸化シリコンな
どの絶縁薄膜２を形成し、この絶縁薄膜２上にレジスト
３を塗布し、図３（ｂ）に示すようにレジスト３の表面
を露光して現像することによりレジスト３の不要な部分
を除去し、このレジスト３をマスクとして絶縁薄膜２を
エッチングして絶縁薄膜２上からレジスト３を剥離する
と、図３（ｃ）に示すように絶縁薄膜２にアライメント
マークとなる複数のホール部４が形成される。なお、こ
のアライメントマークは、基板１上の端部に小さな面積
で形成されている。
子の製造過程では、複数回のフォトリソグラフィ工程が
ある。このフォトリソグラフィ工程では、その度に半導
体素子の基板の位置合わせを基板上に形成された複数の
ホール部からなるアライメントマークによって行なって
いる。このようなアライメントマークは、図３（ａ）〜
図３（ｃ）に示すように形成されている。すなわち、ま
ず、図３（ａ）に示すように基板１上に酸化シリコンな
どの絶縁薄膜２を形成し、この絶縁薄膜２上にレジスト
３を塗布し、図３（ｂ）に示すようにレジスト３の表面
を露光して現像することによりレジスト３の不要な部分
を除去し、このレジスト３をマスクとして絶縁薄膜２を
エッチングして絶縁薄膜２上からレジスト３を剥離する
と、図３（ｃ）に示すように絶縁薄膜２にアライメント
マークとなる複数のホール部４が形成される。なお、こ
のアライメントマークは、基板１上の端部に小さな面積
で形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のアライメントマークの形成方法では、絶縁薄
膜２上にレジスト３を塗布し、その表面を露光して現像
した後、このレジスト３をマスクとして絶縁薄膜２をエ
ッチングしなければならないため、アライメントマーク
が基板１上の端部に小さな面積で形成されるにもかかわ
らず、その形成工程が煩雑で、製造時間がかかるという
問題があった。この発明の目的は、アライメントマーク
の形成工程を簡略化することのできるアライメントマー
クの形成方法を提供することである。
うな従来のアライメントマークの形成方法では、絶縁薄
膜２上にレジスト３を塗布し、その表面を露光して現像
した後、このレジスト３をマスクとして絶縁薄膜２をエ
ッチングしなければならないため、アライメントマーク
が基板１上の端部に小さな面積で形成されるにもかかわ
らず、その形成工程が煩雑で、製造時間がかかるという
問題があった。この発明の目的は、アライメントマーク
の形成工程を簡略化することのできるアライメントマー
クの形成方法を提供することである。
【０００４】
【課題を解決するための手段】この発明は、基板上に薄
膜を形成し、この薄膜にレーザ処理によりアライメント
マークを形成するものである。
膜を形成し、この薄膜にレーザ処理によりアライメント
マークを形成するものである。
【０００５】
【作用】この発明によれば、基板上に形成された薄膜に
レーザ処理によりアライメントマークを形成するので、
従来のようなレジストの塗布、露光、現像などの工程、
および薄膜のエッチング工程などが不要となり、アライ
メントマークの形成工程を簡略化することができる。こ
の場合、請求項４に記載の如く、薄膜を絶縁膜とポリシ
リコン膜とで形成し、表面に位置するいずれか一方、例
えばポリシリコン膜にレーザ処理によりアライメントマ
ークを形成すれば、アライメントマークの深さの制御が
容易にできるので、絶縁膜とポリシリコン膜との境界面
を平坦に形成することができ、これにより電子線などで
アライメントマークの位置を検索する際に少ない検索回
数でアライメントマークの位置を確認することができ
る。
レーザ処理によりアライメントマークを形成するので、
従来のようなレジストの塗布、露光、現像などの工程、
および薄膜のエッチング工程などが不要となり、アライ
メントマークの形成工程を簡略化することができる。こ
の場合、請求項４に記載の如く、薄膜を絶縁膜とポリシ
リコン膜とで形成し、表面に位置するいずれか一方、例
えばポリシリコン膜にレーザ処理によりアライメントマ
ークを形成すれば、アライメントマークの深さの制御が
容易にできるので、絶縁膜とポリシリコン膜との境界面
を平坦に形成することができ、これにより電子線などで
アライメントマークの位置を検索する際に少ない検索回
数でアライメントマークの位置を確認することができ
る。
【０００６】
【実施例】以下、図１（ａ）および図１（ｂ）を参照し
て、この発明の第１実施例を説明する。まず、図１
（ａ）に示すように、薄膜トランジスタなどの半導体素
子のガラス基板１０を図示しないチャンバ内のテーブル
上に載置させ、このガラス基板１０上に酸化シリコンや
窒化シリコンなどの絶縁薄膜１１をＣＶＤやスパッタな
どにより５００〜５０００Å、好ましくは８００〜２０
００Å程度の膜厚で形成する。この後、図１（ｂ）に示
すように、レーザ光線を絶縁薄膜１１に直接照射するレ
ーザ処理により絶縁薄膜１１にアライメントマークであ
る複数のホール部１２を形成する。このレーザ処理に用
いられるレーザは、固体レーザの一種で、波長が１．０
６μｍのＹＡＧレーザである。このＹＡＧレーザのＹＡ
Ｇとは、Ｙ3Ａｌ5Ｏ12で、Ｎｄ3+をレーザの活性媒体と
して使うための母体結晶のことである。このＹＡＧレー
ザを用いたレーザ処理では、レーザ光線の照射により１
辺がほぼ１０μｍの正方形のホール部１２を１０μｍ前
後の間隔で２５個以上並列に形成する。また、このレー
ザ処理では、絶縁薄膜１１に形成されたホール部１２の
深さの制御が容易である。
て、この発明の第１実施例を説明する。まず、図１
（ａ）に示すように、薄膜トランジスタなどの半導体素
子のガラス基板１０を図示しないチャンバ内のテーブル
上に載置させ、このガラス基板１０上に酸化シリコンや
窒化シリコンなどの絶縁薄膜１１をＣＶＤやスパッタな
どにより５００〜５０００Å、好ましくは８００〜２０
００Å程度の膜厚で形成する。この後、図１（ｂ）に示
すように、レーザ光線を絶縁薄膜１１に直接照射するレ
ーザ処理により絶縁薄膜１１にアライメントマークであ
る複数のホール部１２を形成する。このレーザ処理に用
いられるレーザは、固体レーザの一種で、波長が１．０
６μｍのＹＡＧレーザである。このＹＡＧレーザのＹＡ
Ｇとは、Ｙ3Ａｌ5Ｏ12で、Ｎｄ3+をレーザの活性媒体と
して使うための母体結晶のことである。このＹＡＧレー
ザを用いたレーザ処理では、レーザ光線の照射により１
辺がほぼ１０μｍの正方形のホール部１２を１０μｍ前
後の間隔で２５個以上並列に形成する。また、このレー
ザ処理では、絶縁薄膜１１に形成されたホール部１２の
深さの制御が容易である。
【０００７】このようなアライメントマークの形成方法
では、ガラス基板１０上に形成された絶縁薄膜１１にレ
ーザ光線を直接照射するレーザ処理によりアライメント
マークを形成するので、従来のようなレジスト３の塗
布、露光、現像などの工程、および絶縁薄膜２のエッチ
ング工程などが不要となり、アライメントマークの形成
工程を簡略化することができ、ひいては半導体素子の生
産性の向上を図ることができる。この場合、アライメン
トマークのホール部１２は、単純な正方形で、１辺が１
０μｍ程度の比較的大きなものであるから、ＹＡＧレー
ザで正確に形成することができるとともに、電子線など
による検索で容易にアライメントマークを確認すること
ができる。
では、ガラス基板１０上に形成された絶縁薄膜１１にレ
ーザ光線を直接照射するレーザ処理によりアライメント
マークを形成するので、従来のようなレジスト３の塗
布、露光、現像などの工程、および絶縁薄膜２のエッチ
ング工程などが不要となり、アライメントマークの形成
工程を簡略化することができ、ひいては半導体素子の生
産性の向上を図ることができる。この場合、アライメン
トマークのホール部１２は、単純な正方形で、１辺が１
０μｍ程度の比較的大きなものであるから、ＹＡＧレー
ザで正確に形成することができるとともに、電子線など
による検索で容易にアライメントマークを確認すること
ができる。
【０００８】なお、上記第１実施例では、ガラス基板１
０上に絶縁薄膜１１を形成し、この絶縁薄膜１１にレー
ザ処理によりアライメントマークを形成したが、これに
限らず、例えばガラス基板１０上にポリシリコン膜を形
成し、このポリシリコン膜にレーザ処理によりアライメ
ントマークを形成するようにしても良い。
０上に絶縁薄膜１１を形成し、この絶縁薄膜１１にレー
ザ処理によりアライメントマークを形成したが、これに
限らず、例えばガラス基板１０上にポリシリコン膜を形
成し、このポリシリコン膜にレーザ処理によりアライメ
ントマークを形成するようにしても良い。
【０００９】次に、図２（ａ）および図２（ｂ）を参照
して、この発明の第２実施例を説明する。なお、第１実
施例と同一部分には同一符号を付し、その説明は省略す
る。まず、図２（ａ）に示すように、ガラス基板１０上
に酸化シリコンや窒化シリコンなどの絶縁膜２０をＣＶ
Ｄまたはスパッタにより５００〜１０００Å程度の膜厚
で形成し、この絶縁膜２０上にポリシリコン膜２１をＣ
ＶＤにより２０００〜５０００Å程度の膜厚で形成す
る。この後、図２（ｂ）に示すように、第１実施例と同
じレーザ処理によりポリシリコン膜２１にアライメント
マークである複数のホール部１２を形成する。このレー
ザ処理では、ポリシリコン膜２１に形成されるホール部
１２の深さの制御が容易であるから、ポリシリコン膜２
１と絶縁膜２０との境界面を平坦に形成することができ
る。
して、この発明の第２実施例を説明する。なお、第１実
施例と同一部分には同一符号を付し、その説明は省略す
る。まず、図２（ａ）に示すように、ガラス基板１０上
に酸化シリコンや窒化シリコンなどの絶縁膜２０をＣＶ
Ｄまたはスパッタにより５００〜１０００Å程度の膜厚
で形成し、この絶縁膜２０上にポリシリコン膜２１をＣ
ＶＤにより２０００〜５０００Å程度の膜厚で形成す
る。この後、図２（ｂ）に示すように、第１実施例と同
じレーザ処理によりポリシリコン膜２１にアライメント
マークである複数のホール部１２を形成する。このレー
ザ処理では、ポリシリコン膜２１に形成されるホール部
１２の深さの制御が容易であるから、ポリシリコン膜２
１と絶縁膜２０との境界面を平坦に形成することができ
る。
【００１０】このようなアライメントマークの形成方法
では、ガラス基板１０上に絶縁膜２０を介して形成され
たポリシリコン膜２１にレーザ処理によりアライメント
マークを形成するので、第１実施例と同様の効果がある
ほか、特に従来のエッチング処理では、ポリシリコン膜
２１と絶縁膜２０との境界面での制御が困難で、境界面
に凹凸が生じるのに対して、レーザ処理では境界面を平
坦に形成することができるので、電子線などによってア
ライメントマークを検査するときに、少ない検索回数で
アライメントマークの位置を確認することができ、検索
時間を短縮することができる。
では、ガラス基板１０上に絶縁膜２０を介して形成され
たポリシリコン膜２１にレーザ処理によりアライメント
マークを形成するので、第１実施例と同様の効果がある
ほか、特に従来のエッチング処理では、ポリシリコン膜
２１と絶縁膜２０との境界面での制御が困難で、境界面
に凹凸が生じるのに対して、レーザ処理では境界面を平
坦に形成することができるので、電子線などによってア
ライメントマークを検査するときに、少ない検索回数で
アライメントマークの位置を確認することができ、検索
時間を短縮することができる。
【００１１】なお、上記第２実施例では、ガラス基板１
０上に絶縁膜２０を形成し、この絶縁膜２０上にポリシ
リコン膜２１を形成し、このポリシリコン膜２１にレー
ザ処理によりアライメントマークを形成するようにした
が、これに限らず、例えばガラス基板上にポリシリコン
膜を形成し、このポリシリコン膜上に絶縁膜を形成し、
この絶縁膜にレーザ処理によりアライメントマークを形
成するようにしても良い。
０上に絶縁膜２０を形成し、この絶縁膜２０上にポリシ
リコン膜２１を形成し、このポリシリコン膜２１にレー
ザ処理によりアライメントマークを形成するようにした
が、これに限らず、例えばガラス基板上にポリシリコン
膜を形成し、このポリシリコン膜上に絶縁膜を形成し、
この絶縁膜にレーザ処理によりアライメントマークを形
成するようにしても良い。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、基板上に形成された薄膜にレーザ処理によりアライ
メントマークを形成するので、従来のようなレジストの
塗布、露光、現像などの工程、および薄膜のエッチング
工程などが不要となり、アライメントマークの形成工程
を簡略化することができる。
ば、基板上に形成された薄膜にレーザ処理によりアライ
メントマークを形成するので、従来のようなレジストの
塗布、露光、現像などの工程、および薄膜のエッチング
工程などが不要となり、アライメントマークの形成工程
を簡略化することができる。
【図１】この発明のアライメントマークの形成方法の第
１実施例を示し、（ａ）はガラス基板上に絶縁薄膜を形
成した状態の要部断面図、（ｂ）はその絶縁薄膜にレー
ザ処理によりアライメントマークを形成した状態の要部
断面図。
１実施例を示し、（ａ）はガラス基板上に絶縁薄膜を形
成した状態の要部断面図、（ｂ）はその絶縁薄膜にレー
ザ処理によりアライメントマークを形成した状態の要部
断面図。
【図２】この発明のアライメントマークの形成方法の第
２実施例を示し、（ａ）はガラス基板上に絶縁膜を介し
てポリシリコン膜を形成した状態の要部断面図、（ｂ）
はそのポリシリコン膜にレーザ処理によりアライメント
マークを形成した状態の要部断面図。
２実施例を示し、（ａ）はガラス基板上に絶縁膜を介し
てポリシリコン膜を形成した状態の要部断面図、（ｂ）
はそのポリシリコン膜にレーザ処理によりアライメント
マークを形成した状態の要部断面図。
【図３】従来のアライメントマークの形成方法を示し、
（ａ）はガラス基板上に絶縁薄膜を形成するとともに、
この絶縁薄膜上にレジストを塗布した状態の要部断面
図、（ｂ）はそのレジストを露光して現像した状態の要
部断面図、（ｃ）はそのレジストをマスクとして絶縁薄
膜をエッチングしてアライメントマークを形成した後、
レジストを剥離した状態の要部断面図。
（ａ）はガラス基板上に絶縁薄膜を形成するとともに、
この絶縁薄膜上にレジストを塗布した状態の要部断面
図、（ｂ）はそのレジストを露光して現像した状態の要
部断面図、（ｃ）はそのレジストをマスクとして絶縁薄
膜をエッチングしてアライメントマークを形成した後、
レジストを剥離した状態の要部断面図。
１０ ガラス基板 １１ 絶縁薄膜 １２ ホール部 ２０ 絶縁膜 ２１ ポリシリコン膜
Claims (4)
- 【請求項１】 基板上に薄膜を形成し、この薄膜にレー
ザ処理によりアライメントマークを形成することを特徴
とするアライメントマークの形成方法。 - 【請求項２】 前記薄膜は絶縁膜であり、ＣＶＤまたは
スパッタにより形成されることを特徴とする請求項１記
載のアライメントマークの形成方法。 - 【請求項３】 前記薄膜はポリシリコン膜であり、ＣＶ
Ｄにより形成されることを特徴とする請求項１記載のア
ライメントマークの形成方法。 - 【請求項４】 前記薄膜は絶縁膜とポリシリコン膜とか
らなり、表面に位置するいずれか一方にアライメントマ
ークを形成することを特徴とする請求項１記載のアライ
メントマークの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339190A JPH07161627A (ja) | 1993-12-06 | 1993-12-06 | アライメントマークの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5339190A JPH07161627A (ja) | 1993-12-06 | 1993-12-06 | アライメントマークの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161627A true JPH07161627A (ja) | 1995-06-23 |
Family
ID=18325092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5339190A Pending JPH07161627A (ja) | 1993-12-06 | 1993-12-06 | アライメントマークの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210038291A (ko) * | 2019-09-27 | 2021-04-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 정렬 마크를 형성하기 위한 장치 및 방법 |
-
1993
- 1993-12-06 JP JP5339190A patent/JPH07161627A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210038291A (ko) * | 2019-09-27 | 2021-04-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 정렬 마크를 형성하기 위한 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| US4902646A (en) | MESFET process employing dummy electrodes and resist reflow | |
| JPH07161627A (ja) | アライメントマークの形成方法 | |
| JPS6189681A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0458167B2 (ja) | ||
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| JP2005033224A5 (ja) | ||
| JPS6211514B2 (ja) | ||
| JPS58100424A (ja) | リソグラフイ用↑¬合せマ−クの形成方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| KR100230383B1 (ko) | 반도체소자의 얼라인 키 형성방법 | |
| WO1990007790A1 (fr) | Procede de formation de motifs | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPH05267663A (ja) | 半導体装置の製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPH0513358A (ja) | 半導体装置の製造方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JP2006186275A (ja) | 半導体素子の製造方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 |