JPS63257248A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63257248A JPS63257248A JP9273087A JP9273087A JPS63257248A JP S63257248 A JPS63257248 A JP S63257248A JP 9273087 A JP9273087 A JP 9273087A JP 9273087 A JP9273087 A JP 9273087A JP S63257248 A JPS63257248 A JP S63257248A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- resist
- nitride film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の素子分離に用いる酸化膜の形
成方法に関するものである。
成方法に関するものである。
従来、この種の半導体装置として、金属酸化膜半導体（
以ＦＭＯ８と称する）集積回路装置を例疹こその製造工
程を説明する。
以ＦＭＯ８と称する）集積回路装置を例疹こその製造工
程を説明する。
１１ｇ２図１ａｌに示すよう蕃こ、シリコン基板ｆｌ）
（７） −工面上に、下敷酸化膜（２）を３５ＯＡ形成
した後、窒化膜（３）を約７５ＯＡ堆積し、写真製版技
術を用いて。
（７） −工面上に、下敷酸化膜（２）を３５ＯＡ形成
した後、窒化膜（３）を約７５ＯＡ堆積し、写真製版技
術を用いて。
窒化膜（３）をＣＦ４ガス着こより、異方性プラズマエ
ンチングする。
ンチングする。
次に、１１ｇ２図（ｂ）に示すよう１こ、下敷酸化膜（
２）を窒化膜（３）をマスクとして熱酸化することによ
り。
２）を窒化膜（３）をマスクとして熱酸化することによ
り。
フィールド酸化膜（４）が、約６０００Ａ形成される。
この従来技術では、ド敷酸化膜（２）を９５０℃で熱酸
化した場合、窒化膜（３）ドへの（い込みは約３００Ｏ
Ａであった。
化した場合、窒化膜（３）ドへの（い込みは約３００Ｏ
Ａであった。
従来の半導体装置は以上のように製造されるので、下敷
酸化膜（２）を熱酸化した際、フィールド酸化膜（４）
の窒化膜（３）ドへのくい込みが大きくなり。
酸化膜（２）を熱酸化した際、フィールド酸化膜（４）
の窒化膜（３）ドへのくい込みが大きくなり。
活性領域が狭くなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、−ｉＡ択酸酸化法よるフィールド酸化膜形成
時の窒化膜Ｆへの酸化膜の（い込みが小さい半導体装置
の製造方法を得ることを目的とする。
たもので、−ｉＡ択酸酸化法よるフィールド酸化膜形成
時の窒化膜Ｆへの酸化膜の（い込みが小さい半導体装置
の製造方法を得ることを目的とする。
Ｃ問題点を解決するための手段〕
この発明に係る半導体装ａは、″Ｆ下敷酸化膜部分的吾
こ厚く形成し、この厚く形成されたド敷酸化膜を選択酸
化したものである。
こ厚く形成し、この厚く形成されたド敷酸化膜を選択酸
化したものである。
この発明は、下敷酸化膜を部分的に厚く形成すること番
こより、フィールド酸化膜の窒化膜下へのくい込みを小
さくする。
こより、フィールド酸化膜の窒化膜下へのくい込みを小
さくする。
以下この発明の一実施例を図１ζついて説明する。
第１図ｆａｔに示すように、従来技術と同様、シリコン
基板１１１の一主面上番こ下敷酸化膜（２）を約２００
０Ａ形成した後、写真製版技術を用いて、レジスト【５
）をマスクに、第２図１ｂ＋のように下敷酸化膜（２）
を異方性フ゛ラズマエッチングする。この際、ド敷酸化
膜（２）を約１６５ＯＡエツチングする。
基板１１１の一主面上番こ下敷酸化膜（２）を約２００
０Ａ形成した後、写真製版技術を用いて、レジスト【５
）をマスクに、第２図１ｂ＋のように下敷酸化膜（２）
を異方性フ゛ラズマエッチングする。この際、ド敷酸化
膜（２）を約１６５ＯＡエツチングする。
次に、１ｇ１図１ｃｌに示すように下敷酸化膜（２）上
に窒化膜（３］を約７５０Ａ形成し、ざら１こ窒化膜（
３）上にレジスト（６）を塗布する。この後、＠１図ｆ
ｄｌに示すようｌ（、Ｌ／レジスト６）と窒化膜（３）
を同一のエンチレートテエッチングする。いわゆるエッ
チバンクを行ない、下敷酸化膜（２）の厚さの厚い部分
の表面を露出する。次に残ったレジスト（６）を除去す
る。
に窒化膜（３］を約７５０Ａ形成し、ざら１こ窒化膜（
３）上にレジスト（６）を塗布する。この後、＠１図ｆ
ｄｌに示すようｌ（、Ｌ／レジスト６）と窒化膜（３）
を同一のエンチレートテエッチングする。いわゆるエッ
チバンクを行ない、下敷酸化膜（２）の厚さの厚い部分
の表面を露出する。次に残ったレジスト（６）を除去す
る。
最後・こ、第１図（ｅＨこ示すように、前記露出された
下敷酸化膜（２）の表面を熱酸化し、約６（１００Ａの
厚さのフィールド酸化膜を形成する。
下敷酸化膜（２）の表面を熱酸化し、約６（１００Ａの
厚さのフィールド酸化膜を形成する。
以上のように、構成した場合、フィールド酸化膜（４）
となる下敷酸化膜（２）の一部を予め厚く形成したので
、熱酸化するの蚤こ要する時間が短縮される。
となる下敷酸化膜（２）の一部を予め厚く形成したので
、熱酸化するの蚤こ要する時間が短縮される。
したがって、窒化膜（３）下へのフィールド酸化膜（４
）のくい込みが小さくなる。
）のくい込みが小さくなる。
なお、上記実施例では第１図［ｂｌに示すように。
異方性エツチングした場合について説明したが。
第３図ｆａｔに示すよう■こ、シリコン基板（１）の−
土面上にド敷酸化膜（２）を形成し、レジスト（５）を
マスクとして、′ｌ！３図ｔｂｌに示すよう暑こ、ド敷
酸化膜ｉ２）を等方性エンチングした後で、＠３図ｔｅ
ｌに示すように、ド敷酸化膜（２１を異方性エツチング
する。
土面上にド敷酸化膜（２）を形成し、レジスト（５）を
マスクとして、′ｌ！３図ｔｂｌに示すよう暑こ、ド敷
酸化膜ｉ２）を等方性エンチングした後で、＠３図ｔｅ
ｌに示すように、ド敷酸化膜（２１を異方性エツチング
する。
このようにすれば１段差がゆるやρ目こなるので。
この後、 ５ｐｉｎ Ｏｎ Ｇｒａｓｓ膜（以下ＳＯＧ
膜と称する）やＭを堆積したとき平担性が良（なる。
膜と称する）やＭを堆積したとき平担性が良（なる。
以上のよう看こ、この発明によれば、フィールド酸化膜
（４）となるド敷酸化膜（２）の一部を予め厚く形成す
ることにより、活性領域を広（でき、微細化に適し、ま
た特性の良好な半導体装置を得ることができるという優
れた効果を有する。
（４）となるド敷酸化膜（２）の一部を予め厚く形成す
ることにより、活性領域を広（でき、微細化に適し、ま
た特性の良好な半導体装置を得ることができるという優
れた効果を有する。
＠１図はこの発明の実施を示す工程別断面図。
第２図は従来の半導体装置の製造方法を示す工程別断面
図、第３図はこの発明の他の実施例を示す工程別断面図
である。 図番こ詔いて、 （１） ：シリコン基板、 ＋２）
： ′Ｆ下敷酸化膜 ＋３） ：窒化膜、 （４） ：
フィールド酸化膜、 （５１、（６）ニレジスと、 なお１図中同一符号は同一、又は相当部分を示す。
図、第３図はこの発明の他の実施例を示す工程別断面図
である。 図番こ詔いて、 （１） ：シリコン基板、 ＋２）
： ′Ｆ下敷酸化膜 ＋３） ：窒化膜、 （４） ：
フィールド酸化膜、 （５１、（６）ニレジスと、 なお１図中同一符号は同一、又は相当部分を示す。
Claims (3)
- （１）シリコン基板の一主面を熱酸化して、下敷酸化膜
を形成する工程と、写真製版技術により、レジストをマ
スクに、前記下敷酸化膜を所定の厚さになるように第１
のエッチングを行なう工程と、前記下敷酸化膜上に、窒
化膜を形成する工程と、前記窒化膜上にレジストを塗布
する工程と、前記レジストと前記窒化膜を同一のレート
でエッチングする第２のエッチングの工程と、前記窒化
膜の表面に残つた前記レジストを除去する工程と、前記
下敷酸化膜を熱酸化する工程を有することを特徴とする
半導体装置の製造方法。 - （２）第１のエッチング工程は、異方性エッチングによ
り行なわれることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。 - （３）第１のエッチング工程は、等方性エッチングと、
この後行なわれる異方性エッチングにより行なわれるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9273087A JPS63257248A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9273087A JPS63257248A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257248A true JPS63257248A (ja) | 1988-10-25 |
Family
ID=14062537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9273087A Pending JPS63257248A (ja) | 1987-04-14 | 1987-04-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
-
1987
- 1987-04-14 JP JP9273087A patent/JPS63257248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPS60236244A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH01179431A (ja) | 半導体装置の製造方法 | |
| JPS6024009A (ja) | 半導体の不純物領域形成方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JP2006186275A (ja) | 半導体素子の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6367747A (ja) | 半導体装置の素子分離方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 |