JPH07175513A - プロセス制御装置 - Google Patents

Abstract

(57)【要約】 【構成】マイクロプロセッサ２２は制御用メモリ領域２
８に格納されたデータを用いて固定ビット長の制御専用
言語による制御プログラムを実行し、模擬用メモリ領域
２９は制御プログラム２４を動作模擬実行するとき用い
るデータを格納する。インタプリタ２５は制御プログラ
ムを解析し、制御プログラムの変数部の所定ビットの位
置に予め設定された動作模擬実行情報と外部要求により
設定された動作模擬実行可否情報３１とから動作模擬実
行可否を決定し、動作模擬可のとき模擬用メモリ領域２
９に格納されたデータを用いてマイクロプロセッサ２２
によって制御プログラム２４による動作模擬を実行させ
る。 【効果】制御プログラムを変更することがなく、制御用
メモリのデータを用いることなく、動作模擬実行でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラントのプロセスを
制御するプロセス制御装置に関する。

【０００２】

【従来の技術】一般に、マイクロプロセッサ（以下、Ｍ
ＰＵという）を使用した発電プラント等のプロセス制御
装置は、図１１に示すような構成からなっている。

【０００３】図中、プロセス制御装置１は、入力装置２
と出力装置３とからなるハードウェア部４と入力ドライ
バ５と出力ドライバ６とからなる基本ＯＳ部７と制御プ
ログラム部８と制御用メモリ部９から構成されている。

【０００４】まず、制御対象のプラントの入力信号ｆ１
が入力ドライバ５によって入力装置２を経由してプラン
トから取り込まれる。ハードウェア部４は、制御対象に
応じたハードウェアの構成からなっており、基本ＯＳ部
７は、制御対象が異なっても同様の構成のハードウェア
からなっている。基本ＯＳ部７は、制御用メモリ部９へ
プラントから取り込まれたデータを用いて制御プログラ
ム部８のプログラム処理を実行をする。そして、処理さ
れた制御出力信号ｆ２が出力ドライバ６によって出力装
置３を経由してプラントへ出力される。

【０００５】上記した制御プログラムはＭＰＵに依存す
る言語ではなく、制御専用の言語で記述されていること
が多い。例えば、図１３に示す（１）のデータと（２）
のデータとの論理和をとって、その結果を（３）のデー
タとすると、図１２に示すように制御専用の言語１２で
は、１２ａのビットにコマンド：１，変数：０を格納
し、１２ｂのビットに命令語またはアドレス（変数）の
データを格納して固定ビット長としている。そして、例
えば、１段目には論理和の命令語、２段目〜３段目に図
１３に対応するデータを格納するアドレス番地が記述さ
れている。

【０００６】ところで、プロセス制御装置１では、一般
に、製作時、試運転時や定検時に制御プログラムの機能
の確認や、インターフェース機器の確認をするために、
動作模擬機能と呼ぶ動作を模擬する機能を備えている。
例えば、工場において未だ実際の入出力データがないと
き、プロセス制御装置１の制御プログラムの機能の確認
や入力を模擬するデータによって動作確認をしたり、模
擬した出力データによって外部出力装置をシミュレーシ
ョンするため動作模擬することが行われる。

【０００７】制御プログラム部８の制御プログラムは、
図１４に示すように入力情報ｇ１を外部入力または内部
記憶から入力して入力情報ｇ１を用いて演算Ｓ１０を実
行し、その処理結果を出力情報ｇ２として外部出力また
は内部記憶へ出力するという処理の多数組合せからなっ
ている。従って、制御プログラムの機能の確認をするた
めには、それぞれの小さい処理の入力と出力を模擬して
行う。また、インターフェース機器の確認では、メモリ
に模擬のための入出力データを設定して動作模擬を行
う。

【０００８】従来の動作模擬機能の実現方法は、大別し
て次の２種類に分けることができる。

【０００９】その一つ目として、制御プログラムの内容
は、そのままで使用する入力のメモリの内容を直接書き
換える方法である。例えば、図１５に示すように、変数
データのメモリマップ１１がＡ・Ｂ・Ｃ・Ｄ番地があ
り、それぞれの内容がａ・ｂ・ｃ・ｄであるとする。こ
の場合にＡ・Ｂ番地は制御プログラムで変数として使用
されている領域で、Ｃ・Ｄ番地は制御プログラムとして
使用していないメモリとする。

【００１０】図１５のメモリマップ１１を用いて、図１
６に示すようにＡ番地から内容を入力し、演算Ｓ１２に
よって演算された内容をＢ番地へ出力する。一つ目の手
段によれば、Ａ番地の内容をなんらかの手段で模擬する
データに直接書き換えるもので、その演算結果がＢ番地
へ出力されて書き換えられる。

【００１１】また、二つ目として、通常のメモリに保有
された模擬部分の入力や出力データを模擬専用のメモリ
へ転送し、その模擬専用のメモリの内容を書き換える方
法である。その他、二つ目の変形として、制御プログラ
ム内で通常のメモリ領域を使用するか、模擬専用のメモ
リを使用するかを選択できるようにしておくものもあ
る。

【００１２】例えば、二つ目の手段として、図１７に示
すように、図１６の演算Ｓ１２のプログラムの入力をＡ
番地から制御プログラム中で使用されていないＣ番地に
変更し、出力をＢ番地から制御プログラム中で使用され
ていないＤ番地に変更する。

【００１３】この場合、変換後の演算Ｓ１３は、演算Ｓ
１２とは入力元と出力先の変数部分だけが異なるものと
なり、入力はＡ番地のままで出力をＤ番地とすること
で、動作模擬時の出力を制御プログラムの他の部分に影
響を与えないようにすることができる。

【００１４】もう二つ目として、図１８に示すように、
Ａ・Ｃ番地を入力とし、Ｂ・Ｄ番地を出力とし、必要に
応じてＡ・Ｂ・Ｃ・Ｄ番地を組み合わせて使う動作模擬
方法がある。演算Ｓ１４は、Ｓ１２を基にして入力と出
力の選択する機能が追加されたものである。

【００１５】

【発明が解決しようとする課題】上記した従来のプロセ
ス制御装置１の動作模擬機能では、次のような種々の問
題がある。

【００１６】第一には、該当するメモリの内容を直接書
き換える方法では、そのメモリを制御プログラムの他の
部分で使用している場合にそこにも影響を与えうるとい
う問題がある。

【００１７】例えば、図１６で説明したように、Ａ番地
のデータａを変更してｚにしてしまい、そのままにすれ
ば、Ａ番地のデータを用いて演算する他の制御プログラ
ムがあったとすると、その演算結果が別なものとなって
しまう。

【００１８】第二には、演算入出力データを模擬専用の
入出力データに書き換える方法では、模擬したい部分が
変わる度に実行プログラムを生成し直す必要があるとい
う問題となる。

【００１９】例えば、図１７で説明した処理では、演算
する入力データと演算結果の出力データの番地を変更す
るために模擬用として制御プログラムを変更し、また、
通常の制御プログラムへ直す手間を要し、過誤によって
別の制御プログラムへ直してしまうということもある。

【００２０】第三には、通常時の入出力データと模擬専
用の入出力データをプログラムの中で選択できる方法で
は、プログラムの容量が大きくなる問題点と、本来の処
理では不要な判定が増えるため、処理速度が遅くなると
いう問題点がある。

【００２１】例えば、図１８で説明した処理では、入力
側でＡ番地またはＣ番地から入力データを読むかを判定
するプログラムと出力側でＢ番地またはＤ番地へ書き込
むかの判定するプログラムとの本来余分なプログラムを
要し、処理時間も余分に要する。

【００２２】そこで、本発明は、制御プログラムの内容
および制御メモリのデータを変更することなく、動作模
擬を実行するプロセス制御装置を提供することを目的と
する。

【００２３】

【課題を解決するための手段】請求項１の発明は、制御
用メモリに格納されたデータを用いて固定ビット長の制
御専用言語による制御プログラムをマイクロプロセッサ
によって実行してプラントのプロセスを制御するプロセ
ス制御装置において、プラントのプロセスと切り離して
制御プログラムを動作模擬実行するとき用いるデータを
格納するために制御用メモリを模擬する模擬用メモリを
設ける一方、制御プログラムを解析する手段と、制御プ
ログラムの変数部の所定ビットの位置に予め設定された
動作模擬実行情報と外部要求により設定された動作模擬
実行可否情報とから動作模擬実行を決定し、この決定で
動作模擬実行可のとき模擬用メモリに格納されたデータ
を用いてマイクロプロセッサによって制御プログラムに
よる動作模擬を実行させる手段を設けるようにしたもの
である。

【００２４】請求項２の発明は、マイクロプロセッサ
と、このマイクロプロセッサが処理実行するための第１
のメモリと、固定ビット長の制御専用言語による制御プ
ログラムを格納する制御プログラムメモリと、制御プロ
グラムを実行してプラントのプロセスを制御するとき用
いるデータを格納する制御用メモリと、プラントのプロ
セスと切り離して制御プログラムを動作模擬実行すると
き用いるデータを格納するために制御用メモリを模擬す
る模擬用メモリとからなる第２のメモリと、制御プログ
ラムを解析する手段と、制御専用言語の変数部の所定ビ
ット位置に予め設定された動作模擬実行情報と外部要求
により設定された動作模擬実行可否情報とから動作模擬
実行の可否を決定する決定手段と、制御用メモリのデー
タを用いて制御プログラムを実行する一方、決定手段に
よって動作模擬実行可の決定がされたとき模擬用メモリ
のデータを用いて制御プログラムを実行する手段と、マ
イクロプロセッサが第２のメモリのデータを読み書きす
るためマイクロプロセッサとの間でアドレスバスとデー
タバスの調停をするバス調停手段とからなるコプロセッ
サを設けるようにしたものである。

【００２５】請求項３の発明は、制御用メモリに格納さ
れたデータを用いて固定ビット長の制御専用言語による
制御プログラムをマイクロプロセッサによって実行して
プラントのプロセスを制御するプロセス制御装置におい
て、プラントのプロセスと切り離して制御プログラムを
動作模擬実行するとき用いるデータを格納するために制
御用メモリを模擬する模擬用メモリと、制御プログラム
のアドレスに対応して動作模擬実行の可否指標として動
作模擬実行情報を格納する模擬用メモリ選択情報用メモ
リと、外部要求により設定された動作模擬可否情報と動
作模擬実行情報とから動作模擬実行可否を決定し、この
決定で動作模擬実行可が決定されたとき模擬用メモリの
データを用いてマイクロプロセッサによって制御プログ
ラムを動作模擬実行させる手段を設けるようにしたもの
である。

【００２６】

【作用】請求項１の発明は、動作模擬実行のとき、制御
用メモリと別の模擬用メモリに格納されたデータを用い
て制御プログラムの動作模擬を実行させるために制御プ
ログラムを変更したり、また、制御用メモリのデータを
書き換えることなく、動作模擬が実行される。従って、
変更された制御プログラムを元に戻すという手間が不要
となり、制御用メモリのデータが他の制御プログラムで
用いられていても、他の制御プログラムで得られるデー
タに影響を与えることがない。しかも、制御プログラム
の処理最小単位毎に動作模擬を実行することができる。

【００２７】請求項２の発明は、動作模擬実行のとき、
制御用メモリと別の模擬用メモリに格納されたデータを
用いて制御プログラムの動作模擬を実行させるために制
御プログラムを変更したり、また、制御用メモリのデー
タを書き換えることなく、動作模擬が実行される。従っ
て、変更された制御プログラムを元に戻すという手間が
不要となり、制御用メモリのデータが他の制御プログラ
ムで用いられていても、他の制御プログラムで得られる
データに影響を与えることがない。さらに、コプロセッ
サがマイクロプロセッサと別に制御プログラムの解析や
実行を専用で行っているため、動作模擬のために処理速
度が低下することがなく、マイクロプロセッサとコプロ
セッサと並列処理により動作模擬のために全体の処理効
率が低下することがない。

【００２８】請求項３の発明は、動作模擬実行のとき、
制御用メモリと別の模擬用メモリに格納されたデータを
用いて制御プログラムの動作模擬を実行させるために制
御プログラムを変更したり、また、制御用メモリのデー
タを書き換えることなく、動作模擬が実行される。従っ
て、変更された制御プログラムを元に戻すという手間が
不要となり、制御用メモリのデータが他の制御プログラ
ムで用いられていても、他の制御プログラムで得られる
データに影響を与えることがない。さらに、動作模擬実
行情報を専用のメモリに格納し、この動作模擬実行情報
のみ設定変更すればよいから何ら制御プログラムへ手を
加えることがなく、従来のように制御プログラム修正の
過誤が発生することがなく、簡単に動作模擬実行情報の
設定変更ができる。

【００２９】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３０】図１は、本発明の第１実施例を示すプロセ
ス制御装置の機能ブロック図である。プロセス制御装置
２１は、マイクロプロセッサ２２とメモリ２３とインタ
プリタ２５との機能からなり、メモリ２３には、制御プ
ログラム２４と制御用メモリ領域２８と模擬用メモリ領
域２９と動作模擬実行可能実行不可能情報３１等を格納
するその他メモリ領域３０から構成される。

【００３１】図中、制御プログラム２４は、固定ビット
長の命令語と変数（アドレス情報）から構成される制御
専用語の変数の固定ビット位置に動作模擬を実行する意
味のビットを設けている。

【００３２】インタプリタ２５は、実際にマイクロプロ
セッサ２２で実行するために制御プログラム２４をマイ
クロプロセッサ２２が理解できる言語に変換する機能で
ある。制御プログラム解析機能２６は、制御プログラム
２４のコードを種別部分に基づいて解析する機能であ
る。制御プログラム実行機能２７は、制御プログラム２
４の命令語の種別に従ってマイクロプロセッサ２２が実
行できるサブルーチンを呼び出す機能である。

【００３３】制御用メモリ領域２８は、通常制御時に制
御プログラム２４が用いるデータを格納するものであ
る。模擬用メモリ領域２９は、制御用メモリ領域２８と
同じサイズの領域を有し、動作模擬専用のものである。
動作模擬実行可能実行不可能情報３１は、動作模擬実行
可能および実行不可能の情報を保存するものである。

【００３４】次に、本発明の第１実施例の処理を図２お
よび図３を参照して説明する。

【００３５】まず、インタプリタ２５では、制御プログ
ラム２４を１行づつ読み込んでマイクロプロセッサ２２
で実行できる言語へ変換し、図３に示す処理のように、
変数か否かの判断をする（Ｓ１）。ここで、制御プログ
ラム２４は、図４に示すように、制御専用の言語で命令
語・変数が全て固定ビット長から成り立っており、それ
ぞれの固定ビット長には論理和や論理積といった命令語
の種別や変数（アドレス情報）の種別を示す部分２４ａ
と、これらの命令語やアドレス情報を示す部分２４ｂと
模擬実行を示す部分（図示斜線部）２４ｃと、その他の
データ部分がある。模擬実行を示すビットは、全種類共
通のビット位置に設定している。

【００３６】例えば、最初の１行目が命令語であれば、
インタプリタ２５は制御プログラム２４に未実行の命令
があるか否かの判断がされる（Ｓ２）。この場合に、未
実行の命令がないから命令語の種別、例えば、論理和を
専用メモリへ記憶して、続いて変数付でないとき１行目
の処理が終了する（Ｓ４）（Ｓ５）。

【００３７】次に、インタプリタ２５は制御プログラム
２４の２行目を読み込んでマイクロプロセッサ２２が実
行できる言語に変換しステップＳ１で、例えば、変数
（アドレス情報）と判断されると、模擬実行可能か否か
を判断する（Ｓ１）（Ｓ６）（Ｓ７）。ここで、模擬実
行可能のとき、例えば、論理和のアドレスを専用メモリ
へ記憶させる（Ｓ９）。

【００３８】さらに、インタプリタ２５は、続いて制御
プログラム２４の３行目を読み込んで、２行目と同様
に、例えば、論理和の３行目のアドレスを専用メモリへ
記憶させる（Ｓ１）（Ｓ６）（Ｓ７）（Ｓ９）。同様に
して制御プログラム２４の４行目のアドレスを専用メモ
リへ記憶させる（Ｓ１）（Ｓ６）（Ｓ７）（Ｓ９）。こ
の結果、専用メモリへ論理和と２行目〜４行目のアドレ
スとが記憶される。

【００３９】次に、インタプリタ２５が５行目を読み込
んで、命令語、例えば、加算であれば、ステップＳ２へ
移行し、この場合、未実行の命令があるために、専用メ
モリへ記憶された前記論理和と、アドレスとをサブルー
チンへ渡してマイクロプロセッサ２２によって実行する
（Ｓ１）（Ｓ２）（Ｓ３）。そして、次の命令語、例え
ば、加算を専用メモリへ記憶させ、前記論理和と同様の
処理がされる（Ｓ４）。

【００４０】この結果、通常の制御時には、ＯＳ用メモ
リ３７には実行不可能情報が設定されており、ステップ
Ｓ６の判断によって制御用メモリ領域２８の制御用デー
タ３３へしかアクセスできないようになっている。

【００４１】一方、ＯＳ用メモリ３７に模擬実行可能が
設定され、かつ、制御プログラム２４の変数の模擬ビッ
トが動作模擬実行として設定されていると、変数に対応
して模擬用メモリ領域２９のアドレスとなるように所定
の変換式によってアドレスが変換される（Ｓ６〜Ｓ
８）。これによって、制御用メモリ領域２８に対応する
模擬用メモリ領域２９のアドレスが記憶され、制御プロ
グラム２４によって模擬用メモリ領域２９のデータを用
いて動作模擬の実行がされる（Ｓ９）。

【００４２】ここで、制御用メモリ領域２８と模擬用メ
モリ領域２９とは同じ容量で、同じ変数に対してアクセ
スする場所は、それぞれの開始アドレスをベースとし
て、同じ相対アドレスだけ離れたところにある。

【００４３】このように、模擬用メモリ領域２９からデ
ータを入力したり、模擬用メモリ領域２９へデータを出
力することができるため、動作模擬中のデータが制御プ
ログラムの他の部分で使用されていても同じ変数に対応
するデータに影響を与えないようにできる。

【００４４】また、ＯＳ３５は、通信機能３６によって
図示省略するが保守用のツールとの間でデータをやり取
りし、動作模擬実行可能実行不可能情報３１や制御プロ
グラムの動作模擬実行情報を設定したり解除したりす
る。

【００４５】なお、図２のｃ１は制御用データの外部入
出力信号を示し、ｃ２は保守ツールとの外部入出力信号
を示している。

【００４６】このように、制御プログラムは実際に制御
に使うプログラムのままで、専用の実行模擬ビットのみ
を変更するだけで動作模擬の確認ができるので、動作模
擬の確認のためのロジックの追加によるプログラム容量
の増加や、処理速度の低下を防止する。さらに、通常時
に使用する制御プログラムと異なる制御プログラムによ
って動作確認することがなく、動作模擬結果の信憑性が
向上する。

【００４７】図５は、本発明の第２実施例を示すプロセ
ス制御装置の機能ブロック図である。

【００４８】プロセス制御装置２１Ａは、マイクロプロ
セッサ２２とメモリ２３Ａとメモリ２３Ｂと専用コプロ
セッサ４０とから構成され、データバス４１Ａ，４１Ｂ
で接続されている。

【００４９】メモリ２３Ｂは、マイクロプロセッサ２２
により制御されＯＳその他のデータを格納する。メモリ
２３Ａは、制御プログラム２４と制御用メモリ領域２８
と模擬用メモリ領域２９とを有する。

【００５０】専用コプロセッサ４０は、制御プログラム
を解析する回路と、解析された制御プログラムを実行す
る回路と、ＭＰＵとの間でアドレスバスとデータバスの
調停をするバス調停回路を備えている。

【００５１】図６は、図５に示すプロセス制御装置２１
Ａをハードウェア構成で示すものである。

【００５２】図中、汎用ＭＰＵ４２は、汎用ＭＰＵのデ
ータバスｂ３によってメモリ２３Ｂと専用コプロセッサ
４０と接続し、専用コプロセッサ４０とメモリ２３Ａと
は専用コプロセッサ４０のデータバスｂ４によって接続
している。

【００５３】一方、汎用ＭＰＵ４２は、汎用ＭＰＵのア
ドレスバスｂ１によってアドレスレコーダ４３と専用コ
プロセッサ４０とメモリ２３Ｂとが接続しており、専用
コプロセッサ４０とメモリ２３Ａとが専用コプロセッサ
のアドレスバスｂ２によって接続している。

【００５４】この構成で、ＯＳ等が汎用ＭＰＵ４２によ
って実行されると共に、メモリ２３Ａの制御プログラム
２４が専用コプロセッサ４０によって実行される。

【００５５】また、専用コプロセッサ４０が制御プログ
ラム２４と制御用メモリ領域２８と模擬用メモリ領域２
９とを制御しており、汎用ＭＰＵ４２からアクセスする
とき、専用コプロセッサ４０経由で実行される。汎用Ｍ
ＰＵ４２は自分の制御をできるメモリを別に持ってお
り、汎用ＭＰＵ４２と専用コプロセッサ４０とは平行し
て処理が進められる。

【００５６】汎用ＭＰＵ４２が専用コプロセッサ４０に
対してコマンド（メモリ２３Ａのリード・ライトや制御
プログラムの実行など）を実行するときは、アドレスレ
コーダ４３が専用コプロセッサ４０を対象とすることを
認識し、専用コプロセッサ４０に対して専用コプロセッ
サアクセス要求信号ｂ５を出力する。

【００５７】ここで、専用コプロセッサ４０の内部構成
を図７を参照して説明する。

【００５８】専用コプロセッサ４０は、外部とのインタ
ーフェースとして、汎用ＭＰＵ４２が制御する汎用ＭＰ
Ｕのアドレスバスｂ１に接続するアドレスバスの入力回
路５０と専用コプロセッサ４０が制御する汎用ＭＰＵの
アドレスバスｂ２に接続するアドレスバスの出力回路５
１、さらに、汎用ＭＰＵ４２が制御する汎用ＭＰＵのデ
ータバスｂ３を介して接続するデータバス入出力回路５
２と専用コプロセッサ４０が制御する専用コプロセッサ
のデータバスｂ４を介して接続するデータバス入出力回
路５３を備えている。

【００５９】さらに、汎用ＭＰＵ４２からのコマンドを
解析するコマンド解析回路５４を備え、図６において説
明したアドレスレコーダ４３から専用コプロセッサ４０
への専用コプロセッサアクセス要求信号ｂ５が、コマン
ド解析回路５４へ入力されるようになっている。

【００６０】バス調停回路５５は、汎用ＭＰＵ４２が専
用コプロセッサ４０を制御する汎用ＭＰＵのアドレスデ
ータバスｂ２，専用コプロセッサのデータバスｂ４経由
でメモリ２３Ａにアクセスするときに、制御プログラム
２４の解析・実行のためのバスの使用と競合しないよう
に調停する機能を備えている。

【００６１】制御プログラム解析回路５６は、制御プロ
グラム２４を読み込み、制御プログラム２４の命令種別
を命令語解析回路５７で解析し、変数を変数解析回路５
８で解析して、制御プログラム実行回路６０に制御プロ
グラム実行に必要な制御プログラム実行データｃ１０を
渡すようになっている。そして、第２実施例では、第１
実施例で説明した制御プログラムの変数の模擬用メモリ
選択情報の解析が、変数解析回路５８の中の模擬用メモ
リ選択情報解析回路５９で実行される。

【００６２】制御プログラム実行回路６０は制御プログ
ラム解析回路５６から命令語種別や変数情報を受け取
り、コマンド種別に従いファームウェア化された命令を
実行する。

【００６３】以上の構成で、まず、汎用ＭＰＵ４２によ
って制御プログラム２４の実行要求と制御プログラムの
開始アドレスが専用コプロセッサ４０へ出力される。ア
ドレスレコーダ４３はそれを検出して専用コプロセッサ
バス使用要求信号ｂ５を専用コプロセッサ４０へ入力す
る。

【００６４】専用コプロセッサバス使用要求信号ｂ５が
専用コプロセッサ４０へ入力されると、図７に示すコマ
ンド解析回路５４が要求コマンドを読み込む。この結
果、コマンド解析回路５４が制御プログラムの実行が要
求されたことを解析する。コマンド解析回路５４では、
制御プログラム解析回路５６へ制御プログラム開始番地
情報ｃ８を渡し、制御プログラム解析開始要求信号ｃ１
を発信する。

【００６５】制御プログラム解析開始要求信号ｃ１が制
御プログラム解析回路５６によって受信されると、制御
プログラム解析回路５６が制御プログラム２４を専用コ
プロセッサのアドレスバスｂ２および専用コプロセッサ
のデータバスｂ４経由で読み込む。

【００６６】そして、制御プログラム解析回路５６で
は、コマンド種別と変数のアクセス先が解析され、命令
語と変数の一括した解析が完了毎に制御プログラム実行
回路６０に対して命令語種別と変数情報とからなる制御
プログラム実行データｃ１０を出力し、制御プログラム
実行開始要求信号ｃ９を出力する。

【００６７】このとき、制御プログラム２４の変数部に
模擬用メモリ選択情報が設定され、かつ、外部要求によ
る動作模擬実行可否情報が可のとき、変数のアクセス先
を変換する。すなわち、通常時の制御用メモリ領域２８
のデータから模擬用メモリ領域２９のデータを用いて制
御プログラム２４の処理をするようにアドレス変換がさ
れる。

【００６８】制御プログラム実行回路６０は、制御プロ
グラム実行開始要求信号ｃ９を受信すると、命令語種別
と制御プログラム実行データｃ１０に従い、ファームウ
ェア化された処理を実行する。

【００６９】制御プログラムが実行されているとき、専
用コプロセッサ４０と専用コプロセッサ４０が制御する
専用コプロセッサのアドレスバスｂ２と専用コプロセッ
サのデータバスｂ４に接続されたメモリ２３Ａがあれば
よいので、その間に汎用ＭＰＵ４２がメモリ２３Ｂを用
いて診断や入出力等の処理を実行する。

【００７０】また、汎用ＭＰＵ４２が専用コプロセッサ
４０によって制御されるバスに接続されているメモリ２
３Ａにアクセス（リード／ライト）する場合も、アドレ
スレコーダ４３がそれを検出して専用コプロセッサアク
セス要求信号ｂ５を専用コプロセッサ４０に入力する。

【００７１】専用コプロセッサ４０は、専用コプロセッ
サアクセス要求信号ｂ５が入力されると、コマンド解析
回路５４へ要求コマンドを読み込み、コマンド解析回路
５４がメモリのアクセス（リード／ライト）が要求され
たことを解析する。

【００７２】コマンド解析回路５４は、バス調停回路５
５に制御プログラムが解析・実行中かどうかを問い合わ
せ、実行中であればコマンドを拒否し、実行中で無けれ
ばメモリ２３Ａへアクセス（リード／ライト）する。

【００７３】すなわち、バス調停回路５５は、図７に示
すように制御プログラム実行回路６０から専用コプロセ
ッサバス使用要求信号ｃ２に対して他で不使用であれ
ば、専用コプロセッサバス使用許可信号ｃ７を出力し、
制御プログラム解析回路５６から専用コプロセッサバス
使用要求信号ｃ３に対して他で不使用であれば、専用コ
プロセッサバス使用許可信号ｃ６を出力し、また、コマ
ンド解析回路５４から専用コプロセッサバス使用要求信
号ｃ４に対して、他で不使用であれば、専用コプロセッ
サバス使用許可信号ｃ５を出力する。

【００７４】このように、制御プログラムの解析・実行
機能をコプロセッサ化することで動作模擬のために処理
速度が低下することがなく、むしろ高速化することがで
きる。また、ＭＰＵとコプロセッサとが並列処理できる
ので、動作模擬のために処理効率が低下することがな
く、むしろ処理効率を上げることができる。

【００７５】図８は、本発明の第３実施例を示すプロセ
ス制御装置の機能ブロック図である。

【００７６】プロセス制御装置２１Ｂは、マイクロプロ
セッサ２２とメモリ２３とからなり、メモリ２３には、
模擬用メモリ選択情報用のビット位置のデータ６４を有
する制御プログラム２４とインタプリタ２５と制御用メ
モリ領域２８と模擬用メモリ領域２９と動作模擬実行可
能不可能情報３１と模擬用メモリ選択情報用メモリ６１
と論理演算装置６３で構成されている。

【００７７】図９は、図８に示す機能ブロック図をハー
ドウェアで構成したものである。

【００７８】ここでは、プロセス制御装置２１Ｂが、制
御プログラム２４と制御プログラム２４からハードウェ
ア的に独立している模擬用メモリ選択情報用メモリ６１
の内容を組み合わせる前記論理演算装置６３に対応する
模擬用メモリ選択情報ビット用調停回路６５と、動作模
擬実行可能情報３１と制御用メモリ領域２８と模擬用メ
モリ領域２９と汎用ＭＰＵ４２と汎用ＭＰＵ４２が出力
したアドレスデータを元にアクセス先を解析するアドレ
スレコーダ６６とアドレスバスｄ１とデータバスｄ２か
ら構成される。

【００７９】次に、本発明の第３実施例の作用を説明す
る。

【００８０】まず、図３に示した第１実施例と同様にイ
ンタプリタ２５の処理がされ、インタプリタ２５の解析
機能によって汎用ＭＰＵ４２が実行できる言語へ変換
し、インタプリタ２５の処理によって汎用ＭＰＵ４２が
アドレスレコーダ６６を介して制御プログラム２４へ制
御プログラム用メモリアクセス要求ｄ３を出力する。こ
れによって、図３に示すように、制御プログラム２４の
内容が読み込まれ、変数か否かの判断をする（Ｓ１）。

【００８１】ここで、制御プログラム２４は、図４に示
すように制御専用の言語で命令語・変数が全て固定ビッ
ト長から成り立っており、それぞれの固定ビット長には
論理和や論理積といった命令語の種別や変数の種別を示
す部分と、模擬実行を示す部分（図示斜線部）がある。
模擬実行を示すビットは、全種類共通のビット位置に予
め設定している。

【００８２】次に、インタプリタ２５は、制御プログラ
ム２４が未実行の命令があるとき、変数を命令語の種別
に従ってサブルーチンに渡し実行する（Ｓ２，Ｓ３）。
続いて、命令語の種別を記憶（Ｓ４）して、変数付のと
き、また、ステップＳ１で制御プログラム２４が変数の
とき、模擬実行可能か否かを判断する（Ｓ５，Ｓ６）。

【００８３】この判断では、アドレスレコーダ６６が動
作模擬実行可能実行不可能情報３１へ動作模擬実行可能
管理用メモリアクセス要求ｄ５を出力する。これによっ
て、動作模擬実行可能実行不可能情報３１の情報ｄ１２
が読み込まれ、模擬用メモリ選択情報用メモリ６１の情
報による判断がされる。

【００８４】このとき、制御プログラム２４とデータバ
スｄ２を結ぶバスの模擬用メモリ選択情報の対応するビ
ットに対して、模擬用メモリ選択情報ビット用調停回路
６５が動作模擬実行可能実行不可能情報ｄ１２の状態に
従って処理が行われる。

【００８５】すなわち、模擬用メモリ選択情報ｄ１０と
動作模擬実行可能実行不可能情報ｄ１２とがいずれもハ
イレベルとなっていれば、模擬用メモリ選択情報ビット
用調停回路６５によってハイレベルな模擬用メモリ選択
情報ｄ９’が信号線へ出力されてデータバスｄ２側へ出
力され、動作模擬実行可能が判断される。

【００８６】この結果、変数に対応して模擬用メモリ領
域２９のアドレスとなるように所定の変数式によってア
ドレスが変換される（Ｓ６〜Ｓ８）。これによって、制
御用メモリ領域２８に対応する模擬用メモリ領域２９の
アドレスが記憶され、模擬用メモリ領域２９のデータを
用いて模擬実行がされる（Ｓ９）。

【００８７】具体的には、模擬用メモリ選択情報ビット
用調停回路６５は、図１０に示すように構成されてい
る。

【００８８】まず、図１０を参照して説明すると、動作
模擬実行可能実行不可能情報ｄ１２が実行可能に設定さ
れているとすれば、動作模擬実行可能実行不可能情報ｄ
１２がハイレベルとなっている。このハイレベルがゲー
ト素子７４のゲートへ入力され、ゲート素子７４のゲー
トが開かれる。また、否定素子７２を介した動作模擬実
行不可能状態信号ｅ３がゲート素子７３のゲートへロー
レベルで入力され、ゲートが閉じられている。

【００８９】この結果、ゲート素子７４により、模擬用
メモリ選択情報用メモリ６１の模擬用メモリ選択情報ｄ
１０とを入力して模擬用メモリ選択情報ｅ４がゲート素
子７５へ出力される。このとき、制御プログラム用メモ
リアクセス要求ｄ３と汎用ＭＰＵからのリード信号ｄ８
が共にハイレベルのため論理積素子７０では、制御プロ
グラムリード要求信号ｅ１がハイレベルとなってゲート
素子７５のゲートへ入力される。この結果、ゲート素子
７５のゲートが開き、模擬用メモリ選択情報ｅ４が模擬
用メモリ選択情報バス側信号ｄ９’の信号線へ出力され
る。従って、模擬用メモリ選択情報ｄ１０がハイレベル
であれば、ハイレベルがデータバスｄ２側へ出力されて
動作模擬実行可能となる。

【００９０】一方、動作模擬実行可能実行不可能情報ｄ
１２が実行不可能に設定されているとすれば、動作模擬
実行可能実行不可能情報ｄ１２がローレベルとなってい
る。この場合、ローレベルが否定素子７２を介して動作
模擬実行不可能状態信号ｅ３がハイレベルとなってゲー
ト素子７３へ入力されるため、ゲート素子７３のゲート
が開き、ゲート素子７４のゲートが閉じられている。

【００９１】これによって、制御プログラム２４の模擬
用メモリ選択情報ｄ９がゲート素子７３を介してゲート
素子７５へ模擬用メモリ選択情報ｅ４として出力され
る。このとき、制御プログラム用メモリアクセス要求ｄ
３と汎用ＭＰＵ４２からのリード信号ｄ８が共にハイレ
ベルのため論理積素子７０を介して制御プログラムリー
ド要求信号ｅ１がハイレベルとなり、ゲート素子７５の
ゲートが開けられる。従って、模擬用メモリ選択情報ｅ
４がゲート素子７５を介して模擬用メモリ選択情報バス
側信号ｄ９’の信号線へ出力される。この場合に、模擬
用メモリ選択情報ｄ９がハイレベルのときは、図３に示
すインタプリタ２５の処理のステップＳ７で模擬ビット
ＯＮとなるがステップＳ６で模擬実行不可となるため、
結果的に動作模擬実行不可能となり問題は生じない。

【００９２】また、動作模擬実行可能実行不可能情報ｄ
１２の状態に係わらず、汎用ＭＰＵ４２からのリード信
号ｄ８がハイレベルであるため否定素子７１の出力信号
がローレベルとなって論理積素子７７へ入力されてい
る。このため制御プログラムライト要求信号ｅ６がゲー
ト素子７６のゲートへローレベルで入力され、模擬用メ
モリ選択情報メモリ側信号ｅ２を出力するゲート素子７
６のゲートが閉じている。

【００９３】次に、制御プログラム２４への書き込みも
汎用ＭＰＵ４２からの要求で行われる。

【００９４】まず、アドレスレコーダ６６が制御プログ
ラム２４へのアクセスであることを認識し、制御プログ
ラム用メモリアクセス要求ｄ３と模擬用メモリ選択情報
用メモリアクセス要求ｄ４を出力する。これに伴い、制
御プログラム２４と模擬用メモリ選択情報用メモリ６１
への書き込みが実行される。

【００９５】このとき、制御プログラム２４とデータバ
スｄ２を結ぶバスの模擬用メモリ選択情報のビットで
は、模擬用メモリ選択情報ビット用調停回路６５によっ
て次の処理が行われている。

【００９６】図１０に示す模擬用メモリ選択情報ビット
用調停回路６５では、まず、汎用ＭＰＵ４２からのリー
ド信号ｄ８がローレベルとなるため、否定素子７１の出
力はハイレベルとなり、このとき、制御プログラム用メ
モリアクセス要求ｄ３もハイレベルとなっており、論理
積素子７７の出力である制御プログラムライト要求信号
ｅ６がハイレベルでゲート素子７６のゲートへ入力され
る。

【００９７】この結果、ゲート素子７６のゲートが開け
られ、汎用ＭＰＵ４２から出されている模擬用メモリ選
択情報バス側信号ｄ９’の信号線が模擬用メモリ選択情
報メモリ側信号ｄ９の信号線へ接続され、制御プログラ
ム２４の模擬用メモリ選択情報のビット位置へ書き込む
ことができる。

【００９８】このとき、汎用ＭＰＵ４２からのリード信
号ｄ８がローレベルであるため論理積素子７０の出力で
ある制御プログラムリード要求信号ｅ１がローレベルと
なり、模擬用メモリ選択情報バス側信号ｅ５へ出力する
ゲート素子７５のゲートが閉じられている。

【００９９】次に、模擬用メモリ選択情報用メモリ６１
へのアクセスも汎用ＭＰＵ４２からの要求で行われる。

【０１００】この場合、アドレスレコーダ６６が模擬用
メモリ選択情報用メモリ６１へのアクセスであることを
認識して、模擬用メモリ選択情報用メモリアクセス要求
ｄ４を出力する。これによって、模擬用メモリ選択情報
用メモリ６１へのデータの書き込みや読み出しが実行さ
れる。

【０１０１】次に、動作模擬実行可能情報メモリ３１へ
の動作模擬実行可能状態の書き込みや読み出しも汎用Ｍ
ＰＵ４２からの要求で行われる。

【０１０２】この場合、アドレスレコーダ６６が動作模
擬実行可能情報メモリ３１へのアクセスであることを認
識して、動作模擬実行可能情報メモリアクセス要求信号
ｄ５を出力する。これによって、動作模擬実行可能情報
メモリ３１のデータへ書き込みや読み出しが実行され
る。

【０１０３】次に、制御用メモリ領域２８へのアクセス
も汎用ＭＰＵ４２からの要求でおこなわれる。

【０１０４】この場合、アドレスレコーダ６６が制御用
メモリ領域２８へのアクセスであることを認識して、制
御用メモリアクセス要求ｄ６を出力する。これによっ
て、制御用メモリ領域２８へのデータの書き込みや読み
出しが実行される。

【０１０５】次に、模擬用メモリ領域２９へのアクセス
も汎用ＭＰＵ４２からの要求で行われる。

【０１０６】この場合、アドレスレコーダ６６が模擬用
メモリ領域２９へのアクセスであることを認識して、模
擬用メモリアクセス要求ｄ７を出力する。これによっ
て、模擬用メモリ領域２９への書き込みや読み出しが実
行される。

【０１０７】このように、制御プログラムの実行模擬ビ
ットをハードウェア的に独立させ、制御プログラムとは
異なるメモリへ書き換えできるようにしているので制御
プログラムの動作確認結果の信憑性を第１実施例よりさ
らに向上することができる。

【０１０８】なお、第３実施例では、制御プログラム２
４の所定ビット位置に情報を設定し、さらに、模擬用メ
モリ選択情報用メモリ６１に動作模擬実行情報を設定し
ている。そして、外部要求により設定された動作模擬可
否情報が動作模擬可で、かつ、動作模擬実行情報のいず
れもが動作模擬可のとき模擬用メモリ領域２９のデータ
を用いて動作模擬を実行するが、制御プログラム２４の
所定ビット位置の情報を全て動作模擬不可としておけ
ば、制御プログラム２４に手を加える必要がなくなり、
制御プログラム２４の所定ビット位置に対応して模擬用
メモリ選択情報用メモリ６１に動作模擬実行情報を設定
しておけば、必ずしも制御プログラム２４の所定ビット
位置に動作模擬可または不可を設定する必要はない。

【０１０９】

【発明の効果】請求項１の発明は、動作模擬実行のと
き、制御用メモリと別の模擬用メモリに格納されたデー
タを用いて制御プログラムの動作模擬を実行せるために
制御プログラムを変更したり、また、制御用メモリのデ
ータを書き換えることもない。従って、動作模擬を実行
後に元に戻すことがないため異なる制御プログラムにな
ってしまうということがなく、制御用メモリのデータが
他の制御プログラムで用いられていても、他の制御プロ
グラムで得られるデータに影響を与えることがない。

【０１１０】請求項２の発明は、動作模擬実行のとき、
制御用メモリと別の模擬用メモリに格納されたデータを
用いて制御プログラムの動作模擬を実行させるために制
御プログラムを変更や制御用メモリのデータを書き換え
ることもない。従って、元に戻すことがないため異なる
制御プログラムになってしまうということがなく、制御
用メモリのデータが他の制御プログラムで用いられてい
ても、他の制御プログラムで得られるデータに影響を与
えることがない。さらに、コプロセッサがマイクロプロ
セッサと別に制御プログラムの解析や実行を専用で行っ
ているため、動作模擬のために処理速度が低下すること
がなく、マイクロプロセッサとコプロセッサと並列処理
により動作模擬のために全体の処理効率が低下すること
がない。

【０１１１】請求項３の発明は、動作模擬実行のとき、
制御用メモリと別の模擬用メモリに格納されたデータを
用いて制御プログラムの動作模擬を実行させるために制
御プログラムを変更したり、また、制御用メモリのデー
タを書き換えることもない。従って、元に戻すことがな
いため異なる制御プログラムになってしまうということ
がなく、制御用メモリのデータが他の制御プログラムで
用いられていても、他の制御プログラムで得られるデー
タに影響を与えることがない。さらに、動作模擬実行情
報を専用のメモリに格納し、この動作模擬実行情報のみ
設定変更すればよいから何ら制御プログラムへ手を加え
ることがなく、従来のように制御プログラム修正の過誤
が発生することがなく、簡単に動作模擬実行情報の設定
変更ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すプロセス制御装置の
機能ブロック図である。

【図２】第１図に対応するプロセス制御装置の実行する
処理の流れを示す説明図である。

【図３】図１および図２に示すインタプリタの処理手順
を示すフローチャートである。

【図４】図１の第１実施例で用いる制御プログラムコー
ドの１例を示す説明図である。

【図５】本発明の第２実施例を示すプロセス制御装置の
機能ブロック図である。

【図６】図５の第２実施例をハードウェアで示す構成図
である。

【図７】図５の専用コプロセッサの構成図である。

【図８】本発明の第３実施例を示すプロセス制御装置の
機能ブロック図である。

【図９】図８の第３実施例をハードウェアで示す構成図
である。

【図１０】図９の調停回路を示す回路図である。

【図１１】従来のプロセス制御装置を示す機能ブロック
図である。

【図１２】固定ビット長からなる制御専用語による制御
プログラムを示す説明図である。

【図１３】図１２の制御プログラムの一例を示す説明図
である。

【図１４】プログラム処理の概略を示す説明図である。

【図１５】変数データを記憶するメモリマップである。

【図１６】プログラム処理の第１例を示す説明図であ
る。

【図１７】プログラム処理の第２例を示す説明図であ
る。

【図１８】プログラム処理の第３例を示す説明図であ
る。

【符号の説明】 ２１Ａ，２１Ｂ プロセス制御装置 ２２ マイクロプロセッサ ２３Ａ，２３Ｂ メモリ ２４ 制御プログラム ２５ インタプリタ ２８ 制御用メモリ領域 ２９ 模擬用メモリ領域 ３０ その他メモリ領域 ３１ 動作模擬実行可能実行不可能情報 ３７ ＯＳ用メモリ ４０ 専用コプロセッサ ４２ 汎用ＭＰＵ ４３ アドレスレコーダ ５０ アドレスバス入力回路 ５１ アドレスバス出力回路 ５２，５３ データバス入出力回路 ５４ コマンド解析回路 ５５ バス調停回路 ５６ 制御プログラム解析回路 ５７ 命令語解析回路 ５８ 変数解析回路 ５９ 模擬用メモリ選択情報解析回路 ６０ 制御プログラム実行回路 ６３ 論理演算装置 ６６ アドレスレコーダ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御用メモリに格納されたデータを用い
   て固定ビット長の制御専用言語による制御プログラムを
   マイクロプロセッサによって実行してプラントのプロセ
   スを制御するプロセス制御装置において、 前記プラントのプロセスと切り離して前記制御プログラ
   ムを動作模擬実行するとき用いるデータを格納するため
   に前記制御用メモリを模擬する模擬用メモリを設ける一
   方、前記制御プログラムを解析する手段と、前記制御プ
   ログラムの変数部の所定ビットの位置に予め設定された
   動作模擬実行情報と外部要求により設定された動作模擬
   実行可否情報とから動作模擬実行を決定し、この決定で
   動作模擬実行可のとき前記模擬用メモリに格納されたデ
   ータを用いて前記マイクロプロセッサによって前記制御
   プログラムによる動作模擬を実行させる手段を備えたこ
   とを特徴とするプロセス制御装置。
2. 【請求項２】 マイクロプロセッサと、このマイクロプ
   ロセッサが処理実行するための第１のメモリと、固定ビ
   ット長の制御専用言語による制御プログラムを格納する
   制御プログラムメモリと、前記制御プログラムを実行し
   てプラントのプロセスを制御するとき用いるデータを格
   納する制御用メモリと、前記プラントのプロセスと切り
   離して前記制御プログラムを動作模擬実行するとき用い
   るデータを格納するために前記制御用メモリを模擬する
   模擬用メモリとからなる第２のメモリと、前記制御プロ
   グラムを解析する手段と、前記制御専用言語の変数部の
   所定ビット位置に予め設定された動作模擬実行情報と外
   部要求により設定された動作模擬実行可否情報とから動
   作模擬実行の可否を決定する決定手段と、前記制御用メ
   モリのデータを用いて前記制御プログラムを実行する一
   方、前記決定手段によって動作模擬実行可の決定がされ
   たとき前記模擬用メモリのデータを用いて前記制御プロ
   グラムを実行する手段と、前記マイクロプロセッサが前
   記第２のメモリのデータを読み書きするため前記マイク
   ロプロセッサとの間でアドレスバスとデータバスの調停
   をするバス調停手段とからなるコプロセッサを備えたこ
   とを特徴とするプロセス制御装置。
3. 【請求項３】 制御用メモリに格納されたデータを用い
   て固定ビット長の制御専用言語による制御プログラムを
   マイクロプロセッサによって実行してプラントのプロセ
   スを制御するプロセス制御装置において、 前記プラントのプロセスと切り離して前記制御プログラ
   ムを動作模擬実行するとき用いるデータを格納するため
   に前記制御用メモリを模擬する模擬用メモリと、前記制
   御プログラムのアドレスに対応して前記動作模擬実行の
   可否指標として動作模擬実行情報を格納する模擬用メモ
   リ選択情報用メモリと、外部要求により設定された動作
   模擬可否情報と前記動作模擬実行情報とから動作模擬実
   行可否を決定し、この決定で動作模擬実行可が決定され
   たとき前記模擬用メモリのデータを用いて前記マイクロ
   プロセッサによって前記制御プログラムを動作模擬実行
   させる手段を備えたことを特徴とするプロセス制御装
   置。