JPH07175759A - マルチプロセッサ・システム - Google Patents

Abstract

(57)【要約】 〔目的〕 ホストプロセッサと、このホストプロセッサ
の指令に従って動作するコプロセッサなどから成る処理
速度の大きなマルチプロセッサ・システムを提供する。 〔構成〕 第１のプロセッサ( ホストプロセッサ11な
ど) のみによってアクセスされる第１のメモリ( ホスト
メモリ13など) と、上記第１のプロセッサ(11)及び第２
のプロセッサ( コプロセッサ12など) の双方によってア
クセスされる第２のメモリ( ローカルメモリ14など)
と、上記第１, 第２のプロセッサ(11,12) と第１のメモ
リ(13)とに接続される第１のバス( ホストバス15など)
と、第２のプロセッサ(12)に接続される第２のバス( ロ
ーカルバス16など) と、第１, 第２のバスの双方(15,1
6) の一方を第２のメモリ(14)に選択的に接続するバス
選択回路(17)とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲーム機などに利用さ
れるマルチプロセッサ・システムに関するものである。

【０００２】

【従来の技術】ゲーム機などのコンピュータシステムで
は、遊戯者が入力したコマンドなどに従って表示画面の
変更処理などを実行するホストプロセッサと、このホス
トプロセッサの指令に従い表示データの作成など特定の
処理に専念するコプロセッサとから成るマルチプロセッ
サ・システムの形態が採用されることが多い。このよう
な主従関係を有する機能分散型のマルチプロセッサ・シ
ステムは、図２に示すように、ホストプロセッサ２１
と、コプロセッサ２２と、これらのプロセッサ２１，２
２によってアクセスされる共有メモリ２３とがシステム
バス２４を介して相互に接続された構成となっている。
共有メモリ２３は、ホストプロセッサ２１とコプロセッ
サ２２が実行するプログラムや処理対象のデータを保持
したり、ホストプロセッサ２１とコプロセッサ２２との
間の転送データを中継したりするのに使用される。すな
わち、コプロセッサ２２が処理したデータは一旦共有メ
モリ２３に書込まれ、この書込みデータがホストプロセ
ッサ２１によって読出される。

【０００３】図２に示すようなマルチプロセッサ・シス
テムでは、ホストプロセッサ２１とコプロセッサ２２と
による共有メモリ２３へのアクセスの競合を解決する必
要がある。この競合解決方法の典型的な一例として、ホ
ストプロセッサ２１にメモリアクセスに関する優先権を
付与するものがある。すなわち、ホストプロセッサ２１
による共有メモリ２３のアクセス中はコプロセッサ２２
による共有メモリ２３へのアクセスが禁止される。更
に、コプロセッサ２２による共有メモリ２３へのアクセ
ス中にホストプロセッサ２１によるメモリ２３へのアク
セスが必要になると、ホストプロセッサ２１の制御によ
ってコプロセッサ２２がホールト状態やウエイト状態に
移行せしめられ、コプロセッサ２２による共有メモリ２
３へのアクセスが中断され、ホストプロセッサ２１によ
る共有メモリ２３のアクセスが開始される。

【０００４】

【発明が解決しようとする課題】上記従来のマルチプロ
セッサ・システムでは、ホストプロセッサによる共有メ
モリのアクセス期間中はコプロセッサによる共有メモリ
のアクセスが禁止されるため、コプロセッサのメモリア
クセス時の待ち時間が増大する。この結果、コプロセッ
サの処理終了に対するホストプロセッサ側の待ち時間も
増大し、マルチプロセッサ・システム全体の処理速度が
低下するという問題がある。従って、本発明の目的は、
システム全体の処理速度を向上できるマルチプロセッサ
・システムを提供することにある。

【０００５】

【課題を解決するための手段】上記従来技術の問題点を
解決する本発明のマルチプロセッサ・システムは、ホス
トプロセッサなどの第１のプロセッサと、この第１のプ
ロセッサの指令に従って動作するコプロセッサなどの第
２のプロセッサとを備えている。さらに、このマルチプ
ロセッサ・システムは、第１のプロセッサのみによって
アクセスされるホストメモリなどの第１のメモリと、第
１，第２のプロセッサの双方によってアクセスされるロ
ーカルメモリなどの第２のメモリを備えている。さら
に、このマルチプロセッサ・システムは、第１，第２の
プロセッサと第１のメモリとに接続されるホストバスな
どの第１のバスと、第２のプロセッサに接続されるロー
カルバスなどの第２のバスと、これら第１，第２のバス
の一方を、第２のメモリに選択的に接続するバス選択回
路とを備えている。

【０００６】

【作用】本発明のマルチプロセッサ・システムによれ
ば、従来のシステムにおける共有メモリがホストメモリ
（第１のメモリ）とローカルメモリ（第２のメモリ）と
に分離される。ホストメモリは、ホストプロセッサ（第
１のプロセッサ）のみによってホストバスを介してアク
セスされると共に、ローカルメモリはホストプロセッサ
とコプロセッサ（第２のプロセッサ）の双方によって選
択的にアクセスされる。コプロセッサによるローカルメ
モリへのアクセスはローカルバスとバス選択回路とを介
して実行される。また、コプロセッサが処理したデータ
の受取りなどに必要なホストメモリによるローカルメモ
リへのアクセスは、ホストバスとバス選択回路とを介し
て行われる。すなわち、両プロセッサによるアクセス対
象のメモリが原則的には分離されると共に、プロセッサ
間のデータの授受に必要な両プロセッサによるローカル
メモリへのアクセスがバス選択回路によって時分割的に
実行可能とされる。この結果、ホストプロセッサによる
ホストメモリへのアクセスと並行してコプロセッサによ
るローカルメモリへのアクセスが可能となり、コプロセ
ッサによるメモリアクセス待ち時間が短縮され、システ
ム全体の処理速度が向上する。以下、本発明を実施例と
共に更に詳細に説明する。

【０００７】

【実施例】図１は、本発明の一実施例のマルチプロセッ
サ・システムの構成を示すブロック図であり、１１はホ
ストプロセッサ、１２はコプロセッサ、１３はホストメ
モリ、１４はローカルメモリ、１５はホストバス、１６
はローカルバス、１７はバス選択回路、１８はバス選択
指令信号線である。

【０００８】ホストプロセッサ１３には、ホストプロセ
ッサ１１によって実行される処理プログラムや、ホスト
プロセッサ１１によって処理されるデータやその処理済
みデータなどが格納される。ローカルメモリ１４には、
コプロセッサ１２によって実行される処理プログラム
や、コプロセッサ１２によって処理されるデータやその
処理済みデータなどが格納される。ホストプロセッサ１
１は、ホストメモリ１３に格納されている処理プログラ
ムや処理対象データをホストバス１５を介してＤＭＡ転
送によって内蔵のキッシュメモリなどに読込み、データ
の処理を実行し、その処理済みデータをホストバス１５
を介してＤＭＡ転送によってホストメモリ１３に書込
む。

【０００９】コプロセッサ１２は、ホストバス１５を介
してホストプロセッサ１１から受けた指令に従い、ロー
カルメモリ１４へのアクセスを含むデータ処理を実行す
る。コプロセッサ１２は、ローカルメモリ１４に格納中
の処理データやこれに必要な処理プログラムをローカル
バス１６とバス選択回路１７とを介して内蔵のキッシュ
メモリにＤＭＡ転送によって読込み、この読込んだ処理
プログラムに従ってデータの処理を実行し、この処理済
みデータを一旦内蔵のキッシュメモリに格納する。コプ
ロセッサ１２は、内蔵のキッシュメモリに格納中の一連
の処理済みデータをローカルバス１６とバス選択回路１
７とを介してＤＭＡ転送によってローカルメモリ１４に
書込む。

【００１０】コプロセッサ１２は、上記ローカルメモリ
１４へのＤＭＡ転送によるアクセスに先立って、バス選
択指令信号線１８上の選択指令をローからハイに立上げ
る。このバス選択指令のローからハイへの立上がりを検
出したバス選択回路１７は、ローカルメモリ１４をホス
トバス１５から切離してローカルバス１６に接続する。
コプロセッサ１２は、ローカルメモリ１４へのＤＭＡ転
送によるアクセスが終了すると、バス選択指令信号線１
８上の選択指令をハイからローに立下げる。このバス選
択指令のローへの立下がりを検出したバス選択回路１７
は、ローカルメモリ１４をローカルバス１６から切離し
てホストバス１５に接続する。

【００１１】このように、コプロセッサ１２にキッシュ
メモリを内蔵させると共に、ローカルメモリ１４からの
プログラムや処理対処データの読出しや、ローカルメモ
リ１４への処理済みデータの書込みなどをＤＭＡ転送に
よって行わせることにより、メモリアクセス期間の離散
化と、メモリアクセス時間の短縮とが可能になる。ま
た、ホストプログラム１１は、コプロセッサ１２による
ローカルメモリ１４へのアクセスタイミングに加えてア
クセス所要時間を精度良く評価できるため、自プロセッ
サによる処理と並行してコプロセッサ１２に一括処理さ
せるデータ量の最適化が容易になり、システム全体の処
理能力が大幅に向上する。

【００１２】コプロセッサ１２からバス選択回路１７に
供給されるバス選択指令は、信号線１８を介してホスト
プロセッサ１１にも通知される。ホストプロセッサは、
バス選択指令信号線１８のハイ／ローの状態を検査する
ことにより、コプロセッサ１２がローカルメモリ１４を
アクセス中であるか否かを検出する。ホストプロセッサ
１１は、ローカルメモリ１４からコプロセッサ１２が書
込んだ処理済みデータなどを読出す際に、バス選択指令
信号線１８上のバス選択指令を検査する。ホストプロセ
ッサ１１は、バス選択指令がロー状態にあることからコ
プロセッサ１２がローカルメモリ１４をアクセス中でな
いと判定すると、ローメモリ１４からバス選択回路１７
とホストバス１５を介してＤＭＡ転送によって処理済み
データなどを読出し、内蔵のキッシュメモリに格納す
る。

【００１３】上述のように、バス選択指令がコプロセッ
サ１２から発せられる構成であるため、外見的には、ロ
ーカルメモリ１４に対するアクセスの主導権がコプロセ
ッサ１２に付与されたかのように見える。しかしなが
ら、ローカルメモリ１４に対するコプロセッサ１２のア
クセスは、そもそもホストプロセッサ１１の指令に従っ
て実行される処理に付帯して（例えば、そのような処理
の最初の部分と最後の部分に）行われるものであるか
ら、メモリアクセスに関する実質的な主導権は、依然と
してホストメモリ１１側にある。このように、処理の主
導権をホストプロセッサ１１に付与すると共に、この処
理に付帯するローカルメモリ１４へのアクセスに関する
主導権をコプロセッサ１２に付与するという分散方式を
採用することにより、両者をホストプロセッサ１１に集
中して付与する従来の方式に比べて、ホストプロセッサ
１１の主導権を実質的に損なうことなくコプロセッサ１
２の動作上の制約を緩和でき、システム全体の処理能力
を向上できる。

【００１４】なお、ローカルメモリ１４へのアクセスに
関する主導権をコプロセッサ１２に付与したことに伴
い、遊戯者のキー入力などに即して表示画面の変更など
を行うホストプロセッサ１１の処理に支障を来すおそれ
がある。そこで、コプロセッサ１２によるローカルメモ
リ１４へのアクセスの続行中にホストプロセッサ１１に
ローカルメモリ１４へのアクセスの必要が生じた時は、
コプロセッサ１２に割り込みをかけることによりその動
作を中断させる機能が必要に応じて付加される。この割
り込みを受け付けたコプロセッサ１２は、ローカルメモ
リ１４へのアクセスを停止し、バス選択指令をローに立
下げることによってホストバス１５をローカルメモリ１
４に接続したのち、動作を停止する。ホストプロセッサ
１１は、ローカルメモリ１４へのアクセスが終了する
と、コプロセッサ１２に割り込みをかけることによりコ
プロセッサの動作を再開させる。動作を再開したコプロ
セッサ１２は、中断されたローカルメモリ１４との間の
ＤＭＡ転送を中断時点からあるいは最初から再実行す
る。

【００１５】なお、ホストプロセッサ１１は、ホストメ
モリ１３に格納中のデータやこのデータの処理のための
プログラムのうちコプロセッサ１２に必要なものを、そ
の制御に基づき、ホストメモリ１３からローカルメモリ
１４にＤＭＡ転送させる機能を必要に応じて備える。こ
れとは逆に、ホストプロセッサ１１は、ローカルメモリ
１４に格納中のコプロセッサ１２による処理済みデータ
などを、その制御に基づき、ローカルメモリ１４からホ
ストメモリ１３にＤＭＡ転送させる機能も必要に応じて
備える。

【００１６】以上、コプロセッサ１２がキッシュメモリ
を内蔵すると共に、コプロセッサとローカルメモリ１４
との間のデータ転送をＤＭＡ転送によって行う構成を例
示した。しかしながら、そのようなキッシュメモリをコ
プロセッサ１２に内蔵させずに、コプロセッサ１２が処
理対象のデータなどを逐一ローカルメモリ１４から読出
し、処理済みのデータなどを逐一ローカルメモリ１４に
書込む構成とすることもできる。

【００１７】

【発明の効果】以上詳細に説明したように、本発明のマ
ルチプロセッサ・システムによれば、両プロセッサによ
るアクセス対象のメモリを原則的には分離し、プロセッ
サ間のデータの授受などに必要な両プロセッサによるロ
ーカルメモリへのアクセスをバス選択回路によって時分
割的に実行可能としているので、ホストプロセッサによ
るホストメモリへのアクセスと並行してコプロセッサに
よるローカルメモリへのアクセスが可能となり、コプロ
セッサのメモリアクセス待ち時間が短縮される。この結
果、コプロセッサの処理の終了に対するホストプロセッ
サ側の待ち時間も短縮され、システム全体の処理速度が
向上する。

【図面の簡単な説明】

【図１】本発明の一実施例のマルチプロセッサ・システ
ムの構成を示すブロック図である。

【図２】従来のマルチプロセッサ・システムの構成を示
すブロック図である。

【符号の説明】

11 ホストプロセッサ( 第１のプロセッサ） 12 コプロセッサ( 第２のプロセッサ) 13 ホストメモリ( 第１のメモリ) 14 ローカルメモリ( 第２のメモリ) 15 ホストバス( 第１のバス) 16 ローカルバス( 第２のバス) 17 バス選択回路 18 バス選択指令信号線

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１２月２７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項４

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】ホストメモリ１３には、ホストプロセッサ
１１によって実行される処理プログラムや、ホストプロ
セッサ１１によって処理されるデータやその処理済みデ
ータなどが格納される。ローカルメモリ１４には、コプ
ロセッサ１２によって実行される処理プログラムや、コ
プロセッサ１２によって処理されるデータやその処理済
みデータなどが格納される。ホストプロセッサ１１は、
ホストメモリ１３に格納されている処理プログラムや処
理対象データをホストバス１５を介してＤＭＡ転送によ
って内蔵のキャッシュメモリなどに読込み、データの処
理を実行し、その処理済みデータをホストバス１５を介
してＤＭＡ転送によってホストメモリ１３に書込む。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】コプロセッサ１２は、ホストバス１５を介
してホストプロセッサ１１から受けた指令に従い、ロー
カルメモリ１４へのアクセスを含むデータ処理を実行す
る。コプロセッサ１２は、ローカルメモリ１４に格納中
の処理データやこれに必要な処理プログラムをローカル
バス１６とバス選択回路１７とを介して内蔵のキャッシ
ュメモリにＤＭＡ転送によって読込み、この読込んだ処
理プログラムに従ってデータの処理を実行し、この処理
済みデータを一旦内蔵のキャッシュメモリに格納する。
コプロセッサ１２は、内蔵のキャッシュメモリに格納中
の一連の処理済みデータをローカルバス１６とバス選択
回路１７とを介してＤＭＡ転送によってローカルメモリ
１４に書込む。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】このように、コプロセッサ１２にキャッシ
ュメモリを内蔵させると共に、ローカルメモリ１４から
のプログラムや処理対処データの読出しや、ローカルメ
モリ１４への処理済みデータの書込みなどをＤＭＡ転送
によって行わせることにより、メモリアクセス期間の離
散化と、メモリアクセス時間の短縮とが可能になる。ま
た、ホストプログラム１１は、コプロセッサ１２による
ローカルメモリ１４へのアクセスタイミングに加えてア
クセス所要時間を精度良く評価できるため、自プロセッ
サによる処理と並行してコプロセッサ１２に一括処理さ
せるデータ量の最適化が容易になり、システム全体の処
理能力が大幅に向上する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】コプロセッサ１２からバス選択回路１７に
供給されるバス選択指令は、信号線１８を介してホスト
プロセッサ１１にも通知される。ホストプロセッサは、
バス選択指令信号線１８のハイ／ローの状態を検査する
ことにより、コプロセッサ１２がローカルメモリ１４を
アクセス中であるか否かを検出する。ホストプロセッサ
１１は、ローカルメモリ１４からコプロセッサ１２が書
込んだ処理済みデータなどを読出す際に、バス選択指令
信号線１８上のバス選択指令を検査する。ホストプロセ
ッサ１１は、バス選択指令がロー状態にあることからコ
プロセッサ１２がローカルメモリ１４をアクセス中でな
いと判定すると、ローメモリ１４からバス選択回路１７
とホストバス１５を介してＤＭＡ転送によって処理済み
データなどを読出し、内蔵のキャッシュメモリに格納す
る。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】以上、コプロセッサ１２がキャッシュメモ
リを内蔵すると共に、コプロセッサとローカルメモリ１
４との間のデータ転送をＤＭＡ転送によって行う構成を
例示した。しかしながら、そのようなキャッシュメモリ
をコプロセッサ１２に内蔵させずに、コプロセッサ１２
が処理対象のデータなどを逐一ローカルメモリ１４から
読出し、処理済みのデータなどを逐一ローカルメモリ１
４に書込む構成とすることもできる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤堀 雅行 大阪市中央区大手通１丁目４番12号 株式 会社カプコン内 (72)発明者 藤原 得郎 大阪市中央区大手通１丁目４番12号 株式 会社カプコン内

Claims (5)

【特許請求の範囲】
1. 【請求項１】第１のプロセッサと、この第１のプロセッ
   サの指令に従って動作する第２のプロセッサとを備えた
   マルチプロセッサ・システムにおいて、 前記第１のプロセッサのみによってアクセスされる第１
   のメモリと、 前記第１，第２のプロセッサの双方によってアクセスさ
   れる第２のメモリと、 前記第１，第２のプロセッサと、前記第１のメモリとに
   接続される第１のバスと、 前記第２のプロセッサに接続される第２のバスと、 前記第１，第２のバスの一方を、前記第２のメモリに選
   択的に接続するバス選択回路とを備えたことを特徴とす
   るマルチプロセッサ・システム。
2. 【請求項２】 請求項１において、 前記第２のプロセッサは、前記バス選択回路に前記接続
   の選択を指令する手段を備えたことを特徴とするマルチ
   プロセッサ・システム。
3. 【請求項３】 請求項１又は２において、 前記第１のプロセッサは、前記第２のプロセッサによる
   前記第２のメモリへのアクセスを中断させる手段を備え
   たことを特徴とするマルチプロセッサ・システム。
4. 【請求項４】 請求項１乃至３において、 前記第２のプロセッサは、キッシュメモリと、前記第２
   のメモリへのアクセスをこのキッシュメモリとの間のＤ
   ＭＡ転送によって行う手段を備えたことを特徴とするマ
   ルチプロセッサ・システム。
5. 【請求項５】 請求項１乃至４において、 前記第１のプロセッサは、プログラム及びデータ又はそ
   の一方を前記第１のメモリと第２のメモリとの間でＤＭ
   Ａ転送させる手段を備えたことを特徴とするマルチプロ
   セッサ・システム。