JPH1011109A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH1011109A JPH1011109A JP16451096A JP16451096A JPH1011109A JP H1011109 A JPH1011109 A JP H1011109A JP 16451096 A JP16451096 A JP 16451096A JP 16451096 A JP16451096 A JP 16451096A JP H1011109 A JPH1011109 A JP H1011109A
- Authority
- JP
- Japan
- Prior art keywords
- data
- accelerator
- memory
- program
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Advance Control (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 アクセラレータに所定機能を実行させるに際
し、長時間の動作停止しを防止する。 【解決手段】 装置本体１がプログラムをスキャン実行
する度に、プログラムを所定量分割してアクセラレータ
２内のメモリ２３に転送し、すべてのプログラムを転送
し終わると、アクセラレータ２にプログラム実行を指示
する。指示を受けたアクセラレータ２は、アクセラレー
タ２内のメモリ管理部２が、メモリ２３に格納されてい
る判断情報に基づき、装置本体１のメモリ１２からデー
タを読み出した場合には、この読み出したデータをメモ
リ２３に書き込むとともに、この読み出したデータに対
する判断情報をメモリ２３に存在する旨の情報に変更す
る。その後、メモリ管理部２は、プログラムを実行し、
その結果、データを更新する場合には、アクセラレータ
２のメモリ２３に格納されたデータのみ更新する。
し、長時間の動作停止しを防止する。 【解決手段】 装置本体１がプログラムをスキャン実行
する度に、プログラムを所定量分割してアクセラレータ
２内のメモリ２３に転送し、すべてのプログラムを転送
し終わると、アクセラレータ２にプログラム実行を指示
する。指示を受けたアクセラレータ２は、アクセラレー
タ２内のメモリ管理部２が、メモリ２３に格納されてい
る判断情報に基づき、装置本体１のメモリ１２からデー
タを読み出した場合には、この読み出したデータをメモ
リ２３に書き込むとともに、この読み出したデータに対
する判断情報をメモリ２３に存在する旨の情報に変更す
る。その後、メモリ管理部２は、プログラムを実行し、
その結果、データを更新する場合には、アクセラレータ
２のメモリ２３に格納されたデータのみ更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、装置本体にアクセ
ラレータを装着し、処理を高速処理する制御装置に関す
る。
ラレータを装着し、処理を高速処理する制御装置に関す
る。
【０００２】
【従来の技術】制御装置は、例えばパソコンで動作する
ソフトＰＬＣ（プログラマブルコントローラ）は、機能
の一部または全部を高速に実行するため、アクセラレー
タ装置（以下、アクセラレータという）が装着されてい
るものがある。
ソフトＰＬＣ（プログラマブルコントローラ）は、機能
の一部または全部を高速に実行するため、アクセラレー
タ装置（以下、アクセラレータという）が装着されてい
るものがある。
【０００３】このような制御装置は、図８に示すよう
に、通常、ＭＰＵ（マイクロプロセッサユニット）１が
メモリ２に対してリード・ライトアクセスを行って所定
の処理を実行しているが、ある特定の機能について高速
に実行する必要がある場合には、ボードで形成されたア
クセラレータ３を装着し、この装着したアクセラレータ
３がＭＰＵ１に替わって高速処理するようになってい
る。
に、通常、ＭＰＵ（マイクロプロセッサユニット）１が
メモリ２に対してリード・ライトアクセスを行って所定
の処理を実行しているが、ある特定の機能について高速
に実行する必要がある場合には、ボードで形成されたア
クセラレータ３を装着し、この装着したアクセラレータ
３がＭＰＵ１に替わって高速処理するようになってい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の制御装置では、アクセラレータ３が所定の機
能を高速に処理する際に、必要となるデータおよびプロ
グラムをメモリ２から読み出し、アクセラレータ３に内
蔵されているメモリ３１に予め格納しておかなければな
らない。
うな従来の制御装置では、アクセラレータ３が所定の機
能を高速に処理する際に、必要となるデータおよびプロ
グラムをメモリ２から読み出し、アクセラレータ３に内
蔵されているメモリ３１に予め格納しておかなければな
らない。
【０００５】従って、従来の制御装置では、所定の機能
をアクセラレータ３に引き継ぐ場合には、メモリ２に格
納されているデータおよびプログラムをアクセラレータ
３中のメモリ３１に一括転送しなければならず、この
間、制御装置本来の動作が長期間停止してしまうという
問題点があった。
をアクセラレータ３に引き継ぐ場合には、メモリ２に格
納されているデータおよびプログラムをアクセラレータ
３中のメモリ３１に一括転送しなければならず、この
間、制御装置本来の動作が長期間停止してしまうという
問題点があった。
【０００６】特に、ＰＬＣでは、ラダープログラムを所
定のサイクルタイム内にスキャン実行させる必要がある
ため、メモリ２に格納されているデータおよびプログラ
ムをアクセラレータ３中のメモリ３１に一括して転送す
るのでは、所定サイクルタイム内にプログラムをスキャ
ンさせることが不可能となり、このため、外部機器を制
御することができなくなるという問題点があった。
定のサイクルタイム内にスキャン実行させる必要がある
ため、メモリ２に格納されているデータおよびプログラ
ムをアクセラレータ３中のメモリ３１に一括して転送す
るのでは、所定サイクルタイム内にプログラムをスキャ
ンさせることが不可能となり、このため、外部機器を制
御することができなくなるという問題点があった。
【０００７】そこで、本発明は上述の問題点に鑑み、ア
クセラレータに所定機能を実行させるに際し、長時間の
動作停止を防止した制御装置を提供することを目的とす
る。
クセラレータに所定機能を実行させるに際し、長時間の
動作停止を防止した制御装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、請求項１記載の発明は、装置本体にデータを格納
するメモリを備え、アクセラレータが装置本体に着脱可
能である制御装置において、上記アクセラレータが、プ
ログラムを実行する際に必要となるデータを格納するデ
ータ格納手段と、上記データが上記データ格納手段に格
納されているか否かを示す判断情報を格納する判断情報
格納手段と、所定データを読み出す際に、上記判断情報
格納手段に格納されている判断情報に基づき、上記デー
タ格納手段、または、上記装置本体のメモリのいずれか
を選択アクセスするアクセス制御手段とを具備する。
めに、請求項１記載の発明は、装置本体にデータを格納
するメモリを備え、アクセラレータが装置本体に着脱可
能である制御装置において、上記アクセラレータが、プ
ログラムを実行する際に必要となるデータを格納するデ
ータ格納手段と、上記データが上記データ格納手段に格
納されているか否かを示す判断情報を格納する判断情報
格納手段と、所定データを読み出す際に、上記判断情報
格納手段に格納されている判断情報に基づき、上記デー
タ格納手段、または、上記装置本体のメモリのいずれか
を選択アクセスするアクセス制御手段とを具備する。
【０００９】請求項２記載の発明は、請求項１記載の発
明において、上記データ格納手段が、上記装置本体に備
えられたメモリと同一な容量で、同一なアドレス数を有
する。
明において、上記データ格納手段が、上記装置本体に備
えられたメモリと同一な容量で、同一なアドレス数を有
する。
【００１０】請求項３記載の発明は、請求項１記載の発
明において、上記判断情報が、１ビットのフラグ情報で
なる。
明において、上記判断情報が、１ビットのフラグ情報で
なる。
【００１１】請求項４記載の発明は、請求項１または３
記載の発明において、上記アクセス制御手段が、上記判
断情報格納手段に格納されている上記判断情報に基づ
き、上記装置本体のメモリからデータを読み出した場合
には、この読み出したデータを上記データ格納手段に書
き込むとともに、この読み出したデータに対する上記判
断情報を上記データ格納手段に存在する旨の情報に変更
する。
記載の発明において、上記アクセス制御手段が、上記判
断情報格納手段に格納されている上記判断情報に基づ
き、上記装置本体のメモリからデータを読み出した場合
には、この読み出したデータを上記データ格納手段に書
き込むとともに、この読み出したデータに対する上記判
断情報を上記データ格納手段に存在する旨の情報に変更
する。
【００１２】請求項５記載の発明は、請求項１または４
記載の発明において、上記アクセス制御手段が、プログ
ラムを実行し、その結果、上記データを更新する場合に
は、上記アクセラレータの上記格納手段に格納されたデ
ータのみ更新する。
記載の発明において、上記アクセス制御手段が、プログ
ラムを実行し、その結果、上記データを更新する場合に
は、上記アクセラレータの上記格納手段に格納されたデ
ータのみ更新する。
【００１３】請求項６記載の発明は、請求項１乃至５の
いずれかに記載の発明において、上記装置本体のメモリ
から上記アクセラレータ内のデータ格納手段にデータを
転送する転送量が、所定のブロック単位で行う。
いずれかに記載の発明において、上記装置本体のメモリ
から上記アクセラレータ内のデータ格納手段にデータを
転送する転送量が、所定のブロック単位で行う。
【００１４】請求項７記載の発明は、請求項１乃至６の
いずれかに記載の発明において、プログラムを、所定の
サイクルタイムでスキャン実行する制御装置であって、
装置本体がプログラムをスキャン実行する度に、プログ
ラムを所定量分割して上記アクセラレータ内のメモリに
転送し、すべてのプログラムを転送し終わると、上記ア
クセラレータにプログラム実行を指示する。
いずれかに記載の発明において、プログラムを、所定の
サイクルタイムでスキャン実行する制御装置であって、
装置本体がプログラムをスキャン実行する度に、プログ
ラムを所定量分割して上記アクセラレータ内のメモリに
転送し、すべてのプログラムを転送し終わると、上記ア
クセラレータにプログラム実行を指示する。
【００１５】本発明によれば、アクセラレータが、プロ
グラムを実行するためのデータをリードする際に、判断
情報に基づくため、アクセラレータ内のメモリか、また
は、装置本体内のメモリのいずれかを選択アクセスでき
る。
グラムを実行するためのデータをリードする際に、判断
情報に基づくため、アクセラレータ内のメモリか、また
は、装置本体内のメモリのいずれかを選択アクセスでき
る。
【００１６】さらに、判断情報に基づき、装置本体のメ
モリからデータを読み出した場合には、この読み出した
データをアクセラレータ内のメモリに書き込むため、時
間の経過とともに、アクセラレータ内のメモリに格納さ
れるデータが増加する。
モリからデータを読み出した場合には、この読み出した
データをアクセラレータ内のメモリに書き込むため、時
間の経過とともに、アクセラレータ内のメモリに格納さ
れるデータが増加する。
【００１７】さらに、読み出したデータをアクセラレー
タ内のメモリに書き込むとともに、この読み出したデー
タに対する判断情報をアクセラレータ内のメモリにデー
タが存在するという情報を有するように変更するため、
アクセラレータが装置本体に対してデータをリードアク
セスする比率が、時間が経過するに従い、減少する。
タ内のメモリに書き込むとともに、この読み出したデー
タに対する判断情報をアクセラレータ内のメモリにデー
タが存在するという情報を有するように変更するため、
アクセラレータが装置本体に対してデータをリードアク
セスする比率が、時間が経過するに従い、減少する。
【００１８】さらに、プログラムを実行し、その結果、
データを更新する場合には、アクセラレータのメモリに
格納されたデータのみ更新するため、処理スピードが失
われない。
データを更新する場合には、アクセラレータのメモリに
格納されたデータのみ更新するため、処理スピードが失
われない。
【００１９】特に、プログラムを、所定のサイクルタイ
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ内のメモリに転送し、す
べてのプログラムを転送し終わると、アクセラレータに
プログラム実行の指示を出力するため、プログラム転送
に伴う動作停止を分散することができる。
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ内のメモリに転送し、す
べてのプログラムを転送し終わると、アクセラレータに
プログラム実行の指示を出力するため、プログラム転送
に伴う動作停止を分散することができる。
【００２０】
【発明の実施の形態】以下、本発明に係る制御装置の実
施形態を図面を参照して説明する。
施形態を図面を参照して説明する。
【００２１】図１は本発明に係る制御装置の一実施形態
の構成を示すブロック図である。
の構成を示すブロック図である。
【００２２】この実施形態の制御装置は、例えば、装置
本体１とアクセラレータ２とが拡張バス３を介して接続
されるＰＬＣであって、図に示すように、装置本体１に
は演算部１１およびメモリ１２を備えており、アクセラ
レータ２には演算部２１，メモリ管理部２２およびメモ
リ２３を備えた構成からなる。
本体１とアクセラレータ２とが拡張バス３を介して接続
されるＰＬＣであって、図に示すように、装置本体１に
は演算部１１およびメモリ１２を備えており、アクセラ
レータ２には演算部２１，メモリ管理部２２およびメモ
リ２３を備えた構成からなる。
【００２３】演算部１１は、装置本体１が処理する演
算，制御等を行うものであり、メモリ１２は、装置本体
１が実行するプログラムおよびデータが格納されている
ものである。
算，制御等を行うものであり、メモリ１２は、装置本体
１が実行するプログラムおよびデータが格納されている
ものである。
【００２４】演算部２１はアクセラレータ２が処理する
演算，制御等を行うものであり、メモリ管理部２２はア
クセラレータ２が処理するデータのリード・ライトアク
セスを管理するものであり、メモリ２３はアクセラレー
タ２が実行するプログラムおよびデータを格納するもの
で、装置本体１に備えられたメモリ１２と同一な容量
で、同一なアドレス数を有している。
演算，制御等を行うものであり、メモリ管理部２２はア
クセラレータ２が処理するデータのリード・ライトアク
セスを管理するものであり、メモリ２３はアクセラレー
タ２が実行するプログラムおよびデータを格納するもの
で、装置本体１に備えられたメモリ１２と同一な容量
で、同一なアドレス数を有している。
【００２５】ここで、メモリ管理部２２をさらに詳細に
説明すると、図２に示すように、メモリ管理部２２は、
データ所在管理テーブル２２１と、データアクセス制御
部２２２とから構成されている。
説明すると、図２に示すように、メモリ管理部２２は、
データ所在管理テーブル２２１と、データアクセス制御
部２２２とから構成されている。
【００２６】データ所在管理テーブル２２１は、演算部
２１で指定されたデータがアクセラレータ２内のメモリ
２３に格納されているか否かを示す判断情報を格納する
ものであり、この判断情報には、１ビットのフラグ情報
を有している。
２１で指定されたデータがアクセラレータ２内のメモリ
２３に格納されているか否かを示す判断情報を格納する
ものであり、この判断情報には、１ビットのフラグ情報
を有している。
【００２７】フラグ情報が“０”である場合には該当す
るデータがメモリ２３に格納されていないことを示し、
“１”である場合には該当するデータがメモリ２３に格
納されていることを示す。
るデータがメモリ２３に格納されていないことを示し、
“１”である場合には該当するデータがメモリ２３に格
納されていることを示す。
【００２８】なお、アクセラレータ２が処理開始時で
は、フラグ情報は、データがアクセラレータ２側のメモ
リ２３に格納されていないので、すべて“０”になって
いる。
は、フラグ情報は、データがアクセラレータ２側のメモ
リ２３に格納されていないので、すべて“０”になって
いる。
【００２９】データアクセス制御部２２２は、演算部２
１から所定アドレスのデータの要求があったとき、デー
タの所在管理テーブル２２１の該当アドレスにあるフラ
グ情報を参照するように構成されている。
１から所定アドレスのデータの要求があったとき、デー
タの所在管理テーブル２２１の該当アドレスにあるフラ
グ情報を参照するように構成されている。
【００３０】データアクセス制御部２２２は、フラグ情
報を参照した結果、アクセラレータ２内のメモリ２３に
該当データが無いと判断した場合（フラグ“０”）に
は、装置本体側１のメモリ１２から当該データを読み出
し、アクセラレータ２の演算部２１に出力するととも
に、このデータをメモリ２３に書き込み、その後、デー
タ所在管理テーブル２２１のフラグ情報を“１”に立て
るように構成されている。
報を参照した結果、アクセラレータ２内のメモリ２３に
該当データが無いと判断した場合（フラグ“０”）に
は、装置本体側１のメモリ１２から当該データを読み出
し、アクセラレータ２の演算部２１に出力するととも
に、このデータをメモリ２３に書き込み、その後、デー
タ所在管理テーブル２２１のフラグ情報を“１”に立て
るように構成されている。
【００３１】一方、データアクセス制御部２２２は、該
当するデータがアクセラレータ２のメモリ２３に有ると
判断した場合には、アクセラレータ２内のメモリ２３か
ら該当データを読み出し、演算部２１に出力するように
構成されている。
当するデータがアクセラレータ２のメモリ２３に有ると
判断した場合には、アクセラレータ２内のメモリ２３か
ら該当データを読み出し、演算部２１に出力するように
構成されている。
【００３２】次に、この実施形態の制御装置の処理動作
を、（１）装置本体からアクセラレータにプログラムを
転送する処理と、（２）その後、アクセラレータがデー
タを用いて処理を実行する処理とに分けて説明する。
を、（１）装置本体からアクセラレータにプログラムを
転送する処理と、（２）その後、アクセラレータがデー
タを用いて処理を実行する処理とに分けて説明する。
【００３３】（１）装置本体からアクセラレータにプロ
グラムを転送する処理 この実施形態の制御装置は、ＰＬＣにアクセラレータを
装着したものであるから、繰り返し同一プログラムをス
キャン実行するようになっており、しかも、１サイクル
タイムに要する時間も制限がある。このため、この制限
時間内に処理ができない場合には、異常が発生したもの
とみなされる。
グラムを転送する処理 この実施形態の制御装置は、ＰＬＣにアクセラレータを
装着したものであるから、繰り返し同一プログラムをス
キャン実行するようになっており、しかも、１サイクル
タイムに要する時間も制限がある。このため、この制限
時間内に処理ができない場合には、異常が発生したもの
とみなされる。
【００３４】従って、この実施形態の制御装置は、正常
処理を続行するためには、次のようにしてプログラムを
アクセラレータに転送する。
処理を続行するためには、次のようにしてプログラムを
アクセラレータに転送する。
【００３５】すなわち、演算部１１は、１サイクル内に
ある装置本体１が外部機器を直接制御しないサービス処
理時に、図３に示すように、プログラムを所定量分割し
てアクセラレータ２のメモリ２３に転送するようにす
る。
ある装置本体１が外部機器を直接制御しないサービス処
理時に、図３に示すように、プログラムを所定量分割し
てアクセラレータ２のメモリ２３に転送するようにす
る。
【００３６】そして、このようにしてすべてのプログラ
ムを分割転送し終わると、アクセラレータ２の演算部２
１にプログラム実行の開始指示を出力する。
ムを分割転送し終わると、アクセラレータ２の演算部２
１にプログラム実行の開始指示を出力する。
【００３７】ここで、１サイクルタイムで装置本体１か
らアクセラレータ２に対する転送量は、拡張バス３の転
送量に基づき設定され、図４に示すように、所定のワー
ド数でなるブロック単位である。
らアクセラレータ２に対する転送量は、拡張バス３の転
送量に基づき設定され、図４に示すように、所定のワー
ド数でなるブロック単位である。
【００３８】特に、プログラムがラダープログラムの場
合には、１サイクルごとに始めから読み出され実行され
るので、転送効率の良いブロック単位で転送を行わなけ
ればならない。
合には、１サイクルごとに始めから読み出され実行され
るので、転送効率の良いブロック単位で転送を行わなけ
ればならない。
【００３９】（２）アクセラレータがデータを用いて処
理を実行する処理 装置本体１側の演算部１１からプログラム実行の開始指
示を受けたアクセラレータ２側の演算部２１は、メモリ
２３に格納されているプログラムの実行を開始する。
理を実行する処理 装置本体１側の演算部１１からプログラム実行の開始指
示を受けたアクセラレータ２側の演算部２１は、メモリ
２３に格納されているプログラムの実行を開始する。
【００４０】つまり、演算部２１は、メモリ２３に格納
されているプログラムの最初の命令から順に読み出し、
この命令内容に従った処理を実行する。
されているプログラムの最初の命令から順に読み出し、
この命令内容に従った処理を実行する。
【００４１】各命令を実行するに際し、演算部２１の指
示に基づきメモリ管理部２２のデータアクセス制御部２
２２は、データ所在管理テーブル２２１に格納されてい
る判断情報に基づき、使用されるデータがアクセラレー
タ２内のメモリ２３に存在しているか否かを判断する。
示に基づきメモリ管理部２２のデータアクセス制御部２
２２は、データ所在管理テーブル２２１に格納されてい
る判断情報に基づき、使用されるデータがアクセラレー
タ２内のメモリ２３に存在しているか否かを判断する。
【００４２】すなわち、データアクセス制御部２２２
は、該当データについての判断情報を示すフラグが
“１”であるか、または“０”であるか判断し、フラグ
が“１”である場合には、該当データがアクセラレータ
２内のメモリ２３に格納されていると判断し、一方、フ
ラグが“０”であると判断した場合には、メモリ２３に
格納されていないと判断する。
は、該当データについての判断情報を示すフラグが
“１”であるか、または“０”であるか判断し、フラグ
が“１”である場合には、該当データがアクセラレータ
２内のメモリ２３に格納されていると判断し、一方、フ
ラグが“０”であると判断した場合には、メモリ２３に
格納されていないと判断する。
【００４３】データアクセス制御部２２２は、判断情報
のフラグに“１”が立っている場合には、メモリ２３か
ら該当データを読み出して命令を実行する一方、フラグ
に“０”が立っている場合には、装置本体１側のメモリ
１２からデータを読み出して、アクセラレータ２の演算
部２１に出力するとともに、このデータをメモリ２３に
書き込み、その後、該当データについての判断情報のフ
ラグに“１”を立てる。
のフラグに“１”が立っている場合には、メモリ２３か
ら該当データを読み出して命令を実行する一方、フラグ
に“０”が立っている場合には、装置本体１側のメモリ
１２からデータを読み出して、アクセラレータ２の演算
部２１に出力するとともに、このデータをメモリ２３に
書き込み、その後、該当データについての判断情報のフ
ラグに“１”を立てる。
【００４４】こうすることで、以降のこのデータがリー
ドされる場合には、アクセラレータ２中のメモリ２３を
アクセスするようになる。
ドされる場合には、アクセラレータ２中のメモリ２３を
アクセスするようになる。
【００４５】このようにして、アクセラレータ２がプロ
グラムを実行していき、その処理の結果、メモリ２３に
格納されているデータを更新する必要がある場合には、
図６に示すように、演算部２１に指示されたメモリ管理
部２２のデータアクセル制御部２２は、演算部２１から
示されたメモリアドレスに従い、メモリ２３の該当アド
レスの箇所のデータを更新する。
グラムを実行していき、その処理の結果、メモリ２３に
格納されているデータを更新する必要がある場合には、
図６に示すように、演算部２１に指示されたメモリ管理
部２２のデータアクセル制御部２２は、演算部２１から
示されたメモリアドレスに従い、メモリ２３の該当アド
レスの箇所のデータを更新する。
【００４６】なお、データアクセス制御部２２２は、ア
クセラレータ２が高速処理を行う必要があるとの要請に
より、装置本体１側のメモリ１２については更新をしな
い。
クセラレータ２が高速処理を行う必要があるとの要請に
より、装置本体１側のメモリ１２については更新をしな
い。
【００４７】このため、装置本体１側のメモリ１２に格
納されているデータは、時間が経過するに従い、間違っ
た内容となるため、アクセラレータを装置本体１から取
り外す際には、予め所定のコマンドを外部から入力し
て、アクセラレータ２側のメモリ２３に格納されている
データを、装置本体１側のメモリ１２に吸い上げる（ダ
ンプ）ようになっている。
納されているデータは、時間が経過するに従い、間違っ
た内容となるため、アクセラレータを装置本体１から取
り外す際には、予め所定のコマンドを外部から入力し
て、アクセラレータ２側のメモリ２３に格納されている
データを、装置本体１側のメモリ１２に吸い上げる（ダ
ンプ）ようになっている。
【００４８】因みに、図７は実施形態の制御装置がデー
タを転送した場合を示した図であり、この図では、サイ
クルタイム（図中の参照）中においてデータを４回に
渡ってブロック転送し、次のサイクルタイム（図中の
参照）において以前のサイクルタイムでアクセスされな
かったデータを２回に渡しブロック単位で転送したこと
を示している。
タを転送した場合を示した図であり、この図では、サイ
クルタイム（図中の参照）中においてデータを４回に
渡ってブロック転送し、次のサイクルタイム（図中の
参照）において以前のサイクルタイムでアクセスされな
かったデータを２回に渡しブロック単位で転送したこと
を示している。
【００４９】この実施形態の制御装置によれば、アクセ
ラレータ２が、プログラムを実行するためのデータをリ
ードする際に、判断情報に基づきため、アクセラレータ
２内のメモリ２３か、または、装置本体１内のメモリ１
２のいずれかを選択アクセスでき、さらに、判断情報に
基づき、装置本体１のメモリ１２からデータを読み出し
た場合には、この読み出したデータをアクセラレータ２
内のメモリ２３に書き込むため、時間の経過とともに、
アクセラレータ２内のメモリ２３に格納される。
ラレータ２が、プログラムを実行するためのデータをリ
ードする際に、判断情報に基づきため、アクセラレータ
２内のメモリ２３か、または、装置本体１内のメモリ１
２のいずれかを選択アクセスでき、さらに、判断情報に
基づき、装置本体１のメモリ１２からデータを読み出し
た場合には、この読み出したデータをアクセラレータ２
内のメモリ２３に書き込むため、時間の経過とともに、
アクセラレータ２内のメモリ２３に格納される。
【００５０】さらに、読み出したデータをアクセラレー
タ２内のメモリ２３に書き込むとともに、この読み出し
たデータに対する判断情報をアクセラレータ２内のメモ
リ２３にデータが存在するという情報を有するように変
更するため、アクセラレータ２が装置本体に対してデー
タをリードアクセスする比率が、時間が経過するに従
い、減少し、処理スピードが向上する。
タ２内のメモリ２３に書き込むとともに、この読み出し
たデータに対する判断情報をアクセラレータ２内のメモ
リ２３にデータが存在するという情報を有するように変
更するため、アクセラレータ２が装置本体に対してデー
タをリードアクセスする比率が、時間が経過するに従
い、減少し、処理スピードが向上する。
【００５１】さらに、プログラムを実行し、その結果、
データを更新する場合には、アクセラレータ２のメモリ
２３に格納されたデータのみ更新するため、処理スピー
ドが失われない。
データを更新する場合には、アクセラレータ２のメモリ
２３に格納されたデータのみ更新するため、処理スピー
ドが失われない。
【００５２】特に、プログラムを、所定のサイクルタイ
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ２内のメモリ２３に転送
し、すべてのプログラムを転送し終わると、アクセラレ
ータ２にプログラム実行の指示を出力するため、プログ
ラム転送に伴う動作停止を分散することができる。
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ２内のメモリ２３に転送
し、すべてのプログラムを転送し終わると、アクセラレ
ータ２にプログラム実行の指示を出力するため、プログ
ラム転送に伴う動作停止を分散することができる。
【００５３】
【発明の効果】以上本発明によれば、プログラムを実行
するためのデータをリードする度に、データ所在管理テ
ーブルの判断情報に基づき、アクセラレータ内のメモリ
か、または、装置本体内のメモリのいずれかをアクセス
するようにしたため、稼働中の所定機能をアクセラレー
タに引き継ぐ場合でも、アクセラレータ内のメモリに一
括転送する必要がなくなる。このため、制御装置が長期
間停止することがなくなる。
するためのデータをリードする度に、データ所在管理テ
ーブルの判断情報に基づき、アクセラレータ内のメモリ
か、または、装置本体内のメモリのいずれかをアクセス
するようにしたため、稼働中の所定機能をアクセラレー
タに引き継ぐ場合でも、アクセラレータ内のメモリに一
括転送する必要がなくなる。このため、制御装置が長期
間停止することがなくなる。
【００５４】また、プログラムを実行し、その結果、デ
ータを更新する場合には、アクセラレータのメモリに格
納されたデータのみを更新させるようにしたことによ
り、処理スピードの低下を抑え、アクセラレータの本来
の機能しての高速処理を一層向上させることができる。
ータを更新する場合には、アクセラレータのメモリに格
納されたデータのみを更新させるようにしたことによ
り、処理スピードの低下を抑え、アクセラレータの本来
の機能しての高速処理を一層向上させることができる。
【００５５】さらに、データの要求があったとき、この
データがアクセラレータ内のメモリに存在しないとの情
報をデータ所在管理テーブルから得た場合には、データ
に対する判断情報を、アクセラレータ内のメモリに存在
するとの内容に変更するようにしたことにより、時間の
経過とともに、アクセラレータ内のメモリに格納される
データが増加し、それに伴って処理スピードが向上す
る。
データがアクセラレータ内のメモリに存在しないとの情
報をデータ所在管理テーブルから得た場合には、データ
に対する判断情報を、アクセラレータ内のメモリに存在
するとの内容に変更するようにしたことにより、時間の
経過とともに、アクセラレータ内のメモリに格納される
データが増加し、それに伴って処理スピードが向上す
る。
【００５６】特に、プログラムを、所定のサイクルタイ
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ内のメモリに転送し、す
べてのプログラムを転送し終わると、アクセラレータに
プログラム実行の指示を出力することにより、プログラ
ム転送に伴う動作停止を分散することができるため、装
置本体の異常処理状態、例えば装置自体の稼働停止を回
避することができる。
ムでスキャン実行する制御装置である場合には、装置本
体がプログラムをスキャン実行する度に、プログラムを
所定量分割してアクセラレータ内のメモリに転送し、す
べてのプログラムを転送し終わると、アクセラレータに
プログラム実行の指示を出力することにより、プログラ
ム転送に伴う動作停止を分散することができるため、装
置本体の異常処理状態、例えば装置自体の稼働停止を回
避することができる。
【図１】本発明に係る制御装置の一実施形態の構成を示
すブロック図。
すブロック図。
【図２】図１中のメモリ管理部の構成を示すブロック
図。
図。
【図３】プログラムの転送時のタイミングについての説
明図。
明図。
【図４】プログラムの転送動作についての説明図。
【図５】データのリード処理についての説明図。
【図６】データのライト処理についての説明図。
【図７】データの転送時のタイミングについての説明
図。
図。
【図８】従来のアクセラレータを備えた制御装置の処理
動作についての説明図。
動作についての説明図。
１ 装置本体 ２ アクセラレータ ３ 拡張バス １１ 演算部（装置本体側） １２ メモリ（装置本体側） ２１ 演算部（アクセラレータ側） ２２ メモリ管理部 ２３ メモリ（アクセラレータ側）（データ格納手
段） ２２１ データ所在管理テーブル（判断情報格納手段） ２２２ データアクセス制御部（アクセス制御手段）
段） ２２１ データ所在管理テーブル（判断情報格納手段） ２２２ データアクセス制御部（アクセス制御手段）
Claims (7)
- 【請求項１】 装置本体にデータを格納するメモリを備
え、アクセラレータが装置本体に着脱可能である制御装
置において、 上記アクセラレータは、 プログラムを実行する際に必要となるデータを格納する
データ格納手段と、 上記データが上記データ格納手段に格納されているか否
かを示す判断情報を格納する判断情報格納手段と、 所定データを読み出す際に、上記判断情報格納手段に格
納されている判断情報に基づき、上記データ格納手段、
または、上記装置本体のメモリのいずれかを選択アクセ
スするアクセス制御手段と、 を具備することを特徴とする制御装置。 - 【請求項２】 上記データ格納手段は、上記装置本体に
備えられたメモリと同一な容量で、同一なアドレス数を
有することを特徴とする請求項１記載の制御装置。 - 【請求項３】 上記判断情報は、１ビットのフラグ情報
でなることを特徴とする請求項１記載の制御装置。 - 【請求項４】 上記アクセス制御手段は、 上記判断情報格納手段に格納されている上記判断情報に
基づき、上記装置本体のメモリからデータを読み出した
場合には、この読み出したデータを上記データ格納手段
に書き込むとともに、この読み出したデータに対する上
記判断情報を上記データ格納手段に存在する旨の情報に
変更することを特徴とする請求項１または３記載の制御
装置。 - 【請求項５】 上記アクセス制御手段は、 プログラムを実行し、その結果、上記データを更新する
場合には、上記アクセラレータの上記格納手段に格納さ
れたデータのみ更新することを特徴とする請求項１また
は４記載の制御装置。 - 【請求項６】 上記装置本体のメモリから上記アクセラ
レータ内のデータ格納手段にデータを転送する転送量
は、所定のブロック単位で行うことを特徴とする請求項
１乃至５のいずれかに記載の制御装置。 - 【請求項７】 プログラムを、所定のサイクルタイムで
スキャン実行する制御装置であって、 装置本体がプログラムをスキャン実行する度に、プログ
ラムを所定量分割して上記アクセラレータ内のメモリに
転送し、すべてのプログラムを転送し終わると、上記ア
クセラレータにプログラム実行を指示する請求項１乃至
６のいずれかに記載の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16451096A JPH1011109A (ja) | 1996-06-25 | 1996-06-25 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16451096A JPH1011109A (ja) | 1996-06-25 | 1996-06-25 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011109A true JPH1011109A (ja) | 1998-01-16 |
Family
ID=15794538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16451096A Withdrawn JPH1011109A (ja) | 1996-06-25 | 1996-06-25 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1011109A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10970806B2 (en) | 2018-08-24 | 2021-04-06 | Lenovo (Singapore) Pte. Ltd. | External GPU management |
-
1996
- 1996-06-25 JP JP16451096A patent/JPH1011109A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10970806B2 (en) | 2018-08-24 | 2021-04-06 | Lenovo (Singapore) Pte. Ltd. | External GPU management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JPH10207768A (ja) | エンジン動作中におけるフラッシュ・メモリにアクセスするための方法および装置 | |
| US20080016296A1 (en) | Data processing system | |
| EP0359235A2 (en) | Computer system capable of effectively utilizing address space | |
| JPH1011109A (ja) | 制御装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JP4826873B2 (ja) | ホットルーチンメモリを有するマイクロプロセッサシステム | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP2885210B2 (ja) | 図形処理システム | |
| JP2002008382A (ja) | メモリの書き込み装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2002259209A (ja) | 演算処理システム | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH10240569A (ja) | 計算機のトレース装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH0240760A (ja) | 情報処理装置 | |
| JP2007048090A (ja) | シーケンシャルｒｏｍインターフェース対応ｎａｎｄ型フラッシュメモリーデバイス及びそのコントローラ | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH0944405A (ja) | 電子計算機システム | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JPH07175759A (ja) | マルチプロセッサ・システム | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JP2004139218A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |