JPH07176485A - 基板上にＧｅを堆積させる方法および半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 低圧低温条件下でＳｉ上にＧｅをヘテロエピ
タキシャル成長させる方法を提供する。 【構成】 反応チャンバ１０２内のＳｉ基板上にＧｅを
堆積させる際、基板を前クリーニングし、チャンバの圧
力を１０^-9Ｔｏｒｒ以下に排気し、基板を３００〜３７
５℃に熱し、ＧｅＨ₄ 分圧が１〜５ｍＴｏｒｒとなるよ
うに１０％ＧｅＨ₄ と９０％Ｈｅの混合気体を供給す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体の製造方法に関
し、特に、低温ＵＨＶ／ＣＶＤエピタキシーによりシリ
コン（Ｓｉ）上にゲルマニウムのヘテロエピタキシャル
層を成長させる方法に関する。

【０００２】

【従来の技術】ヘテロエピタキシャルＧｅおよびＧｅ_x
Ｓｉ_1-x 合金のＳｉ上への堆積は、Ｇｅ_x Ｓｉ_1-x ベー
スのヘテロ構造のバンドギャップを最適に作製する可能
性のために、広く興味を引いてきた。これらのヘテロ構
造は、光デバイス，変調ドープト・トランジスタ，およ
びヘテロ接合バイポーラトランジスタの使用が提案され
ている。例えば、Ｓｉ基板上に成長させたＧｅの薄膜
は、Ｓｉへのオプトエレクトロニクス集積のための砒化
ガリウム（ＧａＡｓ）の連続成長を可能にする中間エピ
層として利用することができ、高性能電子デバイス応用
におけるＳｉＧｅヘテロ接合として用いることもでき
る。ＧａＡｓはＧｅに、より良く格子整合し、Ｇｅ上に
容易に堆積し、Ｓｉ上の高品質エピタキシャルＧｅ層は
ＧａＡｓや他の可能な層（例えば、Ｇａ_x Ａｌ_1-x Ａ
ｓ）の連続成長に対する適切な基板として働き、そのた
め、ＧａＡｓオプトエレクトロニクス・デバイスのＳｉ
ベース・デバイスとの集積化を可能にする。

【０００３】純粋Ｇｅのヘテロエピタキシャル成長は、
とりわけ非常に望ましい。それは、構造内のＧｅ含有量
が高くなるにつれ、キャリア移動度が大きくなり、より
大きな電流容量，より低い電力消費，より低い温度動
作，およびより大きな速度を与えるからである。また、
前述のように、純粋Ｇｅはオプトエレクトロニクス的能
力を提供する。

【０００４】しかし、Ｇｅ−Ｓｉヘテロ接合系の製造に
おける複雑化要因は、格子常数（≒４％）と熱膨脹係数
（≒５０％）双方の大きな不一致である。Ｇｅ−Ｓｉヘ
テロ構造を作成する従来の試みにおいて、Ｇｅ−Ｓｉ界
面での汚染の存在に起因する成長形態および結晶品質の
著しい変化が示されたが、それはＳｉ基板表面の初期条
件および準備と、不良な堆積のプロセス・パラメータと
により主に決定されてしまう。

【０００５】ＧｅおよびＧｅ_x Ｓｉ_1-x 合金は、イオン
・スパッタリング，物理的気相成長法，化学的気相成長
法（ＣＶＤ），最近では分子線エピタキシー（ＭＢＥ）
等の種々の技術によりＳｉ上に堆積される。中でもＣＶ
Ｄは、高いスループット・プロセスとその場ドーピング
能力のために、最も有利である。しかし、従来のＣＶＤ
システムの高温，高圧，およびキャリアガス特性は、不
所望の表面粗さを生じ、多くの応用に対するプロセスを
実行不能にしていた。

【０００６】ＣＶＤ法を用いた従来のＳｉ上へのＧｅの
ヘテロエピタキシャル成長方法の例は、以下の文献に開
示されている。

【０００７】Ｍａｅｎｐａａ，ｅｔ ａｌ．，“Ｔｈｅ
ｈｅｔｅｒｏｅｐｉｔａｘｙ ｏｆ Ｇｅ ｏｎ Ｓ
ｉ： Ａ ｃｏｍｐａｒｉｓｏｎ ｏｆ ｃｈｅｍｉｃ
ａｌｖａｐｏｒ ａｎｄ ｖａｃｕｕｍ ｄｅｐｏｓｉ
ｔｅｄ ｌａｙｅｒｓ”，Ｊ． Ａｐｐｌ． Ｐｈｙ
ｓ． ５３（２）， （Ｆｅｂｒｕａｒｙ １９８
２）， １０７６−１０８３， （Ｍａｅｎｐａａ ｅ
ｔ ａｌ．）は、圧力が２〜１３Ｔｏｒｒのキャリアガ
スとしてＧｅＨ₄ を用い、Ｓｉ温度を５００〜９００℃
の間に維持して実施したＣＶＤ実験を説明している。

【０００８】特開昭第６２−１７９１１３号公報（特願
昭第６１−２０２８３号明細書）「半導体製造方法およ
び装置」は、４５０℃のＣＶＤチャンバ内でキャリアガ
スとしてＧｅＨ₄ を用いたＧｅの堆積を開示している。

【０００９】米国特許第３，４７３，９７８号明細書
“Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈｏｆ Ｇｅｒｍａ
ｎｉｕｍ”は、Ｓｉ基板上での単結晶ゲルマニウムの核
生成および成長のための方法を教示し、その方法は少な
くとも９００℃の温度で単結晶Ｓｉ層をエピタキシャル
成長させ、Ｓｉを６７０℃以下に冷却し、続いてＧｅを
核生成および成長させることを含んでいる。

【００１０】つい最近、Ｇｅ_x Ｓｉ_1-x 層をＳｉ上に成
長させるために、超高真空化学的気相成長（ＵＨＶ／Ｃ
ＶＤ）方法が利用されている。この技術の例は、以下の
引用文献に開示されている。

【００１１】Ｍｅｙｅｒｓｏｎ， ＵｒａｍおよびＬｅ
Ｇｏｕｅｓによる、“Ｃｏｏｐｅｒａｔｉｖｅ ｇｒｏ
ｗｔｈ ｐｈｅｎｏｍｅｎａ ｉｎ ｓｉｌｉｃｏｎ／
ｇｅｒｍａｎｉｕｍ ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ
ｅｐｉｔａｘｙ”， （Ａｐｐｌ． Ｐｈｙｓ． Ｌ
ｅｔｔ． ５３ （２５）， １９ Ｄｅｃｅｍｂｅｒ
１９８８， １９８８ Ａｍｅｒｉｃａｎ Ｉｎｓｔ
ｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ）， （ＭＥＹＥＲ
ＳＯＮ ｅｔ ａｌ．）は、ＵＨＶ／ＣＶＤを用い温度
を５５０℃にしたときの、組成が０≦Ｇｅ／Ｓｉ≦０．
２０である合金の堆積法を教示している。

【００１２】ＲａｃａｎｅｌｌｉおよびＧｒｅｖｅによ
る“Ｇｒｏｗｔｈ ｏｆ Ｅｐｉｔａｘｉａｌ Ｌａｙ
ｅｒｓ ｏｆ Ｇｅ_x Ｓｉ_1-x ｂｙ ＵＨＶ／ＣＶ
Ｄ”，（Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ．
Ｐｒｏｃ． Ｖｏｌ． １９８， １９９０ Ｍａｔｅ
ｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ），
（ＲＡＣＡＮＥＬＬＩ ｅｔ ａｌ．）は、Ｇｅ_x Ｓｉ
_1-x 組成のエピタキシャル層をＳｉ上に５７７〜６６５
℃の温度で成長させる方法を教示している。

【００１３】従来のＣＶＤおよびＵＨＶ／ＣＶＤ方法で
は、熱した基板上に反応ガスを供給している。基板上で
化学分解反応が起こり、基板温度に可変的に依存する成
長速度で堆積され、このとき２つの別個の温度環境（高
温と低温）が存在することが知られている。堆積は、低
温環境では温度に強く依存し、高温環境では弱い依存し
か見られない。図１は典型的なＣＶＤの成長速度対温度
曲線である。低温環境では堆積は表面の分解により速度
支配され、全成長速度Ｇは次の式によりアレニウス・プ
ロットに従う。

【００１４】Ｇ＝Ｇ_O ｅｘｐ（−ΔＥ／ｋＴ_s ） Ｇ_O は前指数係数、ΔＥは見掛けの活性化エネルギー、
ｋはボルツマン定数、Ｔ_S は基板温度である。

【００１５】活性化エネルギーの値を用いると、表面反
応の速度制限ステップを仮定でき、逆に、速度制限ステ
ップが知られている場合は、表面反応の活性化エネルギ
ーを決定することができる。

【００１６】転移温度Ｔ^* 以上の温度では成長速度は、
質量輸送／拡散により制限される。この環境では高堆積
温度が、表面に到達する分子を急速に分解して取り込む
ので、速度制限ステップはガス状反応物質の表面への拡
散である。この高速な分解ステップは、到達反応種の連
続吸着を許容するのに十分な数の表面サイトが得られる
ようにする。速度支配環境と比較して拡散制限環境で
は、拡散係数は温度に対して緩やかに変化するので、成
長速度の緩やかな増大が観察される。この作用は種々の
ガスソース（例えば、ＳｉＨ_x Ｃｌ_1-x ）からのエピタ
キシャルＳｉのＣＶＤにおいて観察された。

【００１７】前述のように、望ましいのはＧｅのヘテロ
エピタキシャル成長である。図２〜図４はヘテロエピタ
キシャル成長の３つの基本モードの図式的な説明であ
る。第１のモード（図２）はＦｒａｎｋ−ｖａｎ ｄｅ
ｒ Ｍｅｒｗｅ（Ｆ−ｖｄＭ）として知られており、成
長はレヤー・バイ・レヤー・モード（２次元）で進行す
る。第２のモード（図３）はＶｏｌｍｅｒ−Ｗｅｂｅｒ
（Ｖ−Ｗ）として知られており、アイランド成長（３次
元）が起こる。第３のモード（図４）はＳｔｒａｎｓｋ
ｉ−Ｋｒａｓｔａｎｏｖ（Ｓ−Ｋ）として知られてお
り、最初レヤー・バイ・レヤー成長が進行し、続いて厚
さが臨界を超えるとアイランド化が行われる。エピ層に
歪がないとき（すなわち、格子整合系に対して）、成長
モードは基板の表面エネルギー（σ₁ ）と、エピ層の表
面エネルギー（σ₂ ）と、界面エネルギー（γ₁₂）とに
よって決定され、次の熱力学的自由エネルギーの考察に
よって予測される。

【００１８】 σ₁ ＞σ₂ ＋γ₁₂ Ｆ−ｖｄＭ（２次元） σ₁ ＜σ₂ ＋γ₁₂ Ｖ−Ｗ（３次元） Ｓｉ上のＧｅの場合のように、エピ層が基板に大きな不
整合を起こしているとき、エピ層の歪エネルギーを説明
するために、追加項が含まれなければならない。エピ層
厚が増加するにつれ、この歪エネルギー（ε_t ）が増大
し、成長モードを決定するのに用いられる式は次のよう
になる。

【００１９】 σ₁ ＞σ₂ ＋γ₁₂＋ε_t Ｆ−ｖｄＭ（２次元） σ₁ ＜σ₂ ＋γ₁₂＋ε_t Ｖ−Ｗ（３次元） ε_t は正であるので、歪のないときＶ−Ｗモードで成長
すると予測される系は、追加の歪エネルギー項によって
影響を受けない。しかし、この系は、成長をＦ−ｖｄＭ
モードで開始し、歪エネルギーが臨界値を超えた場合に
３次元成長に変更することはできる。この成長モードは
Ｓ−Ｋモードであり、図４に図式的に示す。

【００２０】前述の成長モードの理論モデルは、厳密な
意味でのみ、すなわち膜の成長時に表面上で化学反応ま
たは他の変更が起こらない場合にのみ有効であることに
留意すべきである。言い換えれば、予測された成長機構
は、純粋にエネルギー的考察に基づいている。

【００２１】Ｇｅの表面自由エネルギーはＳｉの表面自
由エネルギーより約１０％小さい。これはＧｅ／Ｓｉの
成長がＦ−ｖｄＭモードで進行することを意味する。し
かし、２つの格子間のミスフィットが約４％であるの
で、歪エネルギーの蓄積は事実上、Ｓ−Ｋ成長を起こ
し、レヤー・バイ・レヤー成長による３〜４層の単一層
（ｍｏｎｏｌａｙｅｒ：ＭＬ）の成長をアイランド形成
に先立って起こす。Ｓｉ上にＧｅを堆積させる（前述の
ような）従来技術は、これらの要因が、図５に示したよ
うに粗い表面形態を形成するので不都合であった。

【００２２】従来技術のＣＶＤ法は、粗い表面形態を有
する膜の生成に加えて、高い処理温度を必要とし、デバ
イス応用を制限するので不都合である。また、従来のＣ
ＶＤ法は真空処理技術が十分でなく、システム汚染を引
き起こし、膜の成長に重要な表面の界面品質に影響を及
ぼす。

【００２３】同様に、前述のＵＨＶ／ＣＶＤに関する引
用文献はどれも、Ｓｉ上に純粋Ｇｅを成長させる適切な
方法を説明していない。

【００２４】しかし、成長時の表面の平衡条件を変更す
ることにより、前述のＧｅ成長機構を改良することは可
能である。これを行い、従来技術の欠点を克服するシス
テムが非常に望まれている。

【００２５】

【発明が解決しようとする課題】本発明の目的は、Ｓｉ
上に純粋Ｇｅをヘテロエピタキシャル成長させる方法を
提供することにある。

【００２６】本発明の他の目的は、堆積したＧｅが滑ら
かに連なった表面形態を有するように、Ｓｉ上にＧｅを
ヘテロエピタキシャル成長させる方法を提供することに
ある。

【００２７】本発明のさらに他の目的は、低圧低温とい
う条件でＳｉ上にＧｅをヘテロエピタキシャル成長させ
る方法を提供することにある。

【００２８】

【課題を解決するための手段】本発明によると、Ｓｉ上
にＧｅを２次元的に一層一層ヘテロエピタキシャル成長
させるのに、温度を５００℃以下、圧力を１０〜５０ｍ
Ｔｏｒｒにし、１０％ＧｅＨ₄ ／Ｈｅのガスソースの流
量を１２．５〜２５ｓｃｃｍにしたＵＨＶ／ＣＶＤプロ
セスを用いる。

【００２９】本発明は、階段接合を有する薄いエピタキ
シャルＧｅ膜の成長を容易にする。これらのエピタキシ
ャル膜の表面形態は、異なる組成のＧｅまたは他の薄膜
の、デバイス応用のための連続エピタキシャル成長を可
能にするのに十分滑らかである。また、Ｇｅ膜はＳｉ対
ＳｉＯ₂ 上の成長に対する完全な選択性を示す。Ｇｅ膜
は、ホウ素をその場ドープして、良好な電気特性を有す
るＰ型Ｇｅ膜を生成することができる。さらに、Ｇｅ膜
はリンまたは砒素をその場ドープして、Ｎ型Ｇｅ膜を生
成することができる。また、従来用いられた１００％Ｇ
ｅＨ₄ ではなく、１０％ＧｅＨ₄ ／Ｈｅを用いる安全な
化学物質を採用している。

【００３０】

【実施例】図６において、本発明の方法を実施するのに
用いるＵＨＶ／ＣＶＤシステム１００は、石英反応チャ
ンバ１０２と、石英反応チャンバ１０２を取り囲む加熱
炉１０４と、ロードロックチャンバ１０６とを有してい
る。石英反応チャンバ１０２と、加熱炉１０４と、ロー
ドロックチャンバ１０６とは、技術上知られている数多
くの適切なＵＨＶ／ＣＶＤシステムのいずれでもよい。
バルブ１１４（ＶＡＴ社製造の部品番号１０７４６−Ｃ
Ｅ４４等）は、ロードロックチャンバ１０６を反応チャ
ンバ１０２から分離する。バルブ１１４と同様、バルブ
１１２は、ロードロックチャンバ１０６を、１対の排気
ポンプ１０８，１１０（Ｌｉｅｂｏｌｄ社製造の部品番
号ＴＭＰ１５００およびＤ６５−ＢＣＳ等で、ロードロ
ックチャンバに連結され、チャンバ１０６を排気するの
に用いる）から分離する。バルブ１１４と同様、バイパ
スバルブ１１６と計量バルブ１１７（Ｎｕｐｒｏ社のモ
デル番号ＳＳ−４ＢＭＲＷ等）は、ロードロックチャン
バ１０６を、１対の排気ポンプ１１８，１２０（Ｌｉｅ
ｂｏｌｄ社製造の部品番号ＴＭＰ４５０およびＤ６５−
ＢＣＳ等で、ロードロックチャンバ１０６に連結され、
チャンバ１０６を前排気するのに用いる）から分離す
る。バルブ１３２からガスライン１３０を経てバルブ１
１４にガスを供給する。バルブ１３２は４つの異なるソ
ース（図示せず）から送り込まれる気体の混合を制御す
る。流量調整器１３４およびガスライン１４４を経て、
シラン（ＳｉＨ₄ ）を供給する。流量調整器１３６およ
びガスライン１４６を経て、９９．９９％のＨｅと０．
０１％のＢ₂ Ｈ₆ の混合気体を供給する。流量調整器１
３８およびガスライン１４８を経て、１０％のＧｅＨ₄
と９０％のＨｅの混合気体を供給する。流量調整器１４
０およびガスライン１５０を経て、Ｈ₂ を供給する。流
量調整器は、ＭＫＳ社部品番号１４４９Ａ等、技術上知
られている数多くのもののうちいずれでもよい。一連の
３つのポンプ１６０，１６２，１６４は、反応チャンバ
１０２から排気チャンバ１６６を経てガスを排出する。
この応用に用いるポンプ１６０，１６２，１６４は、そ
れぞれＬｉｅｂｏｌｄ社の部品番号ＴＭＰ１５００，Ｗ
Ｓ２５０，およびＤ６５−ＢＣＳのものを用いることが
できる。ＨＶＡ社製造の部品番号２２８−０４００等の
スロットルバルブ１７０およびバルブ１７２は、バルブ
１７４同様、ポンプ１６０と排気チャンバ１６６との間
に直列に連結されている。ＨＰＳ社製造のＭｏｄｅｌＮ
ｕｍｂｅｒ１５１−００５０Ｋ等のバルブ１７４は、ポ
ンプ１６２とポンプ１６０との間に連結されている。

【００３１】本発明の方法によるＵＨＶ／ＣＶＤシステ
ム１００の動作は次の通りである。

【００３２】まず、露出したＳｉ表面（または基板）を
有するウェハを、特別のクリーニング処理で（Ｈｕａｎ
ｇクリーニングとして知られている）前クリーニングす
る。このクリーニングは、ａ）ウェハを６５℃のＨ₂
Ｏ：Ｈ₂ Ｏ₂ ：ＮＨ₄ ＯＨ５：１：１溶液に１分間浸漬
し、続いて脱イオン水（Ｈ₂ Ｏ）ですすぎを行い、ｂ）
６５℃のＨ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＨＣｌの５：１：１溶液に
１分間浸漬し、続いて他の脱イオン水ですすぎを行う。

【００３３】次に、ウェハを室温の１０：１ＨＦ希釈溶
液中で１０〜１５秒間エッチングし、ウェハボート１８
０上に置き、ロードロックチャンバ１０６内に入れる。
ロードロックチャンバ１０６を、バルブ１１６を開くこ
とによりポンプ１１８，１２０でゆっくりと前排気し、
ロードロックチャンバ１０６内に約１０〜５０ｍＴｏｒ
ｒの圧力を形成するために計量バルブ１１７を調節す
る。

【００３４】次に、バルブ１１６を閉じ、バルブ１１２
とポンプ１０８，１１０によりロードロックチャンバ１
０６を約１０^-7Ｔｏｒｒの圧力にまで速やかに排気す
る。

【００３５】次に、流量調整器１４０がＨ₂ を、バルブ
１１４を経て約６５０ｓｃｃｍの流量で反応チャンバ１
０２に流入させる。

【００３６】次に、バルブ１１４を開き、ロードロック
チャンバ１０６を反応チャンバ１０２に連通させ、ウェ
ハをロードロックチャンバ１０６から反応チャンバ１０
２へ移動させる。このとき、前述の水素の流れがこのウ
ェハ移動プロセス時の２つのチャンバの相互汚染を軽減
する。

【００３７】注目すべきは、反応チャンバ１０２はポン
プ１６０，１６２，１６４と、バルブ１７０，１７２，
１７４によって、前述のウェハ移動ステップの際の圧力
を約２００〜３００ｍＴｏｒｒに維持されることであ
る。

【００３８】次に、バルブ１１４を閉じ、ロードロック
チャンバ１０６を反応チャンバ１０２からシールする。

【００３９】次に、流量調整器１４０がＨ₂ の流入を止
め、流量調整器１３８が、反応チャンバ１０２を経て約
１０〜２５ｓｃｃｍの流量で、ＨｅとＧｅＨ₄ の混合気
体の流入を開始する。さらに、スロットルバルブ１７０
を、約１〜５ｍＴｏｒｒのＧｅＨ₄ 分圧を生ずるように
調節する。もし反応チャンバ１０２の温度が約３００〜
３７５℃に維持されるなら、（前述の）Ｓｉウェハ上へ
のＧｅのＦ−ｖｄＭ成長が起こる。３５０℃での単一工
程に対する好適なプロセス条件は、ＧｅＨ₄ ／Ｈｅの流
量が１２．５ｓｃｃｍ、全プロセス圧力が１０〜２０ｍ
Ｔｏｒｒ、それに続くＧｅＨ₄ の分圧が１〜２ｍＴｏｒ
ｒである。この堆積の際のＧｅ分圧は極端に低いので、
ＧｅＨ₄ の同質的な熱分解はごくわずかである。成長の
適切なメカニカル・モードはそのため、ＧｅＨ₄ の異質
的な表面分解となる。

【００４０】上述のプロセスはＳｉ基板へのＧｅのヘテ
ロエピタキシャル成長を与える。注目すべきは、本発明
の方法を利用すると、Ｇｅを、Ｓｉ以外の物質からなる
基板上に堆積できるということである。例えば、本発明
によると、ＧｅをＧｅ_x Ｓｉ_1-x 基板上に堆積させるこ
とができる。また、異なるガスを反応チャンバ内で利用
すれば、Ｇｅ以外の物質を堆積させることができる。例
えば、ＳｉＨ₄ をＧｅＨ₄ の代わりに用いると、Ｓｉを
堆積させることができる。もしＳｉ膜のホモエピタキシ
ャル成長が所望なら、４〜５ｓｃｃｍの一定の流量に
し、約５５０℃の温度でＳｉ分圧を１〜２ｍＴｏｒｒに
し、ＳｉＨ₄ を供給するべきである。

【００４１】図７〜図１４に、２７５℃〜５６０℃の範
囲内の８個の異なる温度において、本発明の堆積方法に
より成長した膜の断面顕微鏡写真を示す。２７５℃以下
で成長した膜は、図７に示すように、１１時間まで何の
成長も起こらない。図８〜図１０は、３００℃〜３５０
℃の間の膜は滑らかで、成長が２次元プロセスによって
進行したことを示す図である。図１１は、膜のわずかな
粗さによって明らかなように、３７５℃では２次元成長
が３次元成長に取って代わられることを示している。３
７５℃以上になると、図１２〜図１４に示すように、成
長が３次元アイランド化として行われる。このアイラン
ド化は５６０℃で特に顕著である（図４）。

【００４２】図１５では、３５０℃で成長したＧｅ膜の
高分解能透過型電子顕微鏡写真が、原子スケールでの表
面の優れた滑らかさを示している。

【００４３】図１６および図１７は、共に４００℃であ
るが、２つのかなり異なる時間成長させた２つのＧｅ膜
を示す。図１６の膜は、約１時間成長させ、図１７の膜
は、約９時間成長させたものである。成長時間が増大す
ると、表面粗さの度合が増し、堆積時間の増大によって
粗さを滑らかにできないことを示している。

【００４４】異なる温度での成長速度は、Ｓｉ表面への
ＧｅＨ₄ の吸着に関連する核生成時間によるあり得る影
響を最小にするために、長時間（＞４時間）成長させた
膜の厚さを測定して決定する。粗い膜の成長速度は、平
均膜厚を測定して決定する。

【００４５】図１８に、本発明によるＳｉ上へのＧｅの
成長速度の結果を、１／Ｔに対してプロットしたものを
示す。図１８は、３００℃〜３７５℃の温度環境で、
１．４６ｅＶ（３３ｋｃａｌ／ｍｏｌｅ）の活性化エネ
ルギーに対し、成長速度がアレニウス温度依存性を有す
ることを示している。図１８には２つの別個のスロープ
が存在し、一方はより緩やかなスロープであり、他方は
より急なスロープである。本発明の方法によるＧｅの堆
積は、このより急なスロープの環境で起きる。

【００４６】図１９では、本発明の方法により３５０℃
で（１００）Ｓｉ上へＧｅを堆積し、続いて薄いＧｅ膜
上へＳｉを堆積する２段階堆積を行った。５５０℃で、
ＳｉＨ₄ の分解によりＳｉを堆積した。図１９はその結
果得られたＳｉ／Ｇｅ／Ｓｉ構造の透過型電子顕微鏡写
真を示す。ＵＨＶ／ＣＶＤ Ｓｉ膜はひどく損傷を受け
ているが、Ｓｉ膜はレヤー・バイ・レヤー（Ｆ−ｖｄ
Ｍ）モードで成長していることがわかる。これとは逆
に、この堆積の従来モデルは、Ｖ−Ｗ成長モードである
と予測される。例えば、高電子移動度トランジスタ（Ｈ
ＥＭＴ）における応用が可能なために、Ｓｉ／Ｇｅ／Ｓ
ｉ構造のこの種の成長は、Ｇｅ／Ｓｉ構造より非常に技
術的に利益がある。

【００４７】図２０には、５５０℃〜６５０℃の範囲の
温度で、本発明により成長したホモエピタキシャルＳｉ
膜の成長速度が、１／Ｔに対してプロットされている。

【００４８】本発明によるＧｅの堆積の結果に対する説
明を以下に示す。低温環境（３００℃〜３７５℃）で
は、成長速度が表面反応に制限されるので、本発明の方
法によるＧｅのヘテロエピタキシャル成長モードはレヤ
ー・バイ・レヤーである。低温環境で観察されるこの２
次元成長は、表面反応機構による成長反応機構の支配に
基づくと思われる（すなわち、Ｇｅの格子取り込みに先
立つＨ₂ 脱着ステップ）。ＧｅＨ_x 表面種は成長界面に
おける水素の終焉により、Ｇｅ原子より低移動度（低反
応性）であるため、全表面移動度が減少し、アイランド
形成が妨げられる。転移温度が約３７５℃以上では、成
長速度は気相からのＧｅＨ₄ の拡散および吸着により支
配され、成長モードはＳ−Ｋに変化する。成長反応機構
は、表面に吸着されたＧｅＨ₄ 分子の流れによって支配
される。この環境では、ＵＨＶ／ＣＶＤの作用はＭＢＥ
と同じで、成長速度が表面に衝突するＧｅ原子の流れに
よって支配される。

【００４９】（１００）Ｓｉ上に成長したＧｅ_x Ｓｉ
_1-x 膜は、前述の成長速度対温度特性を示すことも観察
される。Ｇｅ_x Ｓｉ_1-x 膜内のＧｅ集中が増大すると、
成長を２次元から３次元に引き上げる歪エネルギー項の
結果として、アイランド形成の傾向をより強くする。Ｇ
ｅの割合が増大するにつれ、格子不整合が増大するの
で、歪エネルギー項も増大する。

【００５０】注目したいのは、高密度のスレディング
（ｔｈｒｅａｄｉｎｇ）転位が、本発明の方法により成
長する全ての膜に観察されるということである。本発明
の目的は欠陥密度を最小にすることではなく、また欠陥
構造を成長パラメータと関連付けることでもないが、急
速な熱アニーリングに関する初期実験は、これらの転位
の密度をかなり減少させることが可能なことを示してい
る。ミスフィット転位は、大きな格子不整合によるエネ
ルギー的考察から予測されるように、Ｇｅ／Ｓｉ界面で
観察される。デバイス応用的見地からは、これらの欠陥
の制御または削除が望ましい。

【００５１】さらに、ここに開示された本発明の方法に
よりＧｅ_x Ｓｉ_1-x 基板上にＧｅを成長させることが可
能である。

【００５２】また、Ｓｉおよび／またはＧｅ膜はＵＨＶ
／ＣＶＤ処理技術の周知の方法において、その場ドープ
（例えば、ホウ素ドーピング）することができる。ホウ
素ドーピングのための反応チャンバ１０２内のプロセス
条件は、例えば、Ｈ₂ 中のＢ₂ Ｈ₆ の１００ｐｐｍ混合
気体の流量を１〜３０ｓｃｃｍにすることができる。

【００５３】また、本発明によるＧｅ堆積は（１００）
Ｓｉ表面で行われたが、他の結晶方向のＳｉ表面を堆積
基板として利用することができる。

【００５４】

【発明の効果】本発明により、Ｇｅ−Ｓｉヘテロ接合系
の製造における複雑化要因である、格子パラメータと熱
膨脹係数の大きな不一致をなくし、堆積したＧｅが滑ら
かに連なった表面形態を有するようにし、Ｓｉ上にＧｅ
をヘテロエピタキシャル成長させる方法が提供された。
これにより、従来のＣＶＤ系の高温，高圧，およびキャ
リアガス特性が引き起こしていた、不所望の表面粗さが
なくなり、多くの応用が可能になった。

【図面の簡単な説明】

【図１】ＣＶＤ処理に対する典型的な成長速度曲線のグ
ラフである。

【図２】Ｆ−ｖｄＭヘテロエピタキシャル成長モードの
簡略化された図式的説明である。

【図３】Ｖ−Ｗヘテロエピタキシャル成長モードの簡略
化された図式的説明である。

【図４】Ｓ−Ｋヘテロエピタキシャル成長モードの簡略
化された図式的説明である。

【図５】Ｓｉ上へのＧｅ堆積の従来の方法により得られ
た粗い表面形態の走査型電子顕微鏡写真である。

【図６】本発明の方法に利用されるＵＨＶ／ＣＶＤシス
テムの簡略化されたブロック図である。

【図７】本発明の方法により、異なる温度でＳｉ上に成
長したＧｅ構造の断面の透過型顕微鏡写真である。

【図８】本発明の方法により、異なる温度でＳｉ上に成
長したＧｅ構造の断面の透過型顕微鏡写真である。

【図９】本発明の方法により、異なる温度でＳｉ上に成
長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１０】本発明の方法により、異なる温度でＳｉ上に
成長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１１】本発明の方法により、異なる温度でＳｉ上に
成長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１２】本発明の方法により、異なる温度でＳｉ上に
成長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１３】本発明の方法により、異なる温度でＳｉ上に
成長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１４】本発明の方法により、異なる温度でＳｉ上に
成長したＧｅ構造の断面の透過型顕微鏡写真である。

【図１５】本発明の方法により、３５０℃でＳｉ上に成
長したＧｅ構造の断面の高分解能透過型顕微鏡写真であ
る。

【図１６】本発明の方法により、それぞれ１時間および
９時間、４００℃でＳｉ上に成長させたＧｅ構造の断面
の透過型電子顕微鏡写真である。

【図１７】本発明の方法により、それぞれ１時間および
９時間、４００℃でＳｉ上に成長させたＧｅ構造の断面
の透過型電子顕微鏡写真である。

【図１８】本発明の方法によるＳｉ上へのＧｅのＵＨＶ
／ＣＶＤ成長を示すアレニウス・プロットである。

【図１９】本発明の方法により成長させたＳｉ／Ｇｅ／
Ｓｉ構造の断面の透過型電子顕微鏡写真である。

【図２０】本発明の方法によるＧｅ上へのＳｉのＵＨＶ
／ＣＶＤ成長を示すアレニウス・プロットである。

【符号の説明】

１００ ＵＨＶ／ＣＶＤシステム １０２ 石英反応チャンバ １０４ 加熱炉 １０６ ロードロックチャンバ １０８，１１０，１１８，１２０ 排気ポンプ １１２，１１４，１１６，１１７，１７０，１７２，１
７４ バルブ １３３，１４６，１４８，１５０ ガスライン １３４，１３６，１３８，１４０ 流量調整器 １６０，１６２，１６４ ポンプ １６６ 排気チャンバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャック・ウーン・シュー アメリカ合衆国 ニューヨーク州 アスト リア フォーティ セカンド ストリート 32−46 (72)発明者 ブライアン・カニングハム アメリカ合衆国 ニューヨーク州 ハイラ ンド スターリング プレース 206

Claims (4)

【特許請求の範囲】
1. 【請求項１】チャンバ内の基板上にＧｅを堆積させる方
   法において、 ａ）前記チャンバを１０^-9Ｔｏｒｒ以下の圧力に排気す
   るステップと、 ｂ）前記チャンバと前記基板を加熱するステップと、 ｃ）前記チャンバ内にＧｅＨ₄ およびＨｅの混合気体を
   供給するステップと、を含むことを特徴とする、基板上
   にＧｅを堆積させる方法。
2. 【請求項２】チャンバ内の基板上にＧｅを堆積させる方
   法において、 ウェハを約６５℃のＨ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＮＨ₄ ＯＨの約
   ５：１：１溶液に約１分間浸漬するステップと、 前記ウェハを脱イオンＨ₂ Ｏですすぐステップと、 前記ウェハを約６５℃のＨ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＨＣｌの約
   ５：１：１溶液に１分間浸漬するステップと、 前記ウェハを脱イオンＨ₂ Ｏですすぐステップと、 前記ウェハを室温のＨ₂ Ｏ：ＨＦの約１０：１溶液に約
   １０〜１５秒浸漬するステップと、 前記チャンバを１０^-9以下の圧力に排気するステップ
   と、 前記チャンバおよび前記基板を約３００〜３７５℃の温
   度に加熱するステップと、 ＧｅＨ₄ の分圧が約１〜５ｍＴｏｒｒとなるように、前
   記チャンバ内にＧｅＨ₄ とＨｅの混合気体を供給するス
   テップと、を含むことを特徴とする、基板上にＧｅを堆
   積させる方法。
3. 【請求項３】半導体デバイスを製造する方法において、 ａ）反応チャンバ内に基板を置くステップと、 ｂ）前記チャンバを１０^-9Ｔｏｒｒ以下の圧力に排気す
   るステップと、 ｃ）前記チャンバおよび前記基板を加熱するステップ
   と、 ｄ）前記チャンバ内にＧｅＨ₄ とＨｅの混合気体を供給
   するステップと、を含むことを特徴とする、半導体デバ
   イスの製造方法。
4. 【請求項４】基板上に半導体デバイスを製造する方法に
   おいて、 基板を６５℃のＨ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＮＨ₄ ＯＨの５：
   １：１溶液に１分間浸漬するステップと、 前記基板を脱イオンＨ₂ Ｏですすぐステップと、 前記基板を６５℃のＨ₂ Ｏ：Ｈ₂ Ｏ₂ ：ＨＣｌの５：
   １：１溶液に１分間浸漬するステップと、 前記基板を脱イオンＨ₂ Ｏですすぐステップと、 前記基板を室温のＨ₂ Ｏ：ＨＦの約１０：１溶液に１０
   〜１５分間浸漬するステップと、 前記基板を反応チャンバ内に置くステップと、 前記チャンバを１０^-9Ｔｏｒｒ以下の圧力に排気するス
   テップと、 前記チャンバおよび前記基板を約３００〜３７５℃の温
   度に加熱するステップと、 ＧｅＨ₄ 分圧が約１〜５ｍＴｏｒｒとなるように、前記
   チャンバ内にＧｅＨ₄とＨｅの混合気体を供給するステ
   ップと、を含むことを特徴とする、基板上に半導体デバ
   イスを製造する方法。