JPH07183378A - 多層配線構造及びその製造方法 - Google Patents
多層配線構造及びその製造方法Info
- Publication number
- JPH07183378A JPH07183378A JP32720493A JP32720493A JPH07183378A JP H07183378 A JPH07183378 A JP H07183378A JP 32720493 A JP32720493 A JP 32720493A JP 32720493 A JP32720493 A JP 32720493A JP H07183378 A JPH07183378 A JP H07183378A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- wiring pattern
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 229910000838 Al alloy Inorganic materials 0.000 claims description 21
- 239000003870 refractory metal Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 24
- 239000004065 semiconductor Substances 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910018594 Si-Cu Inorganic materials 0.000 abstract description 17
- 229910008465 Si—Cu Inorganic materials 0.000 abstract description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052721 tungsten Inorganic materials 0.000 abstract description 12
- 239000010937 tungsten Substances 0.000 abstract description 12
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminium flouride Chemical compound F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052731 fluorine Inorganic materials 0.000 abstract description 7
- 239000011737 fluorine Substances 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 238000001459 lithography Methods 0.000 abstract description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 18
- 239000007789 gas Substances 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 7
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線のスルーホール開口内部にフッ化ア
ルミニウムを主成分とする生成物の堆積を防止し、半導
体装置の信頼性を向上させる。 【構成】 半導体基板１００上にタングステン膜１０４
およびＡｌ−Ｓｉ−Ｃｕ合金膜１０５からなる積層構造
の下層配線パターン１０６を形成する。次に、層間絶縁
膜として二酸化シリコン膜１０７を形成した後に、フォ
トレジストを塗布し、公知のリソグラフィー技術を用い
て、レジストパターン１０８を形成する。レジストパタ
ーン１０８をマスクとしてスルーホール用開口をＲＩＥ
法により形成した後、続けてその開口を延長して、Ａｌ
−Ｓｉ−Ｃｕ合金層１０４を、フッ素を含まない塩素系
ガスを用いたＲＩＥ法で除去してスルーホールのための
孔を形成する。スルーホール内におけるフッ化アルミニ
ウムを主成分とする生成物の堆積を防ぎ、また、スルー
ホールの接触面積の増加を図り、半導体装置の信頼性向
上及び高速化を可能とする。
ルミニウムを主成分とする生成物の堆積を防止し、半導
体装置の信頼性を向上させる。 【構成】 半導体基板１００上にタングステン膜１０４
およびＡｌ−Ｓｉ−Ｃｕ合金膜１０５からなる積層構造
の下層配線パターン１０６を形成する。次に、層間絶縁
膜として二酸化シリコン膜１０７を形成した後に、フォ
トレジストを塗布し、公知のリソグラフィー技術を用い
て、レジストパターン１０８を形成する。レジストパタ
ーン１０８をマスクとしてスルーホール用開口をＲＩＥ
法により形成した後、続けてその開口を延長して、Ａｌ
−Ｓｉ−Ｃｕ合金層１０４を、フッ素を含まない塩素系
ガスを用いたＲＩＥ法で除去してスルーホールのための
孔を形成する。スルーホール内におけるフッ化アルミニ
ウムを主成分とする生成物の堆積を防ぎ、また、スルー
ホールの接触面積の増加を図り、半導体装置の信頼性向
上及び高速化を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
構造及びその製造方法に関し、特に、信頼性が高い半導
体装置の多層配線構造及びその製造方法に関する。
構造及びその製造方法に関し、特に、信頼性が高い半導
体装置の多層配線構造及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化の進展に伴って、
素子間の配線パターンを２層以上に多層化する、いわゆ
る多層配線構造が採用される。従来、半導体装置におけ
る多層配線の形成は、例えば図４及び図５に示す工程段
階を経て行われていた。
素子間の配線パターンを２層以上に多層化する、いわゆ
る多層配線構造が採用される。従来、半導体装置におけ
る多層配線の形成は、例えば図４及び図５に示す工程段
階を経て行われていた。
【０００３】まず、図４（ａ）に示すように、半導体基
板２００上にアルミニウム又はアルミニウム合金膜（以
下、アルミニウム合金膜と呼ぶ）２０１をスパッタ法に
より形成する。続いて、アルミニウム合金膜２０１上に
フォトレジスト２０２を塗布し、公知のリソグラフィー
技術および反応性イオンエッチング（ＲＩＥ）法を用い
て、同図（ｂ）に示すように、下層配線（第１層配線）
パターン２０３を形成する。
板２００上にアルミニウム又はアルミニウム合金膜（以
下、アルミニウム合金膜と呼ぶ）２０１をスパッタ法に
より形成する。続いて、アルミニウム合金膜２０１上に
フォトレジスト２０２を塗布し、公知のリソグラフィー
技術および反応性イオンエッチング（ＲＩＥ）法を用い
て、同図（ｂ）に示すように、下層配線（第１層配線）
パターン２０３を形成する。
【０００４】次に、フォトレジスト２０２を除去した後
に、図２（ｃ）に示すように、下層配線パターン２０３
上に層間絶縁膜２０４をＣＶＤ法により形成する。さ
らに、同図（ｄ）に示すように、層間絶縁膜２０４上に
フォトレジスト２０５を塗布し、フォトリソグラフィー
技術を用いて、配線間接続孔（以下、スルーホールとい
う）のための開口パターンを形成する。
に、図２（ｃ）に示すように、下層配線パターン２０３
上に層間絶縁膜２０４をＣＶＤ法により形成する。さ
らに、同図（ｄ）に示すように、層間絶縁膜２０４上に
フォトレジスト２０５を塗布し、フォトリソグラフィー
技術を用いて、配線間接続孔（以下、スルーホールとい
う）のための開口パターンを形成する。
【０００５】次に、図５（ｅ）に示すように、フォトレ
ジスト２０５をマスクとして、層間絶縁膜２０４をエッ
チングし、スルーホールのための開口を形成する。さら
に、フォトレジスト２０５を除去した後に、図５（ｆ）
に示すように、上層配線（第２の配線）パターン２０６
を形成する。上層配線パターン２０６と下層配線パター
ン２０３とはスルーホールによって接続される。
ジスト２０５をマスクとして、層間絶縁膜２０４をエッ
チングし、スルーホールのための開口を形成する。さら
に、フォトレジスト２０５を除去した後に、図５（ｆ）
に示すように、上層配線（第２の配線）パターン２０６
を形成する。上層配線パターン２０６と下層配線パター
ン２０３とはスルーホールによって接続される。
【０００６】
【発明が解決しようとする課題】多層配線構造を形成す
るためには、一般に、スルーホールのための開口をエッ
チングで形成する際にＣＦ4 やＣＨＦ3 等のフロロカー
ボン系ガスを使用する。このため、下層のアルミニウム
配線とエッチングガス中のフッ素とが反応し、アルミニ
ウムフッ化物を主成分とする生成物が下層配線上に堆積
する。この堆積物の存在は、多層配線構造における上層
−下層配線パターン間の良好な導通に妨げとなり、半導
体装置の信頼性を低下させるという問題があった。
るためには、一般に、スルーホールのための開口をエッ
チングで形成する際にＣＦ4 やＣＨＦ3 等のフロロカー
ボン系ガスを使用する。このため、下層のアルミニウム
配線とエッチングガス中のフッ素とが反応し、アルミニ
ウムフッ化物を主成分とする生成物が下層配線上に堆積
する。この堆積物の存在は、多層配線構造における上層
−下層配線パターン間の良好な導通に妨げとなり、半導
体装置の信頼性を低下させるという問題があった。
【０００７】上記のような問題を解決する手段として、
上層配線パターンを形成する前にＡｒスパッタによるエ
ッチングで下層配線上の堆積物層を除去し、配線表面を
清浄にする方法がある。しかし、このとき、上部の層間
絶縁膜をも同時にスパッタリングすることが避けられ
ず、酸化膜系の堆積物が下層配線の表面に付着し、結果
として、上層配線との導通を妨げてしまうという問題が
あった。
上層配線パターンを形成する前にＡｒスパッタによるエ
ッチングで下層配線上の堆積物層を除去し、配線表面を
清浄にする方法がある。しかし、このとき、上部の層間
絶縁膜をも同時にスパッタリングすることが避けられ
ず、酸化膜系の堆積物が下層配線の表面に付着し、結果
として、上層配線との導通を妨げてしまうという問題が
あった。
【０００８】また、従来技術においては、半導体装置の
微細化が進むと、いきおいスルーホールの断面積も小さ
くなるため、スルーホール抵抗が増加し、所望の半導体
装置特性を得るのが困難になるという問題があった。こ
のような配線間抵抗を低減する方法としては、例えば、
特開平３−８２０３２号公報や特開昭６４−１１３４５
号公報に記載の技術がある。
微細化が進むと、いきおいスルーホールの断面積も小さ
くなるため、スルーホール抵抗が増加し、所望の半導体
装置特性を得るのが困難になるという問題があった。こ
のような配線間抵抗を低減する方法としては、例えば、
特開平３−８２０３２号公報や特開昭６４−１１３４５
号公報に記載の技術がある。
【０００９】上記特開平３−８２０３２号公報に記載の
技術では、下層配線パターンを高融点金属／Ａｌ合金か
ら成る積層構造とし、スルーホールのための開口形成時
に下層配線パターン内の上層の高融点金属層を除去する
ことで、上層配線パターン内のＡｌ合金層と下層配線パ
ターン内のＡｌ合金層とを直接に接触させて、スルーホ
ール部の低抵抗化を計る。しかし、この方法を用いて
も、低抵抗のアルミニウム合金相互の接触面積はスルー
ホール部の断面積で決るので、スルーホールの微細化が
進むと配線の高抵抗化は避けられない。
技術では、下層配線パターンを高融点金属／Ａｌ合金か
ら成る積層構造とし、スルーホールのための開口形成時
に下層配線パターン内の上層の高融点金属層を除去する
ことで、上層配線パターン内のＡｌ合金層と下層配線パ
ターン内のＡｌ合金層とを直接に接触させて、スルーホ
ール部の低抵抗化を計る。しかし、この方法を用いて
も、低抵抗のアルミニウム合金相互の接触面積はスルー
ホール部の断面積で決るので、スルーホールの微細化が
進むと配線の高抵抗化は避けられない。
【００１０】また、前記特開昭６４−１１３４５号公報
に記載の技術では、スルーホールのための開口形成時
に、下層配線パターンの表面を所定の深さまでエッチン
グし、下層配線パターン上の高抵抗層を除去した後に、
上層配線パターンを形成することで、スルーホール部の
低抵抗化を計る。ところが、下層配線パターンの表面を
エッチングする際にエッチング深さ（エッチング量）の
制御が困難なため、得られるスルーホール抵抗について
再現性に乏しいという問題がある。
に記載の技術では、スルーホールのための開口形成時
に、下層配線パターンの表面を所定の深さまでエッチン
グし、下層配線パターン上の高抵抗層を除去した後に、
上層配線パターンを形成することで、スルーホール部の
低抵抗化を計る。ところが、下層配線パターンの表面を
エッチングする際にエッチング深さ（エッチング量）の
制御が困難なため、得られるスルーホール抵抗について
再現性に乏しいという問題がある。
【００１１】上記に鑑み、本発明は、微細な配線パター
ンを有する多層配線構造についてもスルーホール部の低
抵抗化が容易であると共に、その信頼性も高い多層配線
構造及びその製造方法を提供することを目的とする。
ンを有する多層配線構造についてもスルーホール部の低
抵抗化が容易であると共に、その信頼性も高い多層配線
構造及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多層配線構造は、アルミニウム又はアルミ
ニウム合金から成る最上部の第１導電材料層と高融点金
属から成る第２導電材料層とを含み少なくとも２種類の
導電材料から形成される積層構造の第１の配線パターン
と、該第１の配線パターンを覆って形成される層間絶縁
膜と、該層間絶縁膜上に形成される第２の配線パターン
とを備え、前記第１の導電材料層は、前記第１の配線パ
ターンと前記第２の配線パターンとを電気的に接続する
スルーホールを収容する孔を有し、前記スルーホールが
該孔の底部で前記第２導電層に直接に接触する構造に形
成されることを特徴とする。
に、本発明の多層配線構造は、アルミニウム又はアルミ
ニウム合金から成る最上部の第１導電材料層と高融点金
属から成る第２導電材料層とを含み少なくとも２種類の
導電材料から形成される積層構造の第１の配線パターン
と、該第１の配線パターンを覆って形成される層間絶縁
膜と、該層間絶縁膜上に形成される第２の配線パターン
とを備え、前記第１の導電材料層は、前記第１の配線パ
ターンと前記第２の配線パターンとを電気的に接続する
スルーホールを収容する孔を有し、前記スルーホールが
該孔の底部で前記第２導電層に直接に接触する構造に形
成されることを特徴とする。
【００１３】また、本発明の多層配線構造の製造方法
は、最上部の層の材料がアルミニウム又はアルミニウム
合金からなり、かつ最上部以外の少なくとも１層の材料
が高融点金属からなる積層構造の第１の配線パターンを
形成する工程と、前記第１の配線パターンを覆って層間
絶縁膜を形成する工程と、前記層間絶縁膜を選択的に除
去して前記第１の配線パターン上に開口を形成する工程
と、該開口を延長し前記第１の配線パターンの少なくと
も最上部の層を除去して孔を形成する工程と、前記開口
及び孔内並びに前記層間絶縁膜上に第２の配線パターン
のための少なくとも１つの導電層を形成する工程とを有
することを特徴とする。
は、最上部の層の材料がアルミニウム又はアルミニウム
合金からなり、かつ最上部以外の少なくとも１層の材料
が高融点金属からなる積層構造の第１の配線パターンを
形成する工程と、前記第１の配線パターンを覆って層間
絶縁膜を形成する工程と、前記層間絶縁膜を選択的に除
去して前記第１の配線パターン上に開口を形成する工程
と、該開口を延長し前記第１の配線パターンの少なくと
も最上部の層を除去して孔を形成する工程と、前記開口
及び孔内並びに前記層間絶縁膜上に第２の配線パターン
のための少なくとも１つの導電層を形成する工程とを有
することを特徴とする。
【００１４】ここで、本発明の多層配線構造は、層間絶
縁膜を介して絶縁される配線層が２層以上であればよ
く、その２層の内の下層を成す第１の配線パターンが、
最上部のアルミニウム合金層と、その下部に配される、
少なくとも１層の高融点金属層とから成る積層構造であ
ればよい。
縁膜を介して絶縁される配線層が２層以上であればよ
く、その２層の内の下層を成す第１の配線パターンが、
最上部のアルミニウム合金層と、その下部に配される、
少なくとも１層の高融点金属層とから成る積層構造であ
ればよい。
【００１５】
【作用】本発明の多層配線構造及び本発明方法で製造さ
れる多層配線構造では、最上部の層がアルミニウム系合
金からなり、かつ最上部以外の１つの層が高融点金属か
らなる、少なくとも２層を含む積層構造の第１の配線パ
ターンを下層配線として用いる。したがって、スルーホ
ール部の開口を形成するための層間絶縁膜のエッチング
に続けて、例えば、第１の配線層の最上層部のアルミニ
ウム系合金膜を、フッ素を含まない塩素系ガスを用いて
エッチングできる。このように、フッ素を含まない塩素
系ガス等によるエッチングを行うと、エッチング後の
下層配線表面にアルミニウムフッ化物がほとんど生成せ
ず、また、高融点金属がストッパーとなるため、エッ
チング深さに対する制御性の良いエッチングが可能とな
る。
れる多層配線構造では、最上部の層がアルミニウム系合
金からなり、かつ最上部以外の１つの層が高融点金属か
らなる、少なくとも２層を含む積層構造の第１の配線パ
ターンを下層配線として用いる。したがって、スルーホ
ール部の開口を形成するための層間絶縁膜のエッチング
に続けて、例えば、第１の配線層の最上層部のアルミニ
ウム系合金膜を、フッ素を含まない塩素系ガスを用いて
エッチングできる。このように、フッ素を含まない塩素
系ガス等によるエッチングを行うと、エッチング後の
下層配線表面にアルミニウムフッ化物がほとんど生成せ
ず、また、高融点金属がストッパーとなるため、エッ
チング深さに対する制御性の良いエッチングが可能とな
る。
【００１６】従って、本発明では、従来技術で問題とな
っていた、アルミニウムフッ化物を主成分とする生成物
が上層−下層配線間の接触部に堆積することが避けら
れ、このため、半導体装置の信頼性低下を防ぐことがで
きる。また、従来技術では、図６（ａ）に示すように、
上層−下層配線間の接触部がスルーホール底部３０４の
みであったのに比して、本発明においては、同図（ｂ）
に示すように、スルーホール底部３０４に加え、スルー
ホール部の側壁３０５も接触部となるため、上層−下層
配線間における接触面積が増加し、半導体装置の微細化
により生ずるスルーホール部の抵抗の増加を抑えること
ができる。
っていた、アルミニウムフッ化物を主成分とする生成物
が上層−下層配線間の接触部に堆積することが避けら
れ、このため、半導体装置の信頼性低下を防ぐことがで
きる。また、従来技術では、図６（ａ）に示すように、
上層−下層配線間の接触部がスルーホール底部３０４の
みであったのに比して、本発明においては、同図（ｂ）
に示すように、スルーホール底部３０４に加え、スルー
ホール部の側壁３０５も接触部となるため、上層−下層
配線間における接触面積が増加し、半導体装置の微細化
により生ずるスルーホール部の抵抗の増加を抑えること
ができる。
【００１７】
【実施例】以下、図面を参照して本発明を更に説明す
る。 （第１の実施例）本発明の第１の実施例を図１及び図２
を参照して説明する。これらの図は、本実施例の多層配
線構造を製造する方法における各工程段階毎の断面図で
ある。まず、図１（ａ）に示すように、半導体基板１０
０上に、タングステン膜１０１をＣＶＤ法あるいはスパ
ッタ法により形成する。このタングステン膜１０１上に
Ａｌ−Ｓｉ−Ｃｕ合金膜１０２をスパッタ法により形成
し、Ａｌ−Ｓｉ−Ｃｕ膜１０２とタングステン膜１０１
から成る積層膜構造の下層配線膜を形成する。
る。 （第１の実施例）本発明の第１の実施例を図１及び図２
を参照して説明する。これらの図は、本実施例の多層配
線構造を製造する方法における各工程段階毎の断面図で
ある。まず、図１（ａ）に示すように、半導体基板１０
０上に、タングステン膜１０１をＣＶＤ法あるいはスパ
ッタ法により形成する。このタングステン膜１０１上に
Ａｌ−Ｓｉ−Ｃｕ合金膜１０２をスパッタ法により形成
し、Ａｌ−Ｓｉ−Ｃｕ膜１０２とタングステン膜１０１
から成る積層膜構造の下層配線膜を形成する。
【００１８】次に、積層膜上にフォトレジスト１０３を
塗布し、公知のフォトリソグラフィー技術および反応性
イオンエッチング（ＲＩＥ）法を用いて、図１（ｂ）に
示すように、Ａｌ−Ｓｉ−Ｃｕ膜１０５／タングステン
膜１０４からなる積層構造の下層配線パターン１０６を
形成する。
塗布し、公知のフォトリソグラフィー技術および反応性
イオンエッチング（ＲＩＥ）法を用いて、図１（ｂ）に
示すように、Ａｌ−Ｓｉ−Ｃｕ膜１０５／タングステン
膜１０４からなる積層構造の下層配線パターン１０６を
形成する。
【００１９】続いて、図１（ｃ）に示すように、下層配
線パターン１０６上に層間絶縁膜を成す二酸化シリコン
膜１０７をＣＶＤ法により形成する。次に、二酸化シリ
コン膜１０７上にフォトレジストを塗布し、公知のフォ
トリソグラフィー技術を用いて、同図（ｄ）に示すよう
に、スルーホールのためのレジストパターンを有するフ
ォトレジスト１０８を形成する。
線パターン１０６上に層間絶縁膜を成す二酸化シリコン
膜１０７をＣＶＤ法により形成する。次に、二酸化シリ
コン膜１０７上にフォトレジストを塗布し、公知のフォ
トリソグラフィー技術を用いて、同図（ｄ）に示すよう
に、スルーホールのためのレジストパターンを有するフ
ォトレジスト１０８を形成する。
【００２０】さらに、図２（ｅ）に示すように、フォト
レジスト１０８をマスクとして、二酸化シリコン膜１０
７をＲＩＥ法により選択除去し、スルーホールのための
開口を形成する。引き続き、同図（ｆ）に示すように、
フッ素を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl
2 ）を用いたＲＩＥ法により、下層配線パターン１０６
内の上層のＡｌ−Ｓｉ−Ｃｕ合金膜１０５を、その下層
のタングステン膜１０４をストッパーとして除去する。
この場合、上層−下層配線間の接触部となる下層配線パ
ターン１０６内の上層のＡｌ−Ｓｉ−Ｃｕ膜１０５の孔
の側壁１０９および下層のタングステン膜１０４の上表
面１１０には、アルミニウムフッ化物を主成分とする堆
積物がほとんど存在しないため、従来技術で見られたよ
うな接触不良のおそれはない。
レジスト１０８をマスクとして、二酸化シリコン膜１０
７をＲＩＥ法により選択除去し、スルーホールのための
開口を形成する。引き続き、同図（ｆ）に示すように、
フッ素を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl
2 ）を用いたＲＩＥ法により、下層配線パターン１０６
内の上層のＡｌ−Ｓｉ−Ｃｕ合金膜１０５を、その下層
のタングステン膜１０４をストッパーとして除去する。
この場合、上層−下層配線間の接触部となる下層配線パ
ターン１０６内の上層のＡｌ−Ｓｉ−Ｃｕ膜１０５の孔
の側壁１０９および下層のタングステン膜１０４の上表
面１１０には、アルミニウムフッ化物を主成分とする堆
積物がほとんど存在しないため、従来技術で見られたよ
うな接触不良のおそれはない。
【００２１】最後に、図２（ｇ）に示すように、フォト
レジスト１０８を除去した後、二酸化シリコン膜１０７
上にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法により形成する。
このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレジストを塗布し、
公知のリソグラフィー技術およびＲＩＥ法により、上層
配線パターン１１１を形成する。これにより、本実施例
の多層配線構造が得られる。
レジスト１０８を除去した後、二酸化シリコン膜１０７
上にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法により形成する。
このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレジストを塗布し、
公知のリソグラフィー技術およびＲＩＥ法により、上層
配線パターン１１１を形成する。これにより、本実施例
の多層配線構造が得られる。
【００２２】（第２の実施例）つぎに、本発明の第２の
実施例の多層配線構造及びその製造方法を図１〜図３を
参照して説明する。本実施例の製造方法の工程は、途中
の工程までは第１の実施例と同様である。即ち、本実施
例の多層配線構造は、図１（ａ）〜（ｄ）及び図２
（ｅ）で示される段階までは、第１の実施例の多層配線
構造と全く同様な工程で製造される。
実施例の多層配線構造及びその製造方法を図１〜図３を
参照して説明する。本実施例の製造方法の工程は、途中
の工程までは第１の実施例と同様である。即ち、本実施
例の多層配線構造は、図１（ａ）〜（ｄ）及び図２
（ｅ）で示される段階までは、第１の実施例の多層配線
構造と全く同様な工程で製造される。
【００２３】第１の実施例の多層配線構造では、図２
（ｆ）の工程段階で、下層配線パターンの最上部のＡｌ
−Ｓｉ−Ｃｕ膜１０５をエッチングする際に、スルーホ
ールのための開口部のエッチング時に使用したフォトレ
ジスト１０８をマスクとして用いる。しかし、第２の実
施例の多層配線構造では、スルーホールのための開口の
エッチング後に、酸素プラズマによるドライアッシング
処理または有機溶剤によるウェット処理により、図３
（ｈ）に示すように、フォトレジスト１０８を除去す
る。
（ｆ）の工程段階で、下層配線パターンの最上部のＡｌ
−Ｓｉ−Ｃｕ膜１０５をエッチングする際に、スルーホ
ールのための開口部のエッチング時に使用したフォトレ
ジスト１０８をマスクとして用いる。しかし、第２の実
施例の多層配線構造では、スルーホールのための開口の
エッチング後に、酸素プラズマによるドライアッシング
処理または有機溶剤によるウェット処理により、図３
（ｈ）に示すように、フォトレジスト１０８を除去す
る。
【００２４】続いて、図３（ｉ）に示すように、二酸化
シリコン膜１０７をマスクとして、下層配線パターン１
０６内の最上部のＡｌ−Ｓｉ−Ｃｕ膜１０５を、フッ素
を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl2 ）を用
いたＲＩＥ法によりエッチングすることで、Ａl−Ｓi−
Ｃｕ膜に孔を形成する。
シリコン膜１０７をマスクとして、下層配線パターン１
０６内の最上部のＡｌ−Ｓｉ−Ｃｕ膜１０５を、フッ素
を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl2 ）を用
いたＲＩＥ法によりエッチングすることで、Ａl−Ｓi−
Ｃｕ膜に孔を形成する。
【００２５】次に、二酸化シリコン膜１０７上及び形成
された開口部内にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法によ
り形成し、次いで、このＡｌ−Ｓｉ−Ｃｕ膜上にフォト
レジストを塗布し、公知のリソグラフィー技術およびＲ
ＩＥ法により、図２（ｇ）に示すＡｌ−Ｓｉ−Ｃｕ膜か
ら成る上層配線パターン１１１を形成することで、最終
的に多層配線構造が得られる。
された開口部内にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法によ
り形成し、次いで、このＡｌ−Ｓｉ−Ｃｕ膜上にフォト
レジストを塗布し、公知のリソグラフィー技術およびＲ
ＩＥ法により、図２（ｇ）に示すＡｌ−Ｓｉ−Ｃｕ膜か
ら成る上層配線パターン１１１を形成することで、最終
的に多層配線構造が得られる。
【００２６】図７は、上記第２の実施例の作用を説明す
るための、例えば第１の実施例の多層配線構造の断面図
である。図７（ａ）に示すように、第１の実施例におけ
る層間絶縁膜４０３をエッチングする時のプロセス条件
（エッチングガス、処理圧力、高周波電力など）によっ
ては、エッチングガス（ＣＦ4 、ＣＨＦ3 など）および
フォトレジスト中の炭素に起因するフロロカーボン系の
堆積物４０５が、層間絶縁膜４０３をエッチングして得
られた開口部の内壁に厚く付着する。
るための、例えば第１の実施例の多層配線構造の断面図
である。図７（ａ）に示すように、第１の実施例におけ
る層間絶縁膜４０３をエッチングする時のプロセス条件
（エッチングガス、処理圧力、高周波電力など）によっ
ては、エッチングガス（ＣＦ4 、ＣＨＦ3 など）および
フォトレジスト中の炭素に起因するフロロカーボン系の
堆積物４０５が、層間絶縁膜４０３をエッチングして得
られた開口部の内壁に厚く付着する。
【００２７】上記のような状態で、続けて下層配線パタ
ーンの最上部のアルミニウム合金層４０２を塩素系ガス
でエッチングすると、図７（ｂ）に示すように、開口部
の内壁には、フロロカーボン系堆積物に加えて、アルミ
ニウムの塩化物やフォトレジストから出される炭素の堆
積物が付着し、さらに強固な堆積物４０６が形成され
る。その結果、続けて行う酸素プラズマによるドライア
ッシング処理や有機溶剤によるウェット処理によるフォ
トレジスト除去工程において、これらの堆積物４０６は
除去困難となり、例えば図７（ｃ）に示すように、堆積
物の残渣４０７がスルーホール開口部内及びその上部に
残される。このような堆積物の残渣４０７は、上層配線
膜形成の際にパーティクル発生の原因となり得るため、
半導体装置の信頼性や生産性の低下を引き起こす。
ーンの最上部のアルミニウム合金層４０２を塩素系ガス
でエッチングすると、図７（ｂ）に示すように、開口部
の内壁には、フロロカーボン系堆積物に加えて、アルミ
ニウムの塩化物やフォトレジストから出される炭素の堆
積物が付着し、さらに強固な堆積物４０６が形成され
る。その結果、続けて行う酸素プラズマによるドライア
ッシング処理や有機溶剤によるウェット処理によるフォ
トレジスト除去工程において、これらの堆積物４０６は
除去困難となり、例えば図７（ｃ）に示すように、堆積
物の残渣４０７がスルーホール開口部内及びその上部に
残される。このような堆積物の残渣４０７は、上層配線
膜形成の際にパーティクル発生の原因となり得るため、
半導体装置の信頼性や生産性の低下を引き起こす。
【００２８】しかし、上記第２の実施例においては、ス
ルーホール開口のための層間絶縁膜のエッチング後に、
一旦、酸素プラズマによるドライアッシング処理や有機
溶剤によるウェット処理により、フォトレジストおよび
フロロカーボン系の堆積物を除去し、その後、層間絶縁
膜をマスクとして下層配線パターンの最上部のアルミニ
ウム合金層をエッチングするため、前述のような強固な
堆積物４０７は発生せず、スルーホール開口部での堆積
物の残渣を防ぐことができる。
ルーホール開口のための層間絶縁膜のエッチング後に、
一旦、酸素プラズマによるドライアッシング処理や有機
溶剤によるウェット処理により、フォトレジストおよび
フロロカーボン系の堆積物を除去し、その後、層間絶縁
膜をマスクとして下層配線パターンの最上部のアルミニ
ウム合金層をエッチングするため、前述のような強固な
堆積物４０７は発生せず、スルーホール開口部での堆積
物の残渣を防ぐことができる。
【００２９】上記各実施例の多層配線構造の製造方法に
よれば、下層の配線パターンに、最上部のアルミニウム
合金層と下部の高融点金属層とから成る積層構造を採用
し、スルーホール形成のための層間絶縁膜エッチングの
後に、下層の配線パターン内の上部のアルミニウム合金
を、フッ素を含まない塩素系ガスでエッチングする構成
を採用する。これにより、下層の配線パターンでのアル
ミニウムフッ化物を主成分とする生成物の堆積を防止す
ることができるため、上層−下層配線パターン間のスル
ーホール部での接触不良による半導体装置の信頼性低下
を防ぐことができる。
よれば、下層の配線パターンに、最上部のアルミニウム
合金層と下部の高融点金属層とから成る積層構造を採用
し、スルーホール形成のための層間絶縁膜エッチングの
後に、下層の配線パターン内の上部のアルミニウム合金
を、フッ素を含まない塩素系ガスでエッチングする構成
を採用する。これにより、下層の配線パターンでのアル
ミニウムフッ化物を主成分とする生成物の堆積を防止す
ることができるため、上層−下層配線パターン間のスル
ーホール部での接触不良による半導体装置の信頼性低下
を防ぐことができる。
【００３０】また、上層−下層配線パターン間の接触面
として、スルーホール底部に加え、スルーホール側壁を
も利用できるため、上層−下層配線パターン間の接触面
積が増加し、特に微細な配線パターンについても、スル
ーホール抵抗を低減することが可能となる。このため、
半導体装置の高速作動を可能にする。
として、スルーホール底部に加え、スルーホール側壁を
も利用できるため、上層−下層配線パターン間の接触面
積が増加し、特に微細な配線パターンについても、スル
ーホール抵抗を低減することが可能となる。このため、
半導体装置の高速作動を可能にする。
【００３１】なお、上記各実施例の記述は、何れも例示
を目的としてなされたものであり、上記各実施例から種
々の修正及び変更を施した多層配線構造及びその製造方
法も、本発明の範囲に含まれる。例えば、アルミニウム
合金層と高融点金属層との間、或いは、高融点金属の下
層に別の導電材料層を形成することが出来る。また、配
線パターンとしては、２層以上の多層構造が採用でき
る。
を目的としてなされたものであり、上記各実施例から種
々の修正及び変更を施した多層配線構造及びその製造方
法も、本発明の範囲に含まれる。例えば、アルミニウム
合金層と高融点金属層との間、或いは、高融点金属の下
層に別の導電材料層を形成することが出来る。また、配
線パターンとしては、２層以上の多層構造が採用でき
る。
【００３２】
【発明の効果】以上説明したように、本発明の多層配線
構造及び本発明方法により製造される多層配線構造によ
ると、スルーホール部にフッ化アルミニウム等の生成物
の堆積が抑えられ、スルーホール部の導通が良好になる
ので、本発明は、半導体装置の信頼性の向上及びその高
速化を容易にした顕著な効果を奏する。
構造及び本発明方法により製造される多層配線構造によ
ると、スルーホール部にフッ化アルミニウム等の生成物
の堆積が抑えられ、スルーホール部の導通が良好になる
ので、本発明は、半導体装置の信頼性の向上及びその高
速化を容易にした顕著な効果を奏する。
【図１】（ａ）〜（ｄ）は夫々、本発明の第１および第
２の実施例の多層配線構造の製造工程段階毎の断面図。
２の実施例の多層配線構造の製造工程段階毎の断面図。
【図２】（ｅ）〜（ｇ）は夫々、本発明の第１および第
２の実施例の多層配線構造の製造工程段階毎の断面図。
２の実施例の多層配線構造の製造工程段階毎の断面図。
【図３】（ｈ）及び（i）は夫々、本発明の第２の実施
例の多層配線構造の製造工程段階毎の断面図。
例の多層配線構造の製造工程段階毎の断面図。
【図４】（ａ）〜（ｄ）は夫々、従来技術を示す多層配
線構造の工程段階毎の断面図。
線構造の工程段階毎の断面図。
【図５】（ｅ）及び（ｆ）は夫々、従来技術を示す多層
配線構造の工程段階毎の断面図。
配線構造の工程段階毎の断面図。
【図６】（ａ）及び（ｂ）は夫々、本発明の効果を説明
するための、従来及び本発明の一実施例の多層配線構造
の模式的斜視図。
するための、従来及び本発明の一実施例の多層配線構造
の模式的斜視図。
【図７】本発明の第２の実施例の多層配線構造の作用を
説明するための、多層配線構造の工程段階毎の断面図。
説明するための、多層配線構造の工程段階毎の断面図。
１００ 半導体基板 １０１ タングステン膜 １０２ Ａl−Ｓi−Ｃu合金膜 １０３ フォトレジスト １０４ タングステン層 １０５ Ａl−Ｓi−Ｃu層 １０６ Ａl−Ｓi−Ｃu／タングステン積層構造の下層
配線パターン １０７ 二酸化シリコン膜（層間絶縁膜） １０８ フォトレジスト １０９ 孔側壁 １１０ タングステン層の表面 １１１ Ａl−Ｓi−Ｃu（上層配線）パターン ２００ 半導体基板 ２０１ アルミニウム合金膜 ２０２ フォトレジスト ２０３ 下層配線パターン ２０４ 層間絶縁膜 ２０５ フォトレジスト ２０６ 上層配線パターン ３００ 半導体基板 ３０１ 下層配線パターン ３０２ 層間絶縁膜 ３０３ 上層配線パターン ３０４ 下層配線表面 ３０５ 側壁 ３１０ 高融点金属層 ３１１ アルミニウム合金膜 ４００ 半導体基板 ４０１ タングステン層 ４０２ アルミニウム合金層 ４０３ 二酸化シリコン膜 ４０４ フォトレジスト ４０５ 堆積物 ４０６ 堆積物 ４０７ 堆積物の残渣
配線パターン １０７ 二酸化シリコン膜（層間絶縁膜） １０８ フォトレジスト １０９ 孔側壁 １１０ タングステン層の表面 １１１ Ａl−Ｓi−Ｃu（上層配線）パターン ２００ 半導体基板 ２０１ アルミニウム合金膜 ２０２ フォトレジスト ２０３ 下層配線パターン ２０４ 層間絶縁膜 ２０５ フォトレジスト ２０６ 上層配線パターン ３００ 半導体基板 ３０１ 下層配線パターン ３０２ 層間絶縁膜 ３０３ 上層配線パターン ３０４ 下層配線表面 ３０５ 側壁 ３１０ 高融点金属層 ３１１ アルミニウム合金膜 ４００ 半導体基板 ４０１ タングステン層 ４０２ アルミニウム合金層 ４０３ 二酸化シリコン膜 ４０４ フォトレジスト ４０５ 堆積物 ４０６ 堆積物 ４０７ 堆積物の残渣
Claims (2)
- 【請求項１】 アルミニウム又はアルミニウム合金から
成る最上部の第１導電材料層と高融点金属から成る第２
導電材料層とを含み少なくとも２種類の導電材料から形
成される積層構造の第１の配線パターンと、該第１の配
線パターンを覆って形成される層間絶縁膜と、該層間絶
縁膜上に形成される第２の配線パターンとを備え、前記
第１の導電材料層は、前記第１の配線パターンと前記第
２の配線パターンとを電気的に接続するスルーホールを
収容する孔を有し、前記スルーホールが該孔の底部で前
記第２導電層に直接に接触する構造に形成されることを
特徴とする多層配線構造。 - 【請求項２】 最上部の層の材料がアルミニウム又はア
ルミニウム合金からなり、かつ最上部以外の少なくとも
１層の材料が高融点金属からなる積層構造の第１の配線
パターンを形成する工程と、前記第１の配線パターンを
覆って層間絶縁膜を形成する工程と、前記層間絶縁膜を
選択的に除去して前記第１の配線パターン上に開口を形
成する工程と、該開口を延長し前記第１の配線パターン
の少なくとも最上部の層を除去して孔を形成する工程
と、前記開口及び孔内並びに前記層間絶縁膜上に第２の
配線パターンのための少なくとも１つの導電層を形成す
る工程とを有することを特徴とする多層配線構造の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05327204A JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05327204A JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183378A true JPH07183378A (ja) | 1995-07-21 |
| JP3135020B2 JP3135020B2 (ja) | 2001-02-13 |
Family
ID=18196483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05327204A Expired - Fee Related JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135020B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596898B1 (ko) * | 1999-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택 형성방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6411345A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Industrial Co Ltd | Formation of contact between interconnections |
| JPH0228956A (ja) * | 1988-07-19 | 1990-01-31 | Sony Corp | 半導体集積回路装置 |
| JPH0529470A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線の形成方法 |
| JPH05129447A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-12-24 JP JP05327204A patent/JP3135020B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6411345A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Industrial Co Ltd | Formation of contact between interconnections |
| JPH0228956A (ja) * | 1988-07-19 | 1990-01-31 | Sony Corp | 半導体集積回路装置 |
| JPH0529470A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線の形成方法 |
| JPH05129447A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596898B1 (ko) * | 1999-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3135020B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100201035B1 (ko) | 자동 정렬 야금술 | |
| JPH11191676A (ja) | 耐熱金属ライナを有する銅スタッドによる相互接続構造 | |
| US5933756A (en) | Fabrication process of a semiconductor device having a multilayered interconnection structure | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
| US6359329B1 (en) | Embedded wiring structure and method for forming the same | |
| US20070042600A1 (en) | Method for fabricating semiconductor device | |
| JP2000269325A (ja) | 半導体装置およびその製造方法 | |
| JP2917940B2 (ja) | 半導体装置の製造方法 | |
| JPH07183378A (ja) | 多層配線構造及びその製造方法 | |
| JPH07201826A (ja) | ドライエッチング方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH09283623A (ja) | 半導体装置及びその製造方法 | |
| KR100467810B1 (ko) | 반도체 소자 제조 방법 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100373706B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| KR20050058077A (ko) | 반도체 소자의 플러그 형성 방법 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003174085A (ja) | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JP2001015494A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JP2004055986A (ja) | 半導体装置の製造方法及びその半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |
|
| LAPS | Cancellation because of no payment of annual fees |