JPH11168331A

JPH11168331A - 交流結合バッファ回路

Info

Publication number: JPH11168331A
Application number: JP9350247A
Authority: JP
Inventors: Mototsugu Sakai; 元次酒井
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1997-12-05
Filing date: 1997-12-05
Publication date: 1999-06-22
Anticipated expiration: 2017-12-05
Also published as: JP3795648B2

Abstract

(57)【要約】【課題】オフセットの無い出力信号を得る。【解決手段】トランジスタ３のベース電流は、カレン
トミラー回路を構成するトランジスタ４により、トラン
ジスタ７のベース電流は、カレントミラー回路を構成す
るトランジスタ８により、それぞれ供給されると共に、
トランジスタ３のベースには、トランジスタ２のエミッ
タが接続されており、トランジスタ２のベースには、交
流入力信号が印加されるようになっていると共に、トラ
ンジスタ１により所定の直流電位とされている。一方、
トランジスタ７のベースには、トランジスタ６のエミッ
タが接続され、このトランジスタ６は、コクレタがアー
スに接続される一方、ベース電位がトランジスタ５によ
り、トランジスタ２のベースと同電位とされており、そ
の結果、トランジスタ３，７のエミッタは、同電位に保
持され、オフセットの無い交流結合バッファ回路が実現
されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆる交流結合
バッファ回路に係り、特に、出力特性の改善を図ったも
のに関する。

【０００２】

【従来の技術】いわゆる交流結合バッファ回路は、例え
ば、光センサの検出信号を電流・電圧変換して増幅出力
する電流・電圧変換増幅器の出力を、差動増幅器により
増幅する際、その電流・電圧変換増幅器と差動増幅器と
の間に設けられ、太陽光等の直流成分による電流・電圧
変換増幅器の出力電位の変動を、この交流結合バッファ
回路により吸収し、差動増幅器へは交流成分の変化のみ
を伝達するため等に用いられる。

【０００３】図２は、このような従来の交流結合バッフ
ァ回路の一回路構成例が示されており、以下、同図を参
照しつつ、その構成等について概括的に説明する。この
交流結合バッファ回路は、いわゆる交流結合のためのコ
ンデンサＣ1を介して図示されない前段からの交流入力
信号が入力されるようになっており、終段の第１０及び
第１２のトランジスタ（Ｑ10）,（Ｑ12）により緩衝増
幅され、それぞれのエミッタから出力１，出力２として
出力信号が次段へ入力されるようになっているものであ
る。

【０００４】第１０のトランジスタ（Ｑ10）のベースに
は、いわゆるダイオード接続された第９のトランジスタ
（Ｑ９）を介してカレントミラー回路を構成する第６の
トランジスタ（Ｑ６）によるバイアス電流Ｉ_b10の供給
がなされるようになっている。そして、このカレントミ
ラー回路を構成する第５及び第６のトランジスタ（Ｑ
５）,（Ｑ６）の電流は、微小電流源ＣＳの出力電流Ｉs
が第１及び第２のトランジスタ（Ｑ１）,（Ｑ２）によ
るカレントミラー回路を介して第４のトランジスタ（Ｑ
４）のエミッタ電流として供給され、さらに、そのエミ
ッタ電流の（１／ｈ_fe）倍された電流が供給されるよう
になっている。

【０００５】また、第１２のトランジスタ（Ｑ12）のベ
ースにも、いわゆるダイオード接続された第８のトラン
ジスタ（Ｑ８）を介して、カレントミラー回路を構成す
る第６のトランジスタ（Ｑ６）によるバイアス電流Ｉ
_b12の供給がなされるようになっている。

【０００６】かかる構成において、第１０のトランジス
タ（Ｑ10）のエミッタからの出力１と、第１２のトラン
ジスタ（Ｑ12）のエミッタからの出力２の、それぞれの
直流電位は、第１２のトランジスタ（Ｑ12）のベースに
接続された直流バイアス電源ＤＣbの電圧と、第８及び
第９のトランジスタ（Ｑ８）,（Ｑ９）のベース・エミ
ッタ間電圧と、第１０及び第１２のトランジスタ（Ｑ1
0）,（Ｑ12）のベース・エミッタ間電圧とで決定される
ものであり、特に、Ｖ_BE8＝Ｖ_BE9及びＶ_BE10＝Ｖ_BE12が
成立した場合には、いわゆるオフセットの無い同一電位
となる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来回路の場合、実際には次述するような理由によ
り、オフセットが生ずるという問題がある。すなわち、
直流バイアス電源ＤＣbに、バイアス電流Ｉbiasが流入
するために、第８及び第９のトランジスタ（Ｑ８）,
（Ｑ９）のそれぞれのコレクタ電流Ｉ_C8,Ｉ_C9が同一と
ならず、数ｎＡ程度の電流差が生じ、その結果、２つの
出力１,２間には、ΔＶ_BE＝Ｖt×ｌｎ（Ｉ_C9／Ｉ_C8）と
して表されるオフセットが生ずる。なお、ここで、Ｖt
は、いわゆる熱電圧、ｌｎは、自然対数である。

【０００８】そして、上述した回路においては、Ｉ_b10
＝Ｉ_b12、Ｉ_C8＝Ｉ_b12＋Ｉbias及びＩ_C8＝Ｉ_C9が成立し
ているため、先のオフセット電圧ΔＶ_BEは、ΔＶ_BE＞０
となる。例えば、先の回路例において、Ｃ1＝３０ｐＦ
とし、カットオフ周波数を１０ＫＨｚとするため、入力
インピーダンスを５３０ＫΩと設定した場合、Ｖcc＝５
Ｖ、直流バイアス電源によるバイアス電圧を３ｖとする
と、オフセット電圧ΔＶ_BEは、約５ｍｖ程度となり、扱
う信号によっては、決して無視できない大きさである。

【０００９】本発明は、上記実状に鑑みてなされたもの
で、オフセットの無い、出力信号を得ることのできる交
流結合バッファ回路を提供するものである。

【００１０】

【課題を解決するための手段】請求項１記載の発明に係
る交流結合バッファ回路は、エミッタホロワによる終段
を構成する第１の終段トランジスタと、エミッタホロワ
による終段を構成する第２の終段トランジスタとを具備
し、前記第１の終段トランジスタのエミッタ側から第１
の出力信号が、前記第２の終段トランジスタのエミッタ
側から第２の出力信号が、それぞれ得られるよう構成さ
れてなる交流結合バッファ回路であって、前記第１の終
段トランジスタのベースには、所定電流を供給する第１
のカレントミラー回路が接続されると共に、ベース電位
が所定の直流電圧に保持され、かつ、ベースに結合コン
デンサを介して交流入力信号が印加されるようコレクタ
接地された第１の入力段トランジスタのエミッタが接続
され、前記第２の終段トランジスタのベースには、所定
電流を供給する前記第１のカレントミラー回路が接続さ
れると共に、ベース電位が所定の直流電圧に保持される
ようコレクタ接地された第２の入力段トランジスタのエ
ミッタが接続され、前記第１及び第２の終段トランジス
タのエミッタには、同一の電流を供給する第２のカレン
トミラー回路が接続され、前記第１及び第２のカレント
ミラー回路は、同一の定電流源からの電流が流入される
よう構成されてなるものである。

【００１１】かかる構成においては、第１及び第２の終
段トランジスタのベースに、カレントミラー回路を用い
て同一のベースバイアス電流が供給されるよう構成され
ると共に、第１の終段トランジスタのベースには、結合
コンデンサを介して交流信号が印加されるようにされる
一方、第１の入力段トランジスタのエミッタが接続され
る。そして、この第１の入力段トランジスタは、ベース
が所定電圧とされており、コレクタはアース接続された
ものとなっている。また、第２の終段トランジスタのベ
ースには、コレクタがアースされた第２の入力段トラン
ジスタのエミッタが接続され、この第２の入力段トラン
ジスタのベース電位は、先の第１の入力段トランジスタ
と同一の所定電位に保持されたものとなっている。その
ため、第１及び第２の終段トランジスタのベース電位
は、同一となり、それ故、それぞれのエミッタも同一電
位となり、従来と異なり、オフセットの無い出力状態
で、次段に接続される差動増幅器へ対して直流結合が可
能となるものである。

【００１２】特に、第１の入力段トランジスタのベース
には、第１のバイアス設定用トランジスタのエミッタ
が、第２の入力段トランジスタのベースには、第２のバ
イアス設定用トランジスタのエミッタがそれぞれ接続さ
れ、前記第１及び第２のバイアス設定用トランジスタの
各々のコレクタは、共に接地される一方、各々のベース
は相互に接続されて所定の直流電圧が印加されるよう構
成され、前記第１及び第２の入力段トランジスタのベー
スが同一の直流電位に保持されるよう構成されてなるも
のが好適である。

【００１３】かかる構成においては、第１及び第２のバ
イアス設定用トランジスタとしてその特性が同一のもの
を用いることで、第１及び第２の入力段トランジスタの
ベース電位を容易に同一とする結果を得ることができる
ものである。

【００１４】また、第１のカレントミラー回路は、ダイ
オード接続されたトランジスタと、このダイオード接続
されたトランジスタとベースが相互に接続された２つの
トランジスタとを具備してなり、前記ダイオード接続さ
れたトランジスタのエミッタは、電源ラインに、コレク
タは、定電流源の一端に、それぞれ接続される一方、前
記２つのトランジスタは、各々のエミッタがそれぞれ抵
抗器を介して電源ラインに接続され、前記２つのトラン
ジスタの内、一方のトランジスタのコレクタは、第１の
終段トランジスタのベースへ、他方のトランジスタのコ
レクタは、第２の終段トランンジスタのベースへ、それ
ぞれ接続されてなり、第２のカレントミラー回路は、ダ
イオード接続されたトランジスタと、このダイオード接
続されたトランジスタとベースが相互に接続された２つ
のトランジスタとを具備してなり、前記第２のカレント
ミラー回路のダイオード接続されたトランジスタのコレ
クタは、前記定電流源の他端に、エミッタは、アース
に、それぞれ接続される一方、前記第２のカレントミラ
ー回路の２つのトランジスタは、各々のエミッタがアー
スに接続される一方、一方のトランジスタのコレクタ
は、第１の終段トランジスタのエミッタに、他方のトラ
ンジスタのコレクタは、第２の終段トランジスタのエミ
ッタに、それぞれ接続されてなるよう構成されたものが
好適である。

【００１５】かかる構成においては、特に、第２のカレ
ントミラー回路に対して、ベース電流補償用トランジス
タを付加する構成とすると、より好適である。すなわ
ち、第２のカレントミラー回路のダイオード接続された
トランジスタのベースに、ベース電流補償用トランジス
タのエミッタを、ダイオード接続されたトランジスタの
コレクタに、ベース電流補償用トランジスタのベース
を、それぞれ接続する一方、ベース電流補償用トランジ
スタのコレクタを電源ラインに接続したものとするのが
好適である。これにより、カレントミラー回路による安
定した電流供給が行え、ひいては、出力特性のさらなる
安定化が図られることとなるものである。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を参照しつつ説明する。なお、以下に説明する
部材、配置等は本発明を限定するものではなく、本発明
の趣旨の範囲内で種々改変することができるものであ
る。最初に、回路構成について説明すれば、この交流結
合バッファ回路は、第１の出力端子２３から第１の出力
信号を得るための第１の増幅回路部３０と、第２の出力
端子２４から第２の出力信号を得るための第２の増幅回
路部３１とに大別されてなり、両者は基本的な構成が同
一のもの、すなわち、換言すれば、いわゆるコンプリメ
ンタリな回路構成を有するものとなっている。

【００１７】すなわち、第１の増幅回路部３０は、第１
の終段トランジスタとしてのｎｐｎ形の第３のトランジ
スタ（図１においては「Ｑ３」と表記）３を有してな
り、そのコレクタは電源電圧Ｖccが供給される電源ライ
ンに接続される一方、そのエミッタは、第１の出力端子
２３に接続されると共に、後述する第９のトランジスタ
（図１においては「Ｑ９」と表記）９と共にいわゆる第
２のカレントミラー回路を構成するｎｐｎ形の第１２の
トランジスタ（図１においては「Ｑ12」と表記）１２の
コレクタに接続されており、この第３のトランジスタ３
は、いわゆるエミッタホロワを構成するものとなってい
る。

【００１８】そして、第３のトランジスタ３のベースに
は、後述する第１１のトランジスタ（図１においては
「Ｑ11」と表記）１１と共に第１のカレントミラー回路
を構成するｐｎｐ形の第４のトランジスタ（図１におい
ては「Ｑ４」と表記）４のコレクタが接続されると共
に、ｐｎｐ形の第２のトランジスタ（図１においては
「Ｑ２」と表記）２のエミッタが接続されている。

【００１９】第１の入力段トランジスタとしての第２の
トランジスタ２は、そのコレクタがいわゆる回路アース
（図１においては「ＡＧＮＤ」と表記）に接続される一
方、そのベースには、結合コンデンサ（図１においては
「Ｃ１」と表記）１５を介して交流入力信号が印加され
るようになっている。また、この第２のトランジスタ２
のベースには、第１のバイアス設定用トランジスタとし
てのｐｎｐ形の第１のトランジスタ（図１においては
「Ｑ１」と表記）１のエミッタが接続されている。そし
て、この第１のトランジスタ１のコレクタは、回路アー
スに接続される一方、ベースは、電源ラインと回路アー
スとの間に直列接続された第１及び第２の抵抗器（図１
においては、それぞれ「Ｒ１」、「Ｒ２」と表記）１
６，１７の相互の接続点に接続されており、これによっ
て、第２のトランジスタ２のベースは、後述するように
所定の直流バイアス電圧に保持されるようになってい
る。

【００２０】一方、ｐｎｐ形の第１１のトランジスタ１
１は、第４のトランジスタ４及びｐｎｐ形の第８のトラ
ンジスタ（図１においては「Ｑ８」と表記）８と共に、
いわゆる第１のカレントミラー回路を構成するものとな
っている。すなわち、第１１のトランジスタ１１のベー
スとコレクタとは、相互に接続されると共に、第４及び
第８のトランジスタ４，８のベースに接続される一方、
第１１のトランジスタ１１のエミッタは、電源ラインに
接続されている。また、第４のトランジスタ４のエミッ
タは、第３の抵抗器（図１においては「Ｒ３」と表記）
１８を介して、第８のトランジスタ８は、第４の抵抗器
（図１においては「Ｒ４」と表記）１９を介して、共に
電源ラインへ接続されている。

【００２１】さらに、第１１のトランジスタ１１のコレ
クタは、定電流源２２の一端に接続されており、この定
電流源２２の他端は、エミッタが回路アースに接続され
たｎｐｎ形の第９のトランジスタ９のコレクタに接続さ
れている。この第９のトラジンスタ９は、第１２のトラ
ンジスタ１２及びｎｐｎ形の第１３のトランジスタ（図
１においては「Ｑ13」と表記）１３と共に、第２のカレ
ントミラー回路を構成するようになっているもので、そ
のベースは、第１２及び第１３のトランジスタ１２，１
３のベースと接続されており、これら第１２及び第１３
のトランジスタ１２，１３のエミッタは、共に回路アー
スに接続されている。

【００２２】また、第９のトランジスタ９のベースに
は、ベース電流補償用トランジスタとしてのｎｐｎ形の
第１０のトランジスタ（図１においては「Ｑ10」と表
記）１０のエミッタが、第９のトランジスタ９のコレク
タには、第１０のトランジスタ１０のベースが、それぞ
れ接続されると共に、第１０のトランジスタ１０のコレ
クタは、電源ラインに接続されて、第９、第１２及び第
１３のトランジスタ９，１２，１３のいわゆるベース電
流の補償がこの第１０のトランジスタ１０によりなされ
るようになっている。

【００２３】一方、第２の増幅回路部３１は、第２の終
段トランジスタとしてのｎｐｎ形の第７のトランジスタ
（図１においては「Ｑ７」と表記）７を有してなり、そ
のコレクタは電源電圧Ｖccが供給される電源ラインに接
続される一方、そのエミッタは、第２の出力端子２４に
接続されると共に、第１３のトランジスタ１３のコレク
タに接続されており、この第７のトランジスタ７は、い
わゆるエミッタホロワを構成するものとなっている。

【００２４】そして、第７のトランジスタ７のベースに
は、ｐｎｐ形の第８のトランジスタ８のコレクタが接続
されると共に、ｐｎｐ形の第６のトランジスタ（図１に
おいては「Ｑ６」と表記）２のエミッタが接続されてい
る。第２の入力段トランジスタとしての第６のトランジ
スタ６は、そのコレクタがいわゆる回路アースに接続さ
れる一方、そのベースには、第２のバイアス設定用トラ
ンジスタとしてのｐｎｐ形の第５のトランジスタ（図１
においては「Ｑ５」と表記）５のエミッタが接続されて
おり、この第５のトランジスタ５のベースは、先の第１
及び第２の抵抗器１６，１７の相互の接続点に第１のト
ランジスタ１のベースと共に接続される一方、コレクタ
は、回路アースに接続されている。

【００２５】そして、上記構成の交流結合バッファ回路
の後段には、非反転増幅回路３２が直流結合されてい
る。すなわち、非反転増幅回路３２は、演算増幅器２５
を用いてなり、その非反転入力端子に交流結合バッファ
回路の第１の出力端子２３が、反転入力端子に第２の出
力端子２４が第５の抵抗器（図１においては「Ｒ５」と
表記）２０を介して、それぞれ接続される一方、演算増
幅器２５の非反転入力端子と出力端子との間には、帰還
用の第６の抵抗器（図１においては「Ｒ６」と表記）２
１が接続されている。

【００２６】上記構成の交流結合バッファ回路は、実際
には、いわゆるＩＣ化されるのが好適で、このため、結
合コンデンサ１５は、ＩＣ内蔵可能な容量値が選択され
る必要がある。例えば、具体的には、１０ｐＦ程度が好
適である。また、他の構成要素であるトランジスタ、抵
抗もＩＣ化のため、公知・周知のいわゆる半導体技術に
より実現されるものである。

【００２７】次に、上記構成における動作について主要
部における解析的な説明と共に説明する。最初に、第１
及び第２の出力端子２３，２４における出力電位につい
て説明すれば、次述するようになる。まず、第１の出力
端子２３の電位については、以下のように導かれる。第
２のトランジスタ２のベース電位について見れば、第１
のトランジスタ１のベースが第１及び第２の抵抗器１
６，１７の相互の接続点に接続されており、この接続点
には、これら第１及び第２の抵抗器１６，１７による電
源電圧Ｖccのいわゆる分圧電圧が生ずることから、第２
のトランジスタ２のベース電位は、第１のトランジスタ
１のベース電位、すなわち、上述の分圧電圧より第１の
トランジスタ１のベース・エミッタ間電圧Ｖ_BE1だけ高
い電位となる。

【００２８】そして、第３のトランジスタ３には、第２
のトランジスタ２のエミッタが接続されており、この第
３のトランジスタ３のエミッタに第１の出力端子２３が
接続されていることから、第１の出力端子２３における
電位は、第２のトランジスタ２のベース電位に第２のト
ランジスタ２のベース・エミッタ間電圧Ｖ_BE2を加え、
さらに、第３のトランジスタ３のベース・エミッタ間電
圧Ｖ_BE3だけ差し引いたものとなる。

【００２９】一方、第２の出力端子２４の電位について
は、以下のように導かれる。まず、第６のトランジスタ
６のベース電位について考えると、第５のトランジスタ
５のエミッタが接続される一方、この第５のトランジス
タ５のベースは、第１のトランジスタ１と共に、第１及
び第２の抵抗器１６，１７の相互の接続点に接続されて
いることから、第６のトランジスタ６のベース電位は、
先の第１及び第２の抵抗器１６，１７による分圧電圧よ
り第５のトランジスタ５のベース・エミッタ間電圧Ｖ
_BE5だけ高い電位となる。

【００３０】そして、第６のトランジスタ６のエミッタ
が第７のトランジスタ７のベースに接続され、第７のト
ランジスタ７のエミッタに第２の出力端子２４が接続さ
れていることから、第２の出力端子２４の電位は、第６
のトランジスタ６のベース電位に第６のトランジスタ６
のベース・エミッタ間電圧Ｖ_BE6を加え、さらに、第７
のトランジスタ７のベース・エミッタ間電圧Ｖ_BE7を差
し引いたものとなる。

【００３１】ところで、この回路がＩＣ化されたもの
で、各トランジスタが十分にいわゆるペア性を配慮して
レイアウトされたものとすると、各々のベース・エミッ
タ間電圧Ｖ_BEが相等しいものとすることができる。ま
た、定電流源２２により電流供給を受ける第４、第８及
び第１１のトランジスタ４，８，１１により構成される
カレントミラー回路において、第４及び第８のトランジ
スタ４，８のコレクタ電流が等しく、さらに、同じく定
電流源２２により電流供給を受ける第９、第１２及び第
１３のトランジスタ９，１２，１３により構成されるカ
レントミラー回路においては、第１２及び第１３のトラ
ンジスタ１２，１３のコレクタ電流とが等しいとする
と、下記するような関係が成立する。

【００３２】第１のトランジスタ１のベース・エミッタ
間電圧Ｖ_BE1＝第６のトランジスタ６のベース・エミッ
タ間電圧Ｖ_BE6

【００３３】第２のトランジスタ２のベース・エミッタ
間電圧Ｖ_BE2＝第６のトランジスタ６のベース・エミッ
タ間電圧Ｖ_BE6

【００３４】第３のトランジスタ３のベース・エミッタ
間電圧Ｖ_BE3＝第７のトランジスタ７のベース・エミッ
タ間電圧Ｖ_BE7

【００３５】したがって、第１の出力端子２３の電位
と、第２の出力端子２４の電位とは、等しいものとな
り、そのため、この交流結合バッファ回路は、次段の非
反転増幅回路３２へ対して、オフセットの無い信号を直
流結合により伝達することができるものとなる。

【００３６】次に、この交流結合バッファ回路の入力イ
ンピーダンスについて説明する。最初に、結合コンデン
サ１５と、この交流結合バッファ回路の入力インピーダ
ンスＺinとにより構成されるハイパスフィルタにおける
カットオフ周波数ｆcを考えると、カットオフ周波数ｆc
は、次のようにして求められる。

【００３７】ｆc＝１／（２π×Ｃ1×Ｚin）

【００３８】ここで、Ｃ1は、結合コンデンサ１５の容
量値、Ｚinは、第２のトランジスタ２のベース側から回
路を見た場合の入力インピーダンスである（図１参
照）。

【００３９】仮に、伝達する交流信号の周波数帯域を１
０ＫＨｚ以上とし、結合コンデンサ１５の容量値を、Ｉ
Ｃに内蔵可能な値、例えば、１０ｐＦとした場合、上述
の式より、入力インピーダンスＺinは、１.６ＭΩ以上
必要となる。

【００４０】この交流結合バッファ回路の入力インピー
ダンスＺinは、ベース接地で用いられている第１のトラ
ンジスタ１のエミッタ側から見た入力インピーダンスｒ
₀₁とエミッタホロワで用いられている第２のトランジス
タ２のベース側から見た入力インピーダンスｒ₀₂とが並
列接続された状態におけるいわゆる並列値として算出さ
れる。ここで、入力インピーダンスｒ₀₁は、第１のトラ
ンジスタ１のエミッタ抵抗ｒ_eであり、これは、トラン
ジスタ回路における小信号解析のためのいわゆる小信号
ハイブリットπ型等価回路をベースにして導出される下
記する式１により求めることができる。

【００４１】ｒ₀₁＝ｒ_e＝ｒπ₁／（１＋ｇm×ｒπ₁）・・・（式１）

【００４２】ここで、ｇmは、コンダクタンスであり、
ｒπ₁は、ベース接地の小信号ハイブリットπ型等価回
路における、入力側から見た入力抵抗であり、いわゆる
テブナンの等価抵抗として表されるもので、第１のトラ
ンジスタ１における値である。そして、ｇmは、ｇm＝Ｉ
c／Ｖｉとして求められるもので、Ｉcは、コレクタ電
流、Ｖｉは入力電圧である。また、一般に、入力抵抗ｒ
πは、ｒπ＝β／ｇmとして求められ、ここで、βは、
小信号電流利得である。

【００４３】これらの条件から、先の式１を整理して、
ｒ₀₁を求める式として、下記する式２を得る。

【００４４】ｒ₀₁＝ｒπ₁／（１＋β_pnp）・・・（式２）

【００４５】ここで、β_pnpは、この交流結合バッファ
回路に用いられたｐｎｐ形トランジスタの小信号電流利
得である。例えば、β_pnp＝６５、Ｉc＝１４ｎＡとした
場合の入力インピーダンスｒ₀₁を式２より求めてみる
と、ｒ₀₁＝１.８０７ＭΩとなる。

【００４６】次に、入力インピーダンスｒ₀₂は、エミッ
タホロワ回路を構成する第２のトランジスタ２の入力抵
抗Ｒiであり、先のｒ₀₁の場合と同様に、いわゆる小信
号ハイブリットπ型等価回路をベースにして導出される
下記する公式である式３により求めることができる。

【００４７】ｒ₀₂＝Ｒi＝ｒπ＋Ｒ_L（１＋β）・・・（式３）

【００４８】ここで、Ｒ_Lは、負荷抵抗であり、この交
流結合バッファ回路の場合、第３のトランジスタ３のベ
ース側から見た入力インピーダンスｒ₀₃と第４のトラン
ジスタ３のコレクタ側からみた入力インピーダンスｒ₀₄
とのいわゆる並列値として表されるものである。ｒπ
を、第２のトランジスタ２の入力抵抗を表すｒπ₂に書
き換え、上述の条件を考慮して先の式３を整理すると下
記する式４を得る。

【００４９】ｒ₀₂＝ｒπ₂＋｛（ｒ₀₃×ｒ₀₄）／（ｒ₀₃＋ｒ₀₄）｝（１＋β_pnp）・・・（式４）

【００５０】ここで、ｒ₀₃は、大凡ｒ₀₃≒β（Ｖ_A／Ｉc
3）と求めることができ、Ｖ_Aは、いわゆるアーリー電圧
である。例えば、この交流結合バッファ回路におけるｎ
ｐｎ形トランジスタの小信号電流利得β_npnを、β_npn＝
１１０、Ｖ_AをＶ_A＝４２ｖとする。また、定電流源２２
の出力電流Ｉs＝８μＡであるとすると、第３のトラン
ジスタ３のコレクタ電流Ｉc3は、略エミッタ電流に等し
く、このエミッタ電流は、カレントミラー回路を構成す
る第１２のトランジスタ１２により供給される電流、す
なわち、定電流源２２の出力電流に等しいものであるの
で、Ｉc3＝Ｉs＝８μＡとなる。これらの条件より、ｒ
₀₃を先の近似式により求めると、ｒ₀₃＝５９０ＭΩと求
められる。

【００５１】一方、入力インピーダンスｒ₀₄は、エミッ
タ側に負帰還抵抗器としての第３の抵抗器１８が設けら
れた第４のトランジスタ４のエミッタ接地における出力
抵抗Ｒoとして求められるものである。すなわち、Ｒo＝
Ｖ_A／Ｉc｛１＋ｇm（ｒπ×Ｒ_E）／（ｒπ＋Ｒ_E）｝と
して求められるものである。ここで、Ｒ_Eは、エミッタ
に接続された抵抗器の値であり、第４のトランジスタ４
の場合、第３の抵抗器１８の抵抗値（例えば５０ＫΩ）
である。仮に、ｐｎｐ形トランジスタのＶ_A＝１０ｖ、
第４のトランジスタ４のコレクタ電流Ｉc＝１μＡとし
た場合の入力インピーダンスｒ₀₄を、上述の出力抵抗Ｒ
oを表す式より求めれば、ｒ₀₄＝２９ＭΩと求められ
る。

【００５２】これらの数値を用いて、式４により、入力
インピーダンスｒ₀₂を求めてみると、ｒ₀₂＝１.６５Ｍ
Ω＋｛（５９０ＭΩ×２９ＭΩ）／（５９０ＭΩ＋２９
ＭΩ）｝（１＋６５）＝１.８３ＭΩとなる。したがっ
て、既に述べたように、入力インピーダンスＺinは、ｒ
₀₁とｒ₀₂のいわゆる並列抵抗値、Ｚin＝（ｒ₀₁×ｒ₀₂）
／（ｒ₀₁＋ｒ₀₂）として求められるものであり、上述の
ようにして求められた具体値をこれに代入してＺinを算
出すれば、Ｚin＝１.８０５ＭΩと求められる。

【００５３】ここで、このＺin＝１.８０５ＭΩにおけ
る、結合コンデンサ１５とＺinで構成されるハイパスフ
ィルタのカットオフ周波数ｆcを求めて見ると、ｆc＝
８.８４ＫＨｚとなる。これは、先に仮定した伝達する
交流信号の周波数帯域を１０ＫＨｚ以上とするという条
件を十分満足するものである。すなわち、この交流結合
バッファ回路により、１０ＫＨｚ以上の交流信号がオフ
セットなしに、次段の非反転増幅回路３２へ直流結合に
より伝達されることとなる。

【００５４】なお、上述した回路においては、いわゆる
バイポーラトランジスタを用いたが、他のトランジス
タ、例えば、ＦＥＴ等を用いても同様に適用されるもの
である。

【００５５】

【発明の効果】以上、述べたように、本発明によれば、
２つの終段トランジスタのベースバイアス電流を供給す
るカレントミラー回路を構成する２つのトランジスタの
コレクタ電流の誤差が生ずることのないような構成とす
ることにより、従来と異なり、２つの終段トランジスタ
のベース電位が同一に保たれ、ひいては、エミッタ電位
が同一となるので、それぞれの終段トランジスタからの
出力にオフセットが生ずることのない交流結合バッファ
回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における回路構成例を示す
回路図である。

【図２】従来の回路構成例を示す回路図である。

【符号の説明】

１…結合コンデンサ２３…第１の出力端子２４…第２の出力端子３０…第１の増幅回路部３１…第２の増幅回路部３２…非反転増幅回路

Claims

【特許請求の範囲】

【請求項１】エミッタホロワによる終段を構成する第
１の終段トランジスタと、エミッタホロワによる終段を
構成する第２の終段トランジスタとを具備し、前記第１
の終段トランジスタのエミッタ側から第１の出力信号
が、前記第２の終段トランジスタのエミッタ側から第２
の出力信号が、それぞれ得られるよう構成されてなる交
流結合バッファ回路であって、前記第１の終段トランジスタのベースには、所定電流を
供給する第１のカレントミラー回路が接続されると共
に、ベース電位が所定の直流電圧に保持され、かつ、結
合コンデンサを介してベースに交流入力信号が印加され
るようコレクタ接地された第１の入力段トランジスタの
エミッタが接続され、前記第２の終段トランジスタのベースには、所定電流を
供給する前記第１のカレントミラー回路が接続されると
共に、ベース電位が所定の直流電圧に保持されるようコ
レクタ接地された第２の入力段トランジスタのエミッタ
が接続され、前記第１及び第２の終段トランジスタのエミッタには、
同一の電流を供給する第２のカレントミラー回路が接続
され、前記第１及び第２のカレントミラー回路は、同一の定電
流源からの電流が流入されるよう構成されてなることを
特徴とする交流結合バッファ回路。
【請求項２】第１の入力段トランジスタのベースに
は、第１のバイアス設定用トランジスタのエミッタが、
第２の入力段トランジスタのベースには、第２のバイア
ス設定用トランジスタのエミッタがそれぞれ接続され、前記第１及び第２のバイアス設定用トランジスタの各々
のコレクタは、共に接地される一方、各々のベースは相
互に接続されて所定の直流電圧が印加されるよう構成さ
れ、前記第１及び第２の入力段トランジスタのベースが
同一の直流電位に保持されるよう構成されてなることを
特徴とする請求項１記載の交流結合バッファ回路。
【請求項３】第１のカレントミラー回路は、ダイオー
ド接続されたトランジスタと、このダイオード接続され
たトランジスタとベースが相互に接続された２つのトラ
ンジスタとを具備してなり、前記ダイオード接続されたトランジスタのエミッタは、
電源ラインに、コレクタは、定電流源の一端に、それぞ
れ接続される一方、前記２つのトランジスタは、各々のエミッタがそれぞれ
抵抗器を介して電源ラインに接続され、前記２つのトラ
ンジスタの内、一方のトランジスタのコレクタは、第１
の終段トランジスタのベースへ、他方のトランジスタの
コレクタは、第２の終段トランンジスタのベースへ、そ
れぞれ接続されてなり、第２のカレントミラー回路は、ダイオード接続されたト
ランジスタと、このダイオード接続されたトランジスタ
とベースが相互に接続された２つのトランジスタとを具
備してなり、前記第２のカレントミラー回路のダイオード接続された
トランジスタのコレクタは、前記定電流源の他端に、エ
ミッタは、アースに、それぞれ接続される一方、前記第２のカレントミラー回路の２つのトランジスタ
は、各々のエミッタがアースに接続される一方、一方の
トランジスタのコレクタは、第１の終段トランジスタの
エミッタに、他方のトランジスタのコレクタは、第２の
終段トランジスタのエミッタに、それぞれ接続されてな
ることを特徴とする請求項１又は２記載の交流結合バッ
ファ回路。