JPS5836006A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPS5836006A JPS5836006A JP56134003A JP13400381A JPS5836006A JP S5836006 A JPS5836006 A JP S5836006A JP 56134003 A JP56134003 A JP 56134003A JP 13400381 A JP13400381 A JP 13400381A JP S5836006 A JPS5836006 A JP S5836006A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、テープレコーダ、オーテイオアンプ、テレビ
ジョン受像機等の各種電子機器に用いて好適な演算増巾
器に関する。
ジョン受像機等の各種電子機器に用いて好適な演算増巾
器に関する。
前述の如き電子機器においては、従来から演算増巾器か
多用されている。その構成及び動作の概略について述べ
ると、入力信号が差動増巾回路に供給もれ、その出力信
号か駆動増巾回路によって増巾δれた後、出力回路（例
えばシングルエンプツト・プッシュプル回路）Ｋ供給ち
れるようになちれている。しかし、前述の構成では、駆
動増巾回路の入力端と出力端との間に、容童数１０ＰＦ
Ｄ程度の発振防止用の位相補償コンデンサを設ける必要
がある。
多用されている。その構成及び動作の概略について述べ
ると、入力信号が差動増巾回路に供給もれ、その出力信
号か駆動増巾回路によって増巾δれた後、出力回路（例
えばシングルエンプツト・プッシュプル回路）Ｋ供給ち
れるようになちれている。しかし、前述の構成では、駆
動増巾回路の入力端と出力端との間に、容童数１０ＰＦ
Ｄ程度の発振防止用の位相補償コンデンサを設ける必要
がある。
ところで、前述の如き演算増巾器を集積回路化（工０化
）する際には、集積回路内に容量分を構成しにくいこと
が知られている。また、回路部品も少ないことが望まし
い。
）する際には、集積回路内に容量分を構成しにくいこと
が知られている。また、回路部品も少ないことが望まし
い。
本願発明は、このような観点からなされたものであって
、その目的とするところは、位相補償コンデンサを含む
駆動増巾回路を省略して集積回路化し易い演算増巾器を
提供することにある。
、その目的とするところは、位相補償コンデンサを含む
駆動増巾回路を省略して集積回路化し易い演算増巾器を
提供することにある。
次に本発明に先立って検討もれた演算増巾器を、第１図
に付き説明する。
に付き説明する。
先ず回路構成から述べると、ＰＮＰ）ランジスタ（Ｌ＋
％ Ｑｓ Ｋよって差動増［１］回１ｌＩ２１１カ構
ｇａｉ、ＮＰＮ）ランジスタＱｓ 、Ｑ＜ Ｋよってカ
レントミラー回路２が構成ちれている。そして、ＰＮＰ
トランジスタＱ意のベースとコレクタとは直接接続され
、差動増巾回路１の出力信号が１００％負帰還されるよ
うにな６れている。また、ＮＰＮトランジスタＱ５はエ
ミッタフォロワに構成もれ、ソノベースハトランジスタ
Ｑ、、ノヘースとコレクタとに直接接続６れている。更
に、３は入力端子、４はパイ了ス電源、５は定電流源、
６は出力端子である。
％ Ｑｓ Ｋよって差動増［１］回１ｌＩ２１１カ構
ｇａｉ、ＮＰＮ）ランジスタＱｓ 、Ｑ＜ Ｋよってカ
レントミラー回路２が構成ちれている。そして、ＰＮＰ
トランジスタＱ意のベースとコレクタとは直接接続され
、差動増巾回路１の出力信号が１００％負帰還されるよ
うにな６れている。また、ＮＰＮトランジスタＱ５はエ
ミッタフォロワに構成もれ、ソノベースハトランジスタ
Ｑ、、ノヘースとコレクタとに直接接続６れている。更
に、３は入力端子、４はパイ了ス電源、５は定電流源、
６は出力端子である。
次に回路動作を述べる。なお、電圧のレベル変化につい
ては、丁べて本場１コ器の基準電位となるアースライン
金基準とする。先ず、入力端子３に供給ちれる入力信号
の電圧レベル力、昼しベＡＩＣなった時の回路動作を述
べる。紹をコンデンサＣを介して入力信号が供給娘れる
と、トランジスター０１のコレクター電流量Ｃ１が減少
する、そして前記工０１はトランジスタＧＬｓのコレク
タ’ｔｉ工Ｃ３でもめるため、トランジスターＱｓのベ
ース−エミッタ間電圧ＶＢ：ａｔ３も低下する。一方、
トランジスタＱ４のベースハ、トランジスターＱ３のベ
ースに接続ちれている。このため、トランジスタＱ４の
ベースＯエミッタ間電圧ＶＢ□は、トランジスタＱ３の
前述しｆｃ変化に対応して低下する。この結果、トラン
ジスタＱ４のコレクター・エミッタ間市１圧Ｖ。８４が
尚くなる。換百丁れげ、アースラインに対し、トランジ
スタＱ４のコレクタ電圧、トランジスタＱ２、Ｑｌのベ
ース電圧が高くなる。
ては、丁べて本場１コ器の基準電位となるアースライン
金基準とする。先ず、入力端子３に供給ちれる入力信号
の電圧レベル力、昼しベＡＩＣなった時の回路動作を述
べる。紹をコンデンサＣを介して入力信号が供給娘れる
と、トランジスター０１のコレクター電流量Ｃ１が減少
する、そして前記工０１はトランジスタＧＬｓのコレク
タ’ｔｉ工Ｃ３でもめるため、トランジスターＱｓのベ
ース−エミッタ間電圧ＶＢ：ａｔ３も低下する。一方、
トランジスタＱ４のベースハ、トランジスターＱ３のベ
ースに接続ちれている。このため、トランジスタＱ４の
ベースＯエミッタ間電圧ＶＢ□は、トランジスタＱ３の
前述しｆｃ変化に対応して低下する。この結果、トラン
ジスタＱ４のコレクター・エミッタ間市１圧Ｖ。８４が
尚くなる。換百丁れげ、アースラインに対し、トランジ
スタＱ４のコレクタ電圧、トランジスタＱ２、Ｑｌのベ
ース電圧が高くなる。
従って、トランジスタＱ５のベースには、矢印Ａの如＠
’ＦＵＮが流れ、この電流量か増大することになる。そ
して、トランジスタＱ５はＮＰＮ）ランジスタであるか
ら、前述の電流、即ちベース電流の増大にともなって、
そのコレクタ電流量。５か増大する。故に、負荷抵抗Ｒ
１の両端電圧が高くなり、出力端子６から入力信号のレ
ベル変化に対応した出力信号が得られる。
’ＦＵＮが流れ、この電流量か増大することになる。そ
して、トランジスタＱ５はＮＰＮ）ランジスタであるか
ら、前述の電流、即ちベース電流の増大にともなって、
そのコレクタ電流量。５か増大する。故に、負荷抵抗Ｒ
１の両端電圧が高くなり、出力端子６から入力信号のレ
ベル変化に対応した出力信号が得られる。
次に、入力端子３１Ｃ供給ちれる入力信号の電圧レベル
が、低レベルになった時の回路動作側委べ与Ｅ；＃は、
前述の場合とは逆に、トランジスタＱ＊ 、Ｑｓのそれ
ぞれのベース電圧が低下すること暮１１゜故に、矢印方
向に流れる電流の電流値、換言丁ｎばトランジスタＱ５
のベース電流が減少する。そして、トランジスタＱ５の
コレクタ電流量。５が減少し、負荷抵抗ＲＬの両端電圧
も低下する。従って、出力端子６からは、人力信号のレ
ベル変化に対応した出力信号が得られる。
が、低レベルになった時の回路動作側委べ与Ｅ；＃は、
前述の場合とは逆に、トランジスタＱ＊ 、Ｑｓのそれ
ぞれのベース電圧が低下すること暮１１゜故に、矢印方
向に流れる電流の電流値、換言丁ｎばトランジスタＱ５
のベース電流が減少する。そして、トランジスタＱ５の
コレクタ電流量。５が減少し、負荷抵抗ＲＬの両端電圧
も低下する。従って、出力端子６からは、人力信号のレ
ベル変化に対応した出力信号が得られる。
以上に述べた如く、差動増巾回路ｌの出力信号がカレン
トミラー回路２ケ介して１００′Ｘ負帰還される。そし
て、位相補償用のコンデンサー、駆動増巾回路等を設け
ることなく極めて安定した回路動作が得られる。
トミラー回路２ケ介して１００′Ｘ負帰還される。そし
て、位相補償用のコンデンサー、駆動増巾回路等を設け
ることなく極めて安定した回路動作が得られる。
次に、本発明に先立って検討さ７′１．た他の演算増幅
器を第２図に付き説明する。なお、第１の実施例と同一
の動作をな子部品には同一の符号を倒し、その説明全省
略する。
器を第２図に付き説明する。なお、第１の実施例と同一
の動作をな子部品には同一の符号を倒し、その説明全省
略する。
先ず、入力信号の電圧レベルが高レベルになった時の回
路動作金運べる。この場合、コレクター電流量。１も減
少する。これと同時に、トランジスターＱｔのコレクタ
ー電流量。２が増大しようとする。しかし、負荷が定電
流負荷回路ｌＯで構成ちれているため、トランジスタＱ
２のコレクター・エミッタ間電圧Ｖ。０が低下する。従
って、トランジスタＱａのコレクタ電圧、換言アればト
ランジスタＱ２のベース電圧、及びトランジスタＱ５ノ
ヘース電圧が高くなる。これは、トランジスタＱ５のベ
ース・エミッター間電圧ｖＢＢｌｉが高ぐなつたことを
意味するから、矢印Ａのように流れるトランジスタＱ５
のベース電流が増大する。従って、トランジスタＱ５の
コレクタ電圧工。５も増大し、負荷抵抗ＲＬの両端電圧
が高くなる。故に、出力端子６からは、入力端子の電圧
レベルの変化に対応した出力信号が得られる。
路動作金運べる。この場合、コレクター電流量。１も減
少する。これと同時に、トランジスターＱｔのコレクタ
ー電流量。２が増大しようとする。しかし、負荷が定電
流負荷回路ｌＯで構成ちれているため、トランジスタＱ
２のコレクター・エミッタ間電圧Ｖ。０が低下する。従
って、トランジスタＱａのコレクタ電圧、換言アればト
ランジスタＱ２のベース電圧、及びトランジスタＱ５ノ
ヘース電圧が高くなる。これは、トランジスタＱ５のベ
ース・エミッター間電圧ｖＢＢｌｉが高ぐなつたことを
意味するから、矢印Ａのように流れるトランジスタＱ５
のベース電流が増大する。従って、トランジスタＱ５の
コレクタ電圧工。５も増大し、負荷抵抗ＲＬの両端電圧
が高くなる。故に、出力端子６からは、入力端子の電圧
レベルの変化に対応した出力信号が得られる。
次に、入力信号の電圧レベルが低レベルになった時の回
路動作金運べる。この場合、トランジスタＱ５のコレク
タ電流工。５が減ルし、負荷抵抗ＲＬの両端電圧が低下
する。故に、出力端子６からは、入力信号の電圧レベル
の変化に対応した出力信号が得られる。次に、本発明の
一実施例全第３図に旬＠紛明する。なお、本実施例と前
述した第１及び第２の回路例との相違点は、増動増中回
ＩＭ １の後段にバッファ回路１１とｓｍｐｐ回路（シ
ングルエンチット−プッシュプル回ＩＭ）１２とを設け
た点である。従って、前記第１及び第２の実施例と同一
の部分には同一の符号を付し、その説明を省略する。
路動作金運べる。この場合、トランジスタＱ５のコレク
タ電流工。５が減ルし、負荷抵抗ＲＬの両端電圧が低下
する。故に、出力端子６からは、入力信号の電圧レベル
の変化に対応した出力信号が得られる。次に、本発明の
一実施例全第３図に旬＠紛明する。なお、本実施例と前
述した第１及び第２の回路例との相違点は、増動増中回
ＩＭ １の後段にバッファ回路１１とｓｍｐｐ回路（シ
ングルエンチット−プッシュプル回ＩＭ）１２とを設け
た点である。従って、前記第１及び第２の実施例と同一
の部分には同一の符号を付し、その説明を省略する。
先ず、入力信号の電圧レベルが高レベルに変化した時の
動作を述べる。この場合、トランジスタＱ１のコレクタ
電圧、及びベース電圧の変化は前述の場合と同様である
。従って、バッファ回路１１を構成するＮＰＮ トラン
ジスタＱ＋ｏのコレクタ・エミッタ間電圧Ｖ。８．。が
似下し、トランジスタＱ＋３のベース電圧が高くなる。
動作を述べる。この場合、トランジスタＱ１のコレクタ
電圧、及びベース電圧の変化は前述の場合と同様である
。従って、バッファ回路１１を構成するＮＰＮ トラン
ジスタＱ＋ｏのコレクタ・エミッタ間電圧Ｖ。８．。が
似下し、トランジスタＱ＋３のベース電圧が高くなる。
一方、トランジスタＱ！のベース電圧が高くなると、矢
印Ｂの如く定電流回路１４からトランジスタＧＬ＋ｚへ
流れるベース電流が増大する。そして、トランジスタＱ
＋ａＱ＋ａのそれぞれのエミッタ電圧が高くなって、出
力コンデンサＣ６から負荷ＲＬへ流、しる電流が増大す
る。故に、負荷ＲＬｖｃは、入力信号の電圧レベルの変
化に対応した電流が流れることになる。
印Ｂの如く定電流回路１４からトランジスタＧＬ＋ｚへ
流れるベース電流が増大する。そして、トランジスタＱ
＋ａＱ＋ａのそれぞれのエミッタ電圧が高くなって、出
力コンデンサＣ６から負荷ＲＬへ流、しる電流が増大す
る。故に、負荷ＲＬｖｃは、入力信号の電圧レベルの変
化に対応した電流が流れることになる。
次に、入力（，１号の電圧レベルが低下した時の回路動
作を述べる。
作を述べる。
この場合、トランジスタＱ２のベース電圧のレベルか低
下する。従って、トランジスタＱＩＩ％ＱＩ□、ＣＩＬ
１３は前述の場合とは逆に動作し、トランジスタＱ１２
、Ｑ目のそれぞれのエミッタ電圧が低下する。そして、
出力コンチングＯ８を介して負荷抵抗ＲＬに流れる電流
が減少する。故に、負荷抵抗ＥＬには、入力信号の電圧
レベルに対応した電流が流れることに々る。
下する。従って、トランジスタＱＩＩ％ＱＩ□、ＣＩＬ
１３は前述の場合とは逆に動作し、トランジスタＱ１２
、Ｑ目のそれぞれのエミッタ電圧が低下する。そして、
出力コンチングＯ８を介して負荷抵抗ＲＬに流れる電流
が減少する。故に、負荷抵抗ＥＬには、入力信号の電圧
レベルに対応した電流が流れることに々る。
次に、本発明の他の実施例を第４図に付き説明する。な
お、本実施例と前述した実施例との相違点は、差動増巾
口１１１２ｉｌの出力信号の負帰還が抵抗”ｆ＋ ｓ
Ｒｆｚ ｋ介して行われ、且つこの増巾器が集積回路化
ちれていることである。
お、本実施例と前述した実施例との相違点は、差動増巾
口１１１２ｉｌの出力信号の負帰還が抵抗”ｆ＋ ｓ
Ｒｆｚ ｋ介して行われ、且つこの増巾器が集積回路化
ちれていることである。
外付けになされたコンデンサＯｉ介して、入力端子３に
入力信号が供給ちれると、差動増巾回路ｌが前述のよう
に動作する。なおトランジスタＱ２のコレクタからベー
スへの負帰還量は、抵抗Ｒｆｒ、只□の汁によって決定
ちれる。そして、トランジスタＱ、ｇのコレクタ電圧と
ベース電圧とは、電圧差全潰しているもののそれぞれの
電圧レベルの変化は同率である。従って、入力信号に対
応する差動増巾回路１の動作、及び出力信号の変化は前
述の場合と同様である。
入力信号が供給ちれると、差動増巾回路ｌが前述のよう
に動作する。なおトランジスタＱ２のコレクタからベー
スへの負帰還量は、抵抗Ｒｆｒ、只□の汁によって決定
ちれる。そして、トランジスタＱ、ｇのコレクタ電圧と
ベース電圧とは、電圧差全潰しているもののそれぞれの
電圧レベルの変化は同率である。従って、入力信号に対
応する差動増巾回路１の動作、及び出力信号の変化は前
述の場合と同様である。
また、入力端子３に供給される入力信号の電圧レベルが
低下した場合にも、差動増巾口＃５１の出力信号は前述
の場合と同様に表われる。以下、位相反転回路１１．１
３ＥＰＰ回路１２も前述の場合と同様に動作して、出力
端子６からは入力信号の電圧レベルの変化に対応した出
力信号が得ら扛る。
低下した場合にも、差動増巾口＃５１の出力信号は前述
の場合と同様に表われる。以下、位相反転回路１１．１
３ＥＰＰ回路１２も前述の場合と同様に動作して、出力
端子６からは入力信号の電圧レベルの変化に対応した出
力信号が得ら扛る。
そして、何れの実施例に示す演算増巾器も回路中に位相
補偵容量全有しておらず、また差動増巾回路と出力回路
とがいわゆる直結になちれている。
補偵容量全有しておらず、また差動増巾回路と出力回路
とがいわゆる直結になちれている。
従って、単に集積回路化が容易であるのみでなく、部品
点数が少ないので大巾なコストダウンが期待できる。ま
た、回路動作が安定する、といった利点もめる。
点数が少ないので大巾なコストダウンが期待できる。ま
た、回路動作が安定する、といった利点もめる。
第３図および第４図に示した本発明の実Ｍｉ例は、第１
図および第２図の回路例と比較して符に下記の如き利点
全Ｍする。
図および第２図の回路例と比較して符に下記の如き利点
全Ｍする。
（１） 出力回ＩＷ１２がプッシュプル回路によって構
成されているため、負荷ＲＬへの駆動能力か向上した。
成されているため、負荷ＲＬへの駆動能力か向上した。
（２） バッファ回路１１が配置されたのでトランジス
タＱｚのベースから負荷ＲＬを児た時の入力インピーダ
ンスが同上した。
タＱｚのベースから負荷ＲＬを児た時の入力インピーダ
ンスが同上した。
（３） バッファ回路１１と出力回路１２とにおいてト
ランジスタＱ＋ｏ ｒ Ｑ目のベース・エミッタ間電圧
の温度変化は互いに相殺され、トランジスタＱ目、Ｑ１
１のペース・エミッタ間電圧の温度変化は互いに相殺も
れるので、出力トランジスタＱ、＋ｚ ＋ Ｑ、＋ｚの
エミッタ出力直流電位は差動増幅回路ｌのトランジスタ
Ｑ！のコレクタ出力電流電位とほぼ等しくなる。
ランジスタＱ＋ｏ ｒ Ｑ目のベース・エミッタ間電圧
の温度変化は互いに相殺され、トランジスタＱ目、Ｑ１
１のペース・エミッタ間電圧の温度変化は互いに相殺も
れるので、出力トランジスタＱ、＋ｚ ＋ Ｑ、＋ｚの
エミッタ出力直流電位は差動増幅回路ｌのトランジスタ
Ｑ！のコレクタ出力電流電位とほぼ等しくなる。
（４） 出力信号の正の牛サイクルはインバーティドダ
ーリントン接続ちれたＰＮＰｉランジスタＱ＋＋とＮＰ
ＮトランジスタＱ＋２とが増幅動作全実行し、出力信号
の負の牛サイクルはインバーティドダーリントン接続ち
れたＨＰＭ トランジスタＱ＋ｏとＰＮＰ トランジス
タＱ目とが増幅動作を実行するため、出力回路１２のＮ
ＰＮ出力トランジスタＱ＋ｇの電流増１＠率とＰＮＰ出
力トランジスタＱ＋３の電流増幅率との差に基づく歪音
低減することができた。
ーリントン接続ちれたＰＮＰｉランジスタＱ＋＋とＮＰ
ＮトランジスタＱ＋２とが増幅動作全実行し、出力信号
の負の牛サイクルはインバーティドダーリントン接続ち
れたＨＰＭ トランジスタＱ＋ｏとＰＮＰ トランジス
タＱ目とが増幅動作を実行するため、出力回路１２のＮ
ＰＮ出力トランジスタＱ＋ｇの電流増１＠率とＰＮＰ出
力トランジスタＱ＋３の電流増幅率との差に基づく歪音
低減することができた。
第１図および第２図は本発明に先立って検討芒ねた演算
増幅器を示す回路図、第３図および第４図は本発明の実
施例による演算増幅器を示す回路図である。 ■・・・差動増幅回路、１１・・・バッファ回路、１２
・・・プッシュプル出力回路。
増幅器を示す回路図、第３図および第４図は本発明の実
施例による演算増幅器を示す回路図である。 ■・・・差動増幅回路、１１・・・バッファ回路、１２
・・・プッシュプル出力回路。
Claims (1)
- １、そのベースに入力信号が印加もれた第１のトランジ
スタ（ＱＩ ）とそのコレクタに負荷（１０）が接続さ
れた第２のトランジスタ（Ｑ、雪）とを有し、上記第１
と第２のトランジスタ（Ｑ、ＩＩＱりのエミッタが共通
接続ちれてなる差動増幅回路（１）：および電源（ｖｏ
。）と出力点との間にそのコレクタ・エミッタ経路が接
続された第１導電型の第１出力トランジスタ（ＧＬ＋ｔ
）と上記出力点と基底電位との間にそのコレクタ・エミ
ッタ経路が接続された第２導電型の第２出力トランジス
タ（ＱＩ３）とを有し、上記差動増幅回路（１）の上記
負荷（ｌＯ）の信号に基づいて上記第１と第２の出力ト
ランジスタ（ＱＩｚ 、ＱＣｓ ）がプッシュプル動作
する如く構成ちれたプッシュプル出力回路（１２）’ｅ
具備してなる演算増幅器において、第１導電型の第１バ
ツフアトランジスタ（Ｑ＋◎）と第２導電型の第２バツ
フアトランジスタ（Ｑｚ）とを有するバッファ回路（１
１）？具備して々す、上記差動増幅回路（１）の上記負
荷（１０）の信号は上記第１バツフ了トランジスタ（Ｑ
Ｉｏ）のベース・エミッタ接合を介して上記第２出力ト
ランジスタ（ＱＣｓ）のベースに伝達ちれ上記第２バツ
フ了トランジスタ（Ｑ＋＋）のベースｅエミッタ接合を
介して上記第１出力トランジスタ（ＱＩ）のベースに伝
達されたこと全特徴とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134003A JPS5836006A (ja) | 1981-08-28 | 1981-08-28 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134003A JPS5836006A (ja) | 1981-08-28 | 1981-08-28 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5836006A true JPS5836006A (ja) | 1983-03-02 |
Family
ID=15118099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134003A Pending JPS5836006A (ja) | 1981-08-28 | 1981-08-28 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836006A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126417U (ja) * | 1989-03-28 | 1990-10-18 | ||
| JPH0319412A (ja) * | 1989-05-12 | 1991-01-28 | Burr Brown Corp | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 |
-
1981
- 1981-08-28 JP JP56134003A patent/JPS5836006A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126417U (ja) * | 1989-03-28 | 1990-10-18 | ||
| JPH0319412A (ja) * | 1989-05-12 | 1991-01-28 | Burr Brown Corp | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6212691B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JPS63240109A (ja) | 差動増幅器 | |
| JPS5836006A (ja) | 演算増幅器 | |
| US3864641A (en) | High-input-impedance amplifier | |
| US3886465A (en) | Class b push-pull output stage of an amplifier | |
| US3938054A (en) | Transistor amplifier | |
| JPS6340901Y2 (ja) | ||
| JP2963933B2 (ja) | 演算増幅回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JPH02122708A (ja) | 増幅装置 | |
| JPS6358404B2 (ja) | ||
| JPH02241213A (ja) | 差動増幅器 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPS6123691B2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 | |
| JPH0363847B2 (ja) | ||
| JPS61285810A (ja) | 演算増幅器 | |
| JPH01305608A (ja) | 電圧電流変換回路 |