JPH0719785U - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数の液晶パネルを並設して表示パネルを構
成した場合において、表示画像がそれぞれの液晶パネル
の継目を跨いでに表示される場合においてもその表示画
像を他の領域に表示する場合と同じ表示幅で表示する。 【構成】 液晶パネル６の領域に画像を表示する場合お
よび表示パネル７に画像を表示する場合においては、表
示ＲＡＭの該表示領域に対応する記憶領域にＣＧＲＯＭ
に記憶されている１画像分の画像データ（この例では
“Ｂ”）が原型のまま完全な形で書き込まれ、液晶パネ
ル６と液晶パネル７との継目１ａを跨いで画像を表示す
る場合には、対応する記憶領域に１コラム分のデータが
圧縮された状態で書き込まれ、その表示画像を他の領域
に表示する場合と同じ表示幅で表示するようになってい
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は液晶表示装置に関するものである。

【０００２】

【従来の技術】

従来の液晶表示装置は、比較的小型のものであり、腕時計や電卓の表示などに 用いられていたが、最近ではインフォメーションボードなどとしての使用にも供 しうる大型の液晶表示装置の要求が高まっている。

【０００３】 しかしながら、大型の表示部を一枚の液晶パネルで構成することは技術的に難 しく、解決すべき多くの問題が存在する。そのため表示部を大型化するためには 複数の液晶パネルを並設して表示部を構成しなくてはならない。ところが、各液 晶パネルを並設する際に、１つの液晶パネルの最終列の画素とそれに隣接する液 晶パネルの第１列の画素との間のピッチを各液晶パネルに形成されている画素の 配列ピッチと一致させることは技術的に難かしく、１つの液晶パネルの最終列の 画素とそれに隣接する液晶パネルの第１列の画素との間のピッチが、各液晶パネ ルに形成されている画素の配列ピッチより大きくなっているのが実情である。

【０００４】

【考案が解決しようとする課題】

画像や文字などが、１つの液晶パネルの最終列の画素とそれに隣接する液晶パ ネルの第１列の画素との間にまたがって表示される場合においては、画像や文字 などが、１つの液晶パネルの最終列の画素とそれに隣接する液晶パネルの第１列 の画素との間で大きく分割された状態で表示されることになる。したがって、他 の領域に表示される画像や文字に比べて表示幅が広がって表示されることになり 、表示品位が低下するという問題が生じていた。特に、この問題は流し文字表示 を行なう場合に顕著になる。

【０００５】 そこで、本考案の目的は、画像や文字などが、１つの液晶パネルの最終列の画 素とそれに隣接する液晶パネルの第１列の画素との間にまたがって表示される場 合においても、その表示品位を維持することにある。

【０００６】

【課題を解決するための手段】

本考案に係る液晶表示装置では、複数の画素がマトリクス状に配列されている 液晶パネルの複数個を並設して構成してある表示パネルと、複数の画像データが 記憶されており当該各画像データを複数のコラムに分割して記憶してある画像デ ータ発生手段と、画像データ発生手段から表示すべき画像データを読出す制御回 路と、表示パネルの表示容量よりも大きい記憶容量を有し画像データ発生手段か ら制御回路に読み出した画像データが制御回路を介して書き込まれるとともに当 該画像データをコラムに分割して記憶する表示データ記憶手段と、表示データ記 憶手段に書き込まれた画像データに基づいて表示パネルを駆動するドライバとを 備え、表示パネルは１つの液晶パネルの最終列の画素とそれに隣接する他の液晶 パネルの第１列の画素との間のピッチが液晶パネルの画素の配列ピッチの２倍に 設定されており、制御回路は画像データ発生手段から読出した画像データの表示 領域が１つの液晶パネルの最終列の画素とそれに隣接する他の液晶パネルの第１ 列の画素とを含まないときには当該画像データを画像データ発生手段に記憶され ている原型のまま表示データ記憶手段に書き込み、画像データ発生手段から読出 した画像データの表示領域が１つの液晶パネルの最終列の画素とそれに隣接する 他の液晶パネルの第１列の画素とを含むときには当該画像データを画像データ発 生手段に記憶されている原型から１コラムデータ分だけ圧縮した状態で表示デー タ記憶手段に書き込むことを特徴としている。

【０００７】

【実施例】

以下、図面に基づいて本考案の一実施例について説明する。 図２に本考案が適用された液晶表示装置の駆動回路ブロック図を示す。この液 晶表示装置は、表示パネル１，制御回路としての中央処理装置（以下、「ＣＰＵ 」と記す。）２，画像データ発生手段としてのリードオンリメモリ（以下、「Ｃ ＧＲＯＭ」と記す。）３，表示データ記憶手段としてのランダムアクセスメモリ （以下、「表示ＲＡＭ」と記す。）４およびドライバ５とによって構成され、そ れらはデータバスを介して互いに接続されている。

【０００８】 図１に示すように表示パネル１は、２枚の液晶パネル６，７を並設して構成し たものである。液晶パネル６，７の透明基板６１，７１の内面には、透明な走査 電極Ｃ₁ ，Ｃ₂ ，・・，Ｃ₁₀，Ｃ₁₁，・・・がそれぞれ水平方向に複数本形成し てあり、透明基板６２，７２の内面には、透明な信号電極Ｓ₁ ，Ｓ₂ ，・・，Ｓ₁₉ ，Ｓ₂₀，Ｓ₂₁・・がそれぞれ垂直方向に形成してある。走査電極Ｃ₁ ，Ｃ₂ ， ・・，Ｃ₁₀，Ｃ₁₁，・・・と信号電極Ｓ₁ ，Ｓ₂ ，・・，Ｓ₁₉，Ｓ₂₀，Ｓ₂₁・・ とがそれぞれ交差する位置に画素８…が形成されており、画素８は表示パネル１ にマトリクス状に配列されている。液晶パネル６，７の継目１ａを介して隣接す る液晶パネル６の最終列の画素８ａと液晶パネル７の第１列の画素８ｂとの間の ピッチＰは、各液晶パネルにおける画素の配列ピッチＰ₀ の２倍、つまり２Ｐ₀ となっている。

【０００９】 図３，図４に示すように液晶パネル６および７の外周辺のうちの３辺は、対向 する透明基板の間をシール材９でシールしてあり、シール材９には液晶１０が封 入される間隙を形成するスペーサ（図示せず。）を混入してある。しかし接合端 面は６ａ，７ａにおいては、それぞれスペーサを混入しないシール材１１を塗布 してシールしてあり、液晶パネル６，７の表示部分を近接させて並設することを 可能ならしめている。

【００１０】 図５は図２に示すＣＧＲＯＭ３に記憶されている画像文字データをＣＰＵ２を 介して表示ＲＡＭ４に書き込む動作を示すフローチャートである。この液晶表示 装置は、このフローチャートにしたがって、ＣＧＲＯＭ３に記憶されている画像 データをＣＰＵ２を介して表示ＲＡＭ４に書き込んだ後、ドライバ５によって走 査電極Ｃ₁ ，Ｃ₂ ，・・・に電圧を印加走査するとともに、画像文字情報を各信 号電極Ｓ₁ ，Ｓ₂ ，・・に並列的に出力するいわゆるダイナミックドライブ方式 によって表示パネル１に所望の画像を表示するようになっている。

【００１１】 図６はＣＧＲＯＭ３（図２参照）の構成を示すものであって、ＣＧＲＯＭ３の 記憶領域は、複数のコラムＤ₁ ，Ｄ₂ ，・・・によって分割されており、各画像 データはコラム毎に分割されて記憶されている。なお、図中の黒塗りの部分は論 理値“１”を、白抜きの部分は論理値“０”を示しており、符号Ｄ₁ ，Ｄ₂ ，・ ・・はそれぞれ対応するコラムのアドレス値をも示している。また、図７は、表 示ＲＡＭ４の構成を示すものであって、表示すべき画像文字データ（この例では “Ｂ”）をＣＧＲＯＭ３から読み出して表示ＲＡＭ４（図２参照）に書き込んだ 後の表示ＲＡＭ４内の画像データの記憶状態を視覚的に示している。表示ＲＡＭ ４の記憶領域はコラムＭ₁ ，Ｍ₂ ，・・・によって分割されており、ＣＰＵ２を 介してＣＧＲＯＭ３から書き込まれた画像データはコラム毎に分割されて記憶さ れる。なお、黒塗りの部分は論理値“１”を、白抜きの部分は論理値“０”を示 しており、符号Ｍ₁ ，Ｍ₂ ，・・・はそれぞれ対応するコラムのアドレス値をも 示している。また、コラムＭ₁ ，Ｍ₂ ，・・・はそれぞれ表示パネル１の各信号 電極Ｓ₁ ，Ｓ₂ ，・・・と対応しており、コラムＭ₁ ，Ｍ₂ ，・・・に記憶され ているデータはドライバ５を介して対応する各信号電極Ｓ₁ ，Ｓ₂ ，・・・に並 列的に出力されるようになっている。

【００１２】 次に、液晶表示装置の動作について、図１に示すように表示パネル１に“Ｂ Ｂ Ｂ”なる表示を行なう場合を例にとって説明する。

【００１３】 表示パネル１に画像の表示を行なうには、前述したように、先ずＣＧＲＯＭ３ （図２参照）に記憶されている画像データを表示ＲＡＭ４（図２参照）に書き込 む必要がある。しかし、表示パネル１における画像の表示領域が、液晶パネル６ の領域である場合、液晶パネル６と液晶パネル７との継目１ａをまたぐ領域であ る場合、液晶パネル７の領域である場合のそれぞれについて表示ＲＡＭ４へのデ ータの書き込み動作が異なっている。そのため、上述した３つの表示領域に表示 する場合について表示領域別に図２，図５，図６，図７を参照しつつ、ＣＧＲＯ Ｍ３から表示ＲＡＭ４への画像データの書き込み動作について説明する。

【００１４】 ＜液晶パネル６に画像を表示する場合＞ 前述したように、表示ＲＡＭ４のコラムＭ₁ ，Ｍ₂ ，・・・に記憶されている データは、ドライバ５を介して対応する各信号電極Ｓ₁ ，Ｓ₂ ，・・・に並列的 に出力されるようになっている。そのため、表示パネル６に画像を表示する場合 には、液晶パネル６の信号電極Ｓ₁ 〜Ｓ₁₉に対応する表示ＲＡＭ４のコラムＭ₁ 〜Ｍ₁₉にデータを書き込めばよい。

【００１５】 そこで、表示パネル６に表示する場合におけるＣＧＲＯＭ３から表示ＲＡＭ４ への書き込み動作を、図１に示すように画像“Ｂ”を信号電極Ｓ₈ 〜Ｓ₁₂の領域 に表示する場合を例にとって、ＣＧＲＯＭ３のコラムＤ₇ 〜Ｄ₁₁に記憶されてい る画像データ“Ｂ”を表示ＲＡＭ４のコラムＭ₈ 〜Ｍ₁₂に書き込む動作を説明す る。

【００１６】 先ず、ステップ１においてＣＧＲＯＭ３のコラムのアドレスの指定、表示ＲＡ Ｍ４のコラムのアドレスの指定などの各変数の初期化を行なう。次にステップ２ において、ＣＰＵ２によって、ＣＧＲＯＭ３のコラムのアドレスを画像データ“ Ｂ”が収納されているコラムのうち最も低位のアドレスであるＤ₇ に指定すると ともに、表示ＲＡＭ４のコラムのアドレスをＭ₈ に指定する。そして、ステップ ３においてＣＧＲＯＭ３中のコラムＤ₇ に記憶されているコラムデータを表示Ｒ ＡＭ４のコラムＭ₈ に書き込む。その後、ステップ４において、ＣＧＲＯＭ３の コラムのアドレスの指定および表示ＲＡＭ４のコラムのアドレスの指定をそれぞ れ１アドレス分ずつインクリメントし、それぞれの指定アドレスをＤ₈ ，Ｍ₉ と し、ステップ５に移行する。ステップ５では、ステップ４においてインクリメン トされた表示ＲＡＭ４のコラムのアドレスＭ_n が、Ｍ₂₀であるか否か、すなわち ｎ＝２０であるか否かを判定する。なおＭ₂₀は表示パネル１における液晶パネル ７の第１列目の信号電極Ｓ₂₀に対応するコラムのアドレスである。

【００１７】 この場合、Ｍ_n ＝Ｍ₉ であるので判定はＮＯとなり、ステップ６を飛ばしてス テップ７に移行する。そして、ステップ７でＣＧＲＯＭ３に記憶されている画像 データ“Ｂ”のデータが全て表示ＲＡＭ４に書き込まれたか否かを判定する。こ の場合、表示ＲＡＭ４に書き込まれたデータはＤ₇ に記憶されているデータのみ であるので、判定はＮＯとなり、ステップ３に移行し、Ｄ₈ のデータをＭ₉ に書 き込む動作が開始される。

【００１８】 このようにして、Ｄ₇ 〜Ｄ₁₁のデータが順次Ｍ₈ 〜Ｍ₁₂に書き込まれるわけで あるが、Ｍ₈ 〜Ｍ₁₂はすべてＭ₂₀より低位のアドレスであるので、ステップ５に おける判定はすべてＮＯとなる。そのため、Ｄ₇ 〜Ｄ₁₁に収納されている画像デ ータ“Ｂ”のコラムデータがすべて表示ＲＡＭ４のＭ₈ 〜Ｍ₁₂に書き込まれるま で、ステップ６を飛ばしてステップ３，４，５，７のルーチンを回る。そして、 Ｄ₁₁のデータのＭ₁₂への転送が終了して画像データ“Ｂ”のデータの転送がすべ て終了すると、表示ＲＡＭ４のＭ₈ 〜Ｍ₁₂には図７に示すようにＣＧＲＯＭ３の 画像データ“Ｂ”が完全な形で記憶される。その後、ステップ７における判定が ＹＥＳとなり、ステップ１に移行してＣＧＲＯＭ３および表示ＲＡＭ４のコラム のアドレスの指定がそれぞれ初期化される。

【００１９】 ＜液晶パネル６と液晶パネル７との継目１ａを跨いで画像を表示する場合＞ この場合における画像の表示領域は、液晶パネル６と液晶パネル７との継目１ ａ（図１に図示）を介して隣接する信号電極Ｓ₁₉およびＳ₂₀を含む領域である。 そのため、この場合の表示ＲＡＭ４におけるデータの書き込み先は、液晶パネル ６，７の信号電極Ｓ₁₉，Ｓ₂₀に対応するコラムＭ₁₉，Ｍ₂₀を含む領域になる。そ こで図１に示すように画像“Ｂ”を信号電極Ｓ₁₈〜Ｓ₂₁の領域に表示する場合に おいて、ＣＧＲＯＭ３のコラムＤ₇ 〜Ｄ₁₁に記憶されている画像データ“Ｂ”を 表示ＲＡＭ４のコラムＭ₁₈〜Ｍ₂₁に書き込む動作を例にとって説明する。

【００２０】 Ｄ₇ ，Ｄ₈ のデータをＭ₁₈，Ｍ₁₉に書き込む場合に際しては、上述のＭ₈ 〜Ｍ₁₂ に書き込む場合と同様である。しかし、Ｄ₈ のデータをＭ₁₉に書き込んだ後は 、ステップ４にてＣＧＲＯＭ３および表示ＲＡＭ４のコラムのアドレスの指定が それぞれ１アドレス分ずつインクリメントされ、それぞれＤ₉ ，Ｍ₂₀となると、 ｎ＝２０となりステップ５における判定がＹＥＳとなる。そのため、Ｍ₈ 〜Ｍ
_１２ に記憶させる場合とは異なり、ステップ６を飛ばすことなく、ステップ６に移行 する。そして、ステップ６においてＣＧＲＯＭ３のコラムのアドレスＤ_９ がさ
ら に１アドレス分インクリメントされてＤ₁₀となる。その後、ステップ７に移行す るわけであるが、この時点では、画像データ“Ｂ”のデータの書き込みがまだ終 了していないので、ステップ７における判定がＮＯとなる。そして、ステップ３ に移行し、Ｄ₁₀のデータがＭ₂₀に書き込まれる。その後、ステップ４においてコ ラムおよびコラムのアドレスが１アドレス分インクリメントされ、それぞれＤ₁₁ ，Ｍ₂₁となる。そしてステップ５における判定が再びＮＯとなり、ステップ６を 飛ばしてステップ７に移行する。その後、再度ステップ３に至ったときにＤ₁₁の コラムデータがＭ₂₁に書き込まれ、画像データ“Ｂ”のデータの書き込みがすべ て終了する。そして、再度ステップ４，５に移行し、ステップ７に至ったとき、 ステップ７における判定がＹＥＳとなり、ステップ１に移行して各コラムのアド レスの指定が初期化される。

【００２１】 その結果、Ｍ₁₈〜Ｍ₂₁には図７に示すようにＤ₇ 〜Ｄ₁₁（図６）に記憶されて いるデータのうち、Ｄ₉ に記憶されているデータが書き込まれず、１画像分の画 像データが１コラム分圧縮された状態で書き込まれることになる。

【００２２】 ＜表示パネル７に画像を表示する場合＞ この場合の表示ＲＡＭ４におけるデータの書き込み先は、液晶パネル７の信号 電極Ｓ₂₀〜Ｓ₃₈に対応するコラムＭ₂₀〜Ｍ₃₈である。そこで、図１に示すように 画像“Ｂ”を信号電極Ｓ₂₇〜Ｓ₃₁の領域に表示する場合を例にとって、ＣＧＲＯ Ｍ３のコラムＤ₇ 〜Ｄ₁₁に記憶されている画像データ“Ｂ”を表示ＲＡＭ４のコ ラムＭ₂₇〜Ｍ₃₁に書₃き込む動作を説明する。

【００２３】 この場合、Ｍ₂₇〜Ｍ₃₁はすべてＭ₂₀より大きなアドレス値を有している。その ためＤ₇ 〜Ｄ₁₁に記憶されているデータを順次Ｍ₂₇〜Ｍ₃₁に書き込んでいく際に 、それぞれの書き込み動作におけるステップ５の判定がすべてＮＯとなる。その ためその書き込み動作は、ステップ２においてＣＧＲＯＭ３および表示ＲＡＭ４ のコラムのアドレスをそれぞれＤ₇ ，Ｍ₂₇に指定した後、上述したＭ₈ 〜Ｍ₁₂に 書き込む場合と同様に、ステップ３，４，５，７からなるルーチンによって行な われる。そして、Ｄ₁₁のデータのＭ₃₁への書き込みが終了して、画像データ“Ｂ ”の書き込みがすべて終了した後、ステップ７からステップ１に移行し、各コラ ムのアドレスの指定が初期化される。なお、Ｍ₂₇〜Ｍ₃₁には、前述のＭ₈ 〜Ｍ₁₂ に書き込む場合と同様にＤ₇ 〜Ｄ₁₁に記憶されている画像データが原型のまま完 全な形で書き込まれる。

【００２４】 以上が、表示パネル１において、＜液晶パネル６に画像を表示する場合＞，＜ 液晶パネル６と液晶パネル７との継目１ａを跨いで表示する場合＞，＜表示パネ ル７に画像を表示する場合＞のそれぞれの場合について、ＣＧＲＯＭ３画像デー タ“Ｂ”を表示ＲＡＭ４に書き込む動作である。

【００２５】 そして、図７に示すように、＜液晶パネル６に画像を表示する場合＞および＜ 表示パネル７に画像を表示する場合＞においては、表示ＲＡＭ４の該表示領域に 対応する記憶領域にＣＧＲＯＭ３に記憶されている１画像分の画像データ（この 例では“Ｂ”）が原型のまま完全な形で書き込まれ、＜液晶パネル６と液晶パネ ル７との継目１ａを跨いで画像を表示する場合＞には、対応する記憶領域に１コ ラム分のデータが圧縮された状態で書き込まれる。

【００２６】 その後、ドライバ５によるダイナミック駆動によって、走査電極Ｃ₁ ，Ｃ₂ ・ ・・に所定の電圧を印加走査するとともに、コラムＭ₈ 〜Ｍ₁₂，Ｍ₁₈〜Ｍ₂₁，Ｍ₂₇ 〜Ｍ₃₁にそれぞれ記憶されている画像データ“Ｂ”を、データ毎にそれぞれ表 示パネル１の対応する信号電極Ｓ₈ 〜Ｓ₁₂，Ｓ₁₈〜Ｓ₂₁，Ｓ₂₇〜Ｓ₃₁に並列的に 出力する。以上の動作によって、表示パネル１に表示画像“Ｂ Ｂ Ｂ”を表示 することができ、その際、図１に示すように表示画像（この例では“Ｂ”）が、 継目１ａを介して液晶パネル６の最終列の画素８ａと液晶パネル７の第１列の画 素８ｂとの間を跨いで表示される場合でも、その表示画像の表示幅を他の領域に 表示する場合と同じ表示幅で表示することができる。

【００２７】

【考案の効果】

以上に詳細に説明したように、本考案に係る液晶表示装置によれば、複数の液 晶パネルを並設して表示パネルを構成した場合において、表示画像がそれぞれの 液晶パネルの継目を跨いで表示される場合においても、その表示画像を他の領域 に表示する場合と同じ表示幅で表示することができるため、所望の表示品質を維 持することができ、文字などの判読に支障をきたすことがない。

【図面の簡単な説明】

【図１】本考案が適用された液晶表示装置の表示パネル
の正面図である。

【図２】表示パネルの駆動回路ブロック図である。

【図３】表示パネルの内部構成を一部切欠して示した正
面図である。

【図４】表示パネルの拡大横断面図である。

【図５】表示データ記憶手段への書き込み動作を示すフ
ローチャートである。

【図６】画像データ発生手段の構成説明図である。

【図７】表示データ記憶手段の構成説明図である。

【符号の説明】

１ 表示パネル １ａ 継目 ２ 中央処理装置（制御回路） ３ ＣＧＲＯＭ（画像データ発生装置） ４ 表示ＲＡＭ（表示データ記憶手段） ５ ドライバ ６，７ 液晶パネル ８ 画素 ８ａ 最終列の画素 ８ｂ 第１列の画素

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 複数の画素がマトリクス状に配列されて
   いる液晶パネルの複数個を並設して構成してある表示パ
   ネルと、 複数の画像データが記憶されており、当該各画像データ
   を複数のコラムに分割して記憶してある画像データ発生
   手段と、 上記画像データ発生手段から表示すべき上記画像データ
   を読出す制御回路と、 上記表示パネルの表示容量よりも大きい記憶容量を有
   し、上記画像データ発生手段から上記制御回路に読出し
   た上記画像データが上記制御回路を介して書き込まれる
   とともに当該画像データをコラムに分割して記憶する表
   示データ記憶手段と、 上記表示データ記憶手段に書き込まれた上記画像データ
   に基づいて上記表示パネルを駆動するドライバとを備
   え、 上記表示パネルは、１つの上記液晶パネルの最終列の画
   素とそれに隣接する他の上記液晶パネルの第１列の画素
   との間のピッチが上記画素の配列ピッチの２倍に設定さ
   れており、 上記制御回路は、上記画像データ発生手段から読出した
   上記画像データの表示領域が上記最終列の画素と上記第
   １列の画素とを含まないときには、当該画像データを上
   記画像データ発生手段に記憶されている原型のまま上記
   表示データ記憶手段に書き込み、上記画像データ発生手
   段から読出した上記画像データの表示領域が上記最終列
   の画素と上記第１列の画素とを含むときには、当該画像
   データを上記画像データ発生手段に記憶されている原型
   から１コラムデータ分だけ圧縮した状態で上記表示デー
   タ記憶手段に書き込むことを特徴とする液晶表示装置。