JPH02133843A - メモリエラー検出方式 - Google Patents
メモリエラー検出方式Info
- Publication number
- JPH02133843A JPH02133843A JP63288399A JP28839988A JPH02133843A JP H02133843 A JPH02133843 A JP H02133843A JP 63288399 A JP63288399 A JP 63288399A JP 28839988 A JP28839988 A JP 28839988A JP H02133843 A JPH02133843 A JP H02133843A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- address
- circuit
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサシステム等に用いられるメ
モリエラー検出方式に関する。
モリエラー検出方式に関する。
（従来の技術）
マイクロプロセッサを使用したコンピュータシステムに
おいては、メモリに格納されているデータを読み出した
とき、なんらかの原因によりこのデータが格納したデー
タと異なっていることがある。
おいては、メモリに格納されているデータを読み出した
とき、なんらかの原因によりこのデータが格納したデー
タと異なっていることがある。
このため、従来からこのようなコンピュータシステムに
おいては、誤ったデータが用いられることを防止するた
めに、パリティチエツク方式などを用いたエラー検出回
路を設け、パリティエラーが発生したとき実行中の処理
を中断しエラーの発生を表示を実行するようにしている
。
おいては、誤ったデータが用いられることを防止するた
めに、パリティチエツク方式などを用いたエラー検出回
路を設け、パリティエラーが発生したとき実行中の処理
を中断しエラーの発生を表示を実行するようにしている
。
しかしながらこのようなマイクロプロセッサシステムに
設けられているエラー検出回路は、エラーの有無を判定
するのみで、その後のエラー処理及び復旧処理に有効な
情報を提供するものではなかった。
設けられているエラー検出回路は、エラーの有無を判定
するのみで、その後のエラー処理及び復旧処理に有効な
情報を提供するものではなかった。
このため、オペレータがエラー処理する際、メモリ内の
各番地を最初からチエツクしてエラー発生箇所やエラー
内容を検査しなければならず、エラーの復旧に手間取る
という問題があった。
各番地を最初からチエツクしてエラー発生箇所やエラー
内容を検査しなければならず、エラーの復旧に手間取る
という問題があった。
また、回路の経年変化等に基づいて性能劣化等でメモリ
のエラー箇所が数千回に１回程度のエラー発生率である
ときには、オペレータがエラー箇所をチエツクしたとき
正常に動作して、エラー箇所を発見できないこともあっ
た。
のエラー箇所が数千回に１回程度のエラー発生率である
ときには、オペレータがエラー箇所をチエツクしたとき
正常に動作して、エラー箇所を発見できないこともあっ
た。
（発明の目的）
本発明は上記の事情に鑑みてなされたものであって、簡
単な構成によってメモリエラーの発生箇所を特定するこ
とができ、これによってエラーを早期に復旧させること
ができるメモリエラー検出方式を提供することを目的と
している・。
単な構成によってメモリエラーの発生箇所を特定するこ
とができ、これによってエラーを早期に復旧させること
ができるメモリエラー検出方式を提供することを目的と
している・。
（発明の概要）
上記の問題点を解決するために本発明によるメモリエラ
ー検出方式においては、マイクロプロセッサによって読
み出されるメモリ内容にエラーが発生したとき、これを
検知してこのときのアドレス信号値を保持し、後でエラ
ー発生番地がわかるようにすることを特徴としている。
ー検出方式においては、マイクロプロセッサによって読
み出されるメモリ内容にエラーが発生したとき、これを
検知してこのときのアドレス信号値を保持し、後でエラ
ー発生番地がわかるようにすることを特徴としている。
（実施例）
第１図は本発明によるメモリエラー検出方式の一実施例
を適用したマイクロプロセッサシステムの一例を示すブ
ロック図である。
を適用したマイクロプロセッサシステムの一例を示すブ
ロック図である。
この図に示すマイクロプロセッサシステムはシステムの
中心となるＣＰＵＩと、このＣＰＵＩから出力されるア
ドレス信号の上位数ビットをデコードしてチップセレク
ト信号Ｃ８１〜ＣＳ ｎを１つだけ生成するアドレスデ
コーダ２と、複数のメモリチップ３８〜３ｎを有し前記
アドレスデコーダ２から出力されるチップセレクト信号
と前記アドレス信号の残りビットによってメモリチップ
の１つが選択されてその内部の番地が読出し・書込み可
能になるメモリ部４と、前記各メモリチップ３ａ〜３ｎ
のいずれかにエラーが発生したときこれを検知してその
ときのアドレス信号値を保持するエラー検出部５とを備
えている。
中心となるＣＰＵＩと、このＣＰＵＩから出力されるア
ドレス信号の上位数ビットをデコードしてチップセレク
ト信号Ｃ８１〜ＣＳ ｎを１つだけ生成するアドレスデ
コーダ２と、複数のメモリチップ３８〜３ｎを有し前記
アドレスデコーダ２から出力されるチップセレクト信号
と前記アドレス信号の残りビットによってメモリチップ
の１つが選択されてその内部の番地が読出し・書込み可
能になるメモリ部４と、前記各メモリチップ３ａ〜３ｎ
のいずれかにエラーが発生したときこれを検知してその
ときのアドレス信号値を保持するエラー検出部５とを備
えている。
前記エラー検出部５は前記ＣＰＵＩから出力されるアド
レス信号を所定時間（例えば、次のアドレス信号が出力
されまでの時間）だけ伸長するアドレス伸長回路６と、
前記各メモリチップ３ａ〜３ｎに入出力されるデータ信
号のパリティチエツク（又は他のチエツク）を行なって
前記各メモリチップ３ａ〜３ｎのいずれかにメモリエラ
ーが発生したときこれを検出してエラー検出信号を発生
するエラー検出回路７と、このエラー検出回路７からエ
ラー検出信号が出力されたとき前記アドレス伸長回路６
が保持しているアドレス信号を取り込んでラッチするア
ドレスラッチ回路８と、このアドレスラッチ回路８によ
ってラッチされているアドレス信号を前記ＣＰＵＩやデ
コーダ等の他の回路に供給するゲート回路９とを備えて
いる。
レス信号を所定時間（例えば、次のアドレス信号が出力
されまでの時間）だけ伸長するアドレス伸長回路６と、
前記各メモリチップ３ａ〜３ｎに入出力されるデータ信
号のパリティチエツク（又は他のチエツク）を行なって
前記各メモリチップ３ａ〜３ｎのいずれかにメモリエラ
ーが発生したときこれを検出してエラー検出信号を発生
するエラー検出回路７と、このエラー検出回路７からエ
ラー検出信号が出力されたとき前記アドレス伸長回路６
が保持しているアドレス信号を取り込んでラッチするア
ドレスラッチ回路８と、このアドレスラッチ回路８によ
ってラッチされているアドレス信号を前記ＣＰＵＩやデ
コーダ等の他の回路に供給するゲート回路９とを備えて
いる。
そして、メモリチップ３ａ〜３ｎが正常に動作している
ときには、エラー検出部５のエラー検出回路７がエラー
検知信号を発生しないので、アドレスラッチ回路８はラ
ッチ動作を行なわない。
ときには、エラー検出部５のエラー検出回路７がエラー
検知信号を発生しないので、アドレスラッチ回路８はラ
ッチ動作を行なわない。
また、メモリチップ３８〜３ｎのいずれかにメモリエラ
ーが発生すれば、エラー検出回路７はこれを検知してエ
ラー検知信号を発生する。これによって、アドレスラッ
チ回路８がラッチ動作を行なってアドレス伸長回路６か
ら出力されているアドレス信号（エラーが発生したとき
の読出し番地を示すアドレス信号）をラッチするととも
に、ゲート回路９を介してこれを前記ＣＰＵＩやデコー
ダ等の他の回路に供給する。
ーが発生すれば、エラー検出回路７はこれを検知してエ
ラー検知信号を発生する。これによって、アドレスラッ
チ回路８がラッチ動作を行なってアドレス伸長回路６か
ら出力されているアドレス信号（エラーが発生したとき
の読出し番地を示すアドレス信号）をラッチするととも
に、ゲート回路９を介してこれを前記ＣＰＵＩやデコー
ダ等の他の回路に供給する。
このようにこの実施例においては、メモリチップ３ａ〜
３ｎのいずれかにメモリエラーが発生すれば、このとき
のアドレス信号値をラッチするようにしているので、後
で必要に応じてその内容を表示すればどのメモリチップ
のどの部分がエラーを発生したのか容易に知ることがで
き、これによってエラーを早期に復旧させることができ
る。
３ｎのいずれかにメモリエラーが発生すれば、このとき
のアドレス信号値をラッチするようにしているので、後
で必要に応じてその内容を表示すればどのメモリチップ
のどの部分がエラーを発生したのか容易に知ることがで
き、これによってエラーを早期に復旧させることができ
る。
（発明の効果）
以上説明したように本発明によれば、簡単な構成によっ
てメモリエラーの発生を検出することができるとともに
、どのメモリチップがエラーを発生したのか判定するこ
とができ、これによってエラーを早期に復旧させること
ができる。
てメモリエラーの発生を検出することができるとともに
、どのメモリチップがエラーを発生したのか判定するこ
とができ、これによってエラーを早期に復旧させること
ができる。
第１図は本発明によるメモリエラー検出方式の一実施例
を適用したマイクロプロセッサシステムの一例を示すブ
ロック図である。 １・・・マイクロプロセッサ（ＣＰＵ） 、３ａ〜３ｎ
・・・メモリチップ、５・・・エラー検出部。 特許出願人 東洋通信機株式会社
を適用したマイクロプロセッサシステムの一例を示すブ
ロック図である。 １・・・マイクロプロセッサ（ＣＰＵ） 、３ａ〜３ｎ
・・・メモリチップ、５・・・エラー検出部。 特許出願人 東洋通信機株式会社
Claims (1)
- （１）マイクロプロセッサによってメモリから読み出さ
れるデータにエラーが発生したとき、これを検知してこ
のときのアドレス信号値を保持し、必要に応じて表示す
ることを特徴とするメモリエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288399A JPH02133843A (ja) | 1988-11-15 | 1988-11-15 | メモリエラー検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288399A JPH02133843A (ja) | 1988-11-15 | 1988-11-15 | メモリエラー検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02133843A true JPH02133843A (ja) | 1990-05-23 |
Family
ID=17729706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288399A Pending JPH02133843A (ja) | 1988-11-15 | 1988-11-15 | メモリエラー検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02133843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200417A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | メモリエラー検出装置 |
-
1988
- 1988-11-15 JP JP63288399A patent/JPH02133843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200417A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | メモリエラー検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08161234A (ja) | プロセッサにより処理される指令の線形シーケンス実行保護方法及び装置 | |
| JPS6222199B2 (ja) | ||
| JPH02133843A (ja) | メモリエラー検出方式 | |
| JPH0316655B2 (ja) | ||
| US7954042B2 (en) | Check testing of an address decoder | |
| JP3154853B2 (ja) | イリーガルメモリアクセス検出方式 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| US6473722B1 (en) | Compact fault detecting system capable of detecting fault without omission | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPS60181947A (ja) | メモリ診断方式 | |
| JPH1196012A (ja) | 分散制御装置 | |
| JP2002073375A (ja) | マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法 | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| CN101201773B (zh) | 储存装置的数据保护方法 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPS62169245A (ja) | デ−タ処理方式 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPH04239923A (ja) | ソフトビジブルレジスタのエラー回復方式 | |
| JP2000122887A (ja) | ハードウェア異常検出方法 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH05113936A (ja) | メモリエラー検出方法 | |
| JPH05324396A (ja) | プログラム走行履歴記録方式 | |
| JPH05165735A (ja) | パリティエラー発生メモリ素子の識別方式 |