JPH0720096B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、情報処理システムに関し、具体的には、チャ
ネル−周辺制御装置間直列データ交換リンクを介してプ
ロセッサと遠隔周辺装置との間でデータを通信する情報
処理システムに関する。

B.従来技術 従来技術では、直列データ伝送リンクを介してプロセッ
サ・チャネルと周辺装置との間でデータを伝送する情報
処理システムは多数ある。こうした情報処理システムの
うちで、本発明者の目についたものは下記の特許及び発
表に係るシステムである。

「バイトオリエンテッドDC平衡8B/10B区分ブロック伝送
コード（Byte Oriented DC Balanced 8B/10B Partition
ed Block Transmission Code）」と題する米国特許第44
86739号は、効率よくエラーが回復できるようにデータ
を有効に伝送するための復号器及びDC平衡コードを記載
している。上記特許が教示しているコードならびにコー
ド化法及び復号法は、本明細書に記載する本発明の好ま
しい実施例の一部を実施するのに有効に使用できる。

米国特許第4642629号は、コンピュータと周辺装置など
の並列チャネル装置間の接続用の論理機構システムを記
載している。

上記特許は、一般的に直列データ・リンクを介するデー
タ伝送を記載しているが、本明細書で教示し特許請求す
るような、情報処理システムにおける複数文字フレーム
・コード化直列データ伝送を教示も示唆もしていない。

米国特許第4366478号は、ワードごとに並列なデータ信
号を送受信し、並列データ信号を直列データに変換し、
直列データ信号を分岐構成に接続された制御装置に送信
する信号送受信システムを開示している。並列データ信
号の受信時の外部制御モードと内部制御モード、シミュ
レーション・モード、及び並列データのメモリ・バッフ
ァへの書込みタイミングと、その並列データを直列デー
タに変換するためのデータの読取りタイミングとの間で
の競合状況の防止も記載されている。

上記特許は、本明細書で記載し特許請求するような情報
処理システムにおける複数文字フレーム・コード化直列
データ伝送を教示してない。

米国特許第4683567号は、変更が必要になるまで連続し
て伝送される関連する信号メッセージに対応する選択さ
れた固有のＮビット・コードの伝送を含む、直列チャネ
ル上でのディジタル通信用の非同期信号システムを記載
している。受信端にある復号論理機構が、送信されたコ
ード・ワードの開始を参照せずに各信号ビット間隔中に
新しい１群の信号ビットを検査して、各信号ビット間隔
中に、どの信号メッセージが検査されたかについて決定
を行なう。

上記特許は、直列チャネルを介するコード化データの直
列伝送を教示しているが、本明細書で教示し特許請求す
るような、直列データ・リンクを介するコード化データ
の複数文字フレームの伝送を教示も示唆もしていない。

米国特許第4688226号は、受信側でのディジタル信号の
回復を改善するために、コード・エラーを送信されるデ
ィジタル信号にオーバーレイする方法及び装置を教示し
ている。

上記特許は、一般的に直列データ・リンクを介するデー
タのコード化伝送を開示しているが、本明細書で教示し
特許請求するような、コード化データの複数文字フレー
ム伝送を教示も示唆もしていない。

米国特許第4698809号は、冗長コード化２進データのチ
ャネル別直列伝送用の別の方法及び装置を主としてその
結果を実現するためのコード化方式に焦点を合わせて教
示している。

上記特許は、本明細書で教示し特許請求するような、情
報処理システムにおけるコード化データの複数文字フレ
ームの効率がよくエラーの影響を受けにくい伝送を教示
も示唆もしていない。

米国特許第4712176号は、周辺制御装置データ経路への
チャネルをもつ情報処理システムにおいて、このような
システム中で装置制御装置とチャネルの距離を延長する
ためにデータ・ストリーミング及びデータ・インターロ
ック・データ転送モードを処理する方法及び装置を備え
た、直列チャネル・インターフェースを記載している。

上記特許は、本明細書の出願人に譲渡されており、従来
技術の直列チャネル制御装置インターフェースの装置及
び方法の代表である。しかし、上記特許は、本明細書で
教示し特許請求するような、コード化データのエラーの
影響を受けにくい複数文字フレーム直列データ伝送を教
示も示唆もしていない。

IBMテクニカル・ディスクロージャ・ブルテン、Vol.1
9、No.8、1977年１月、p.3139に所載の「直列チャネル
／入出力インターフェース（Serial Channel to I/O In
terface）」は、本発明の好ましい実施例に関して記載
されているのとほぼ同じインターフェース・プロトコル
を利用して、情報処理システムにおいてチャネルと装置
制御装置の間で直列データ・リンクを介してデータを伝
送する従来技術のシステムであり、データを生成し、そ
れぞれフラグとそれに続く直列化データを含む、フレー
ムと呼ばれるパケットの形でデータを直列リンクを介し
て伝送する。

しかし、上記の発表論文は、本明細書で記載し特許請求
するような、直列データ・リンクを介する複数文字フレ
ーム・コード化データの伝送を教示も示唆もしていな
い。

IBMテクニカル・ディスクロージャ・ブルテン、Vol.2
8、No.11、1986年４月、p.4735には、WRAP及び強制使用
禁止メッセージによる直列データ・フレーム伝送、及び
STATUS INをもつMARK ０ INに対する特殊処理のため
の従来技術の書式が記載されている。この発表論文は、
チャネル制御装置通信システムで通常のデータ転送の外
部で発生する特殊な状況用のフレーム書式を記載してい
る。

上記の発表論文は、一般的に直列データ転送フレーム構
造を記載しているが、本明細書で記載し特許請求するよ
うな、エラーの影響を受けにくい複数文字フレーム直列
伝送を教示も示唆もしていない。

情報処理システムにおいてチャネルと装置制御の間で直
列データ・リンクを介してデータを通信する従来技術の
システムは多数あるが、本発明者にとって既知の従来技
術のどれも、本明細書で記載し特許請求するような、本
発明の独自かつ新規な特徴及び利点を教示も示唆もして
いない。

C.発明の要旨 したがって、本発明は、直列データ・リンクを介してデ
ィジタル・データの通信を行なって、情報処理システム
において周辺装置制御装置を動作させることができる、
チャネルからの距離を延ばすことができるシステムを提
供しようとするものである。この情報処理システムは、
プロセッサ、プロセッサと１つまたは複数の周辺装置制
御装置との間で通信するための１本または複数のチャネ
ル、所定の通信プロトコルにしたがって前記チャネルか
らの信号に応答して１つまたは複数の周辺装置を制御す
る１つまたは複数の周辺装置制御装置、及び前記チャネ
ルの１つと前記の１つまたは複数の周辺装置制御装置と
の間に接続され、前記チャネルと前記制御装置の間の通
信の範囲を延長する、直列データ・リンク・アダプタを
含む。前記アダプタはさらに、直列データ・リンクを介
して互いに通信する第１及び第２のサブアダプタを含
み、各サブアダプタは、送信部がわに、それぞれ前記チ
ャネルと前記周辺装置制御装置から受け取った、前記所
定のプロトコルに合致する信号に応答するフレーム生成
手段を含み、前記フレーム生成手段は、それが受け取っ
た制御信号に応答して１つまたは複数の固有フレーム開
始文字を生成する手段を含む。さらに各サブアダプタは
送信部がわに前記直列データ・リンクを介して伝送され
る際に単一ビット・エラー及び２重ビット・エラーによ
り誤って開始文字を生成しないように、前記開始文字に
対してエラーの影響を受けにくい関係をもつ、所定のア
イドル文字を生成する手段、前記直列データ・リンクを
介して効率よくエラーのない伝送が行なえるようにデー
タをコード化する符号器、前記コード化データを並列書
式から直列書式に変換する直列化機構、前記直列データ
・リンクを介して直列化されたコード化データを伝送す
るリンク・インターフェース及びドライバ手段を含み、
さらに、前記サブアダプタの受信部に、前記コード化直
列データを受信する受信装置、前記直列コード化データ
を並列書式に変換する非直列化機構、ディジタル・デー
タをエラーを含まない形で回復する復号器、及び前記１
つまたは複数の周辺装置制御装置に伝送するため前記所
定のプロトコルでデータ信号及び制御信号を再構築する
インターフェース・アダプタ手段を含む。

本発明の利点は、すべての制御信号及びデータ信号が単
一の複数文字フレームに結合されるという、情報処理シ
ステムにおいて直列データ・リンクを介してデータを伝
送することである。

本発明の他の利点は、開始文字及びアイドル文字が、直
列データ・リンクを介してIDLE文字を伝送する際に単一
及び２重ビット・エラーにより誤った開始文字の検出が
行なわれないように選択され生成されることである。

D.実施例 第１図を参照して、本発明を具体化した情報処理システ
ム10について説明する。

メインフレームIBMモデル3090−200E処理システムなど
のプロセッサ12が、周辺装置30、32、34などと通信する
ために１つまたは複数のチャネル14に接続されている。
このチャネルは、標準のチャネル／制御装置インターフ
ェースを介して装置制御装置24、26、28などと通信す
る。このインターフェースは、インターナショナル・ビ
ジネス・マシーン社の出版物「IBMシステム/360及びシ
ステム/370入出力チャネル／制御装置インターフェー
ス、OEM情報（IBM System/360 and System/370 I/O Int
erface Channel to Control Unit Original Equipment
Manufacturers Information）」、資料番号GA22−6974
−08に詳細に記載されている。このインターフェース
は、前掲の1977年１月発行のIBMテクニカル・ディスク
ロージャ・ブルテン所載の論文及び米国特許第4712176
号を含む多くの従来技術の参照文献に記載されている。
こうして記載された標準のシステム370チャネル・イン
ターフェースは、SERVICE OUT、DATA OUT、ADDRESS OU
T、COMMAND OUT、OP OUT、HOLD OUT、SELECT OUT、SUPP
RESS OUT、SERVICE IN、DATA IN、ADDRESS IN、STATUS
IN、OP IN、REQUEST IN、DISCONNECT IN、SELECT INな
どタグと呼ばれることもある多数の制御線を含む並列イ
ンターフェースである。チャネルから制御装置にデータ
を伝送する出力バス（Bus Out）及びチャネルから制御
装置にデータを伝送する入力バス（Bus In）と呼ばれる
８ビット・データ・バスもある。上記の論文及び米国特
許は共に、さらに有線通信によって課される、チャネル
から装置制御装置までの距離に関する制限を論じてい
る。

ここで、距離の制限及びチャネル／制御装置入出力並列
インターフェース動作についてさらに論じるために上記
特許及び論文を参照する。

チャネル14は、上記の標準のチャネル制御装置入出力並
列インターフェースを介して、線15、22上で制御装置2
4、26、28と通信する。線15はチャネル／制御装置イン
ターフェースのチャネル14側端部を表し、線22はチャネ
ル／制御装置インターフェースの制御装置側端部を表
す。直列データ・リンク・アダプタ17は、線15上のある
位置にあるインターフェースと線22上の別の位置にある
インターフェースを接続して、プロセッサ及びチャネル
から制御装置及び装置までの最大距離を延長させる。直
列データ・リンク・アダプタ17は、チャネル側端部にサ
ブアダプタ16、制御装置側端部にサブアダプタ20の２つ
のサブアダプタを含む。２つのサブアダプタは、光ファ
イバ２重経路18などの直列リンクによって接続される。
本明細書ではサブアダプタ16をサブアダプタＡとも呼
び、サブアダプタ20をサブアダプタＢとも呼ぶ。

第２図を参照して、サブアダプタ16と20を含む直列デー
タ・リンク・アダプタ17についてより詳細に説明する。

第２図の構成図を見るとわかるように、サブアダプタ16
と20の構造はほぼ同じであることに留意されたい。ただ
し、サブアダプタ16におけるデータ・フローは、直列デ
ータ・リンク18に通じるチャネルから、線18OUT（アウ
トバウンド・データ伝送を示す）上のリンク18及びサブ
アダプタ20の受信部を介し、制御装置側端部にあるイン
ターフェース22に向かう。インバウンド線上のデータ・
フローは、制御装置側端部にある並列インターフェース
22からサブアダプタ20の送信部を介してデータ・リンク
・インバウンド経路18INに沿ってサブアダプタ16の受信
部を介して線15上のチャネル・インターフェースに向か
う。各サブアダプタの機能はほぼ同じで、各サブアダプ
タは２重動作のために送信部と受信部をもつので、サブ
アダプタの説明ではその共通の機能は、共通の数字にサ
ブアダプタ16の機能を表す場合は英字Ａをつけ、サブア
ダプタ20の機能を表す場合は英字Ｂをつけて識別する。

各サブアダプタの機能が何であるか及びそれらが互いに
どう関係するかは、データ経路についての以下の説明か
ら明らかになるはずである。

並列形式のデータが、並列インターフェース15、22を介
してフレーム生成論理機能40A、40Bに提示され、そこで
送信のため複数文字フレームに変換される。フレーム生
成論理機能については、後で第３図を参照してより詳細
に説明する。次いで複数文字フレームは、符号器50A、5
0Bによって符号化される。これらの符号器は、上記の米
国特許第4486739号に教示されているような、符号器及
びDC平衡8/10伝送コードによって効率よく実施される。
この特許を引用により本明細書に組み込む。コード化フ
レームは、直列機構60A、60Bによって直列化される。こ
れらの直列化機構は、当技術分野で周知のどの並列／直
列変換器で実施してもよい。次に、直列複数文字フレー
ムは、本発明の好ましい実施例では光データ・リンク18
を介して伝送するために、送信装置70Aによって電気信
号から光信号に変換され、光データ・リンク18を介して
もう一方のサブアダプタ20、16の受信装置80A、80Bに伝
送される。受信装置80A、80Bは、非直列化機構90A、90B
に提示するため光信号を電気信号に変換する。この非直
列化機構は、直列化機構と同様に、当技術分野で周知の
直列／並列変換器の形であり、本明細書ではこれ以上説
明しない。並列形式の受信データは、復号器100A、100B
によって復号される。これらの復合器は、上記の米国特
許第4486739号に記載された符号器と対になるものであ
る。復号されたフレームは、次にインターフェース再構
築論理機構110A、110Bによって作用を受け、そこで、チ
ャネル／制御装置インターフェースのプロトコルに再変
換される。インターフェース再構築論理機構について
は、後で第４図に関してより詳細に説明する。

直列データ・リンク・アダプタのインバウンド・データ
経路は、実質的に上述のアウトバウンド経路の鏡面イメ
ージである。信号とデータは制御装置24などから標準イ
ンターフェース22に現れ、サブアダプタ16に関して上述
したフレーム生成論理機構40Aとほぼ同じフレーム生成
論理機構40Bに送られる。次に複数文字フレーム情報
は、符号器50Bに渡されて、上記の米国特許第4486739号
に記載されている8/10コードなど適切な走行長コードで
符号化される。符号化されたフレームは、次に直列化機
構60Bによって直列化され、送信装置70Bによって光信号
に変換されて、インバウンド直列データ・リンク18INを
介してサブアダプタ16に送られる。サブアダプタ16のイ
ンバウンド部分は、サブアダプタ20の受信装置80Bと同
じ機能を実行する受信装置80A、及びサブアダプタ20の
対応する機能90B、100B、110Bと同じ機能を実行する非
直列化機構90A、復号器110A、インターフェース再構築
論理機構110Aを含む。

周知の要素についての不必要な説明を省くために、送信
装置70A、70B及び受信装置80A、80Bを含む光学素子につ
いてはこれ以上説明しない。これらの素子は、AT＆Ｔモ
デルODL200送受信機対などいくつかの供給元から市販さ
れている。ただし、本発明の範囲内で適切な送信装置と
受信装置を備えたどんな直列データ・リンクでも利用で
きるので、本発明の好ましい実施例の直列データ・リン
ク構造に必要な要素は、特許請求の範囲に記載した本発
明にとって不可欠のものではない。

同様に、符号器50A、50B及び復号器100A、100Bについて
は、本明細書ではこれ以上説明しないが、本発明の好ま
しい実施例では、本明細書に組み込んだ上記の米国特許
第4486739号に示されているような8/10DC平衡コードを
使用したフラナシェクとウィドーのコード化方式を使用
する。本明細書に組み込んだ上記の特許はコード化方式
及び符号器を開示しているが、上記特許にしたがって第
１図に示した符号器の機能を反転して復号器を実施する
ことは、当業者の技能の範囲内に十分に含まれることに
留意されたい。

また、本特許は、第１の要素Ｋで識別される12の文字に
対する特別の特性を認識して識別し、これらの特殊Ｋ文
字から本発明のエラーの影響を受けにくい特性が導かれ
ることに留意されたい。

直列化機構60A、60B及び非直列化機構90A、90Bは、様々
な直列／並列変換器及び並列／直列変換器のどれで実施
してもよい。それらはすべて当分野で周知であり、その
実施のために発明が必要ではない。

次にフレーム生成論理機構40A、40Bについて、第３図を
参照してより詳細に説明する。

線15/22上の標準入出力インターフェースは、線152上の
１群の制御信号またはタグ信号と、線151上のデータ・
バスを含む。これらのタグ及びバス線は、複数ビット・
ラッチ154中でラッチされる。また、タグ線は、タグ状
態の変化を示す立上りと立下りのタグ信号を検査するタ
グ変更検出器156に接続されている。タグ変更検出器156
は、文字伝送制御ブロック158を制御し、文字伝送制御
ブロック158はバス及びタグ・ラッチ154とバッファ・ラ
ッチ160、162のゲート入力、ならびにマルチプレクサ16
4と符号器50A、50Bを制御する。ラッチ160と162は共に
バッファ・ラッチ162に記憶された前のフレームが伝送
される間に、ラッチ160などのラッチに１つのフレーム
をロードさせる。

バッファ・ラッチ160と162は、フレームを１組のバッフ
ァ・ラッチ160または162に記憶し、エラーを含まないデ
ータ伝送が行なわれるようにそのフレームを２度伝送す
ることにより、冗長フレーム伝送にも使用できる。

次に第5A図を参照して、本発明による直列データ伝送の
ための複数文字フレーム構造を、フレーム生成論理機構
40A、Ｂに関して説明する。第5A図に示すアウトバウン
ド・フレームは、上記の米国特許第4486739号の表３に
示されている12個の特殊Ｋ文字の１つに専用の５ビット
を有する第１の文字を含む。最初の８ビット文字の次の
３ビットは、Ｋ文字定義の後半部に当たり、その文字が
アイドル文字か、エラー・アイドル文字か、それとも可
能ないくつかの開始文字の１つであるかどうかを決定す
る。第３図を見るとわかるように、K28.5として定義さ
れたアイドル文字がラッチ166に事前記憶され、K29.7と
して定義されたエラー・アイドル文字がラッチ168に記
憶されている。これらの文字は、それぞれマルチプレク
サ164の１組の入力線に、文字伝送制御ブロック158の制
御下で伝送すべく選択される８ビットを提示する。たと
えば、同期はずれ信号を線172上で受け取ると、文字伝
送制御ブロック158は、マルチプレクサ164に、ラッチ16
8からのエラー・アイドル文字とラッチ166からのアイド
ル文字をシーケンスとして組み合わせることを選択させ
る。たとえば、３文字のエラー・アイドル・シーケンス
では、送られた１つのエラー・アイドル文字の後に２つ
のアイドル文字が続く。すなわち、文字伝送制御ブロッ
ク158は、まずラッチ168からマルチプレクサ164を介し
て符号器50A、50Bにエラー・アイドル文字K29.7をゲー
トし、続いてラッチ166からマルチプレクサ164を介して
符号器50A、50Bにアイドル文字K28.5を２度続けてゲー
トして、３文字のフレーム・アイドル・エラー・シーケ
ンスを形成する。

文字伝送制御ブロック158の動作は、符号器50A、50Bか
らの線176上の伝送バイト・クロックによってシーケン
ス制御がトリガーされる、簡単な状態マシンによって実
施できる。

バッファ160と162にはそれぞれ19ビットが記憶されてい
ることに留意されたい。前述のように、本発明の好まし
い実施例にしたがって使用されるフレーム構造は、コー
ド化前に、フレーム当り合計24ビットの場合、順番に伝
送される３つの８ビト文字を含む。

ここで、SERVICE OUTタグとDATA OUTタグは、アウト
バウンド・フレームの最初の文字の最後の２ビットを占
めており、それに対応して、SERVICE INタグとDATA I
Nタグは、第5B図に示したインバウンド・フレームの最
初の文字の最後の２ビットを占めていることに留意され
たい。開始文字とアウトバウンド・フレーム及びインバ
ウンド・フレーム中の最初の文字中のSERVICE IN/OUT
タグ及びDATA IN/OUTタグの間に潜在的な競合があるの
で、SERVICE OUT/INタグまたはDATA OUT/INタグのど
れがインターフェース上で活動状態であるかどうかに応
じて、４つの異なる文字K28.0、K28.2、K28.4、K28.6の
うちの１つを、開始文字として選択しなければならな
い。たとえば、SERVICE OUTタグまたはDATA OUTタグ
が非活動状態である場合、開始文字K28.0が使用される
可能性が最も高い。

やはり第5A図と第5B図を見るとわかるように、アウトバ
ウンド・フレーム及びインバウンド・フレームの第２の
文字は、それぞれOUTタグ線とINタグを運び、フレーム
の第３の文字はアウトバウンド・フレーム上の８ビット
BUS OUTとインバウンド・フレーム上のBUS INを含
む。

こうして生成されたフレームがコード化され、直列化さ
れ、直列データ・リンクを介して送信され、受信され、
非直列化され、復号された後、標準インターフェース
を、制御装置24、26、28と通信できるように再構築しな
ければならない。インターフェース再構築論理機構110A
と110Bが、この再構築機能を実行するが、後で第４図を
参照して説明する論理機構によって容易に実施できる。

並列文字が復号器100A、100Bによって回復され復号され
たとき、第5A図と第5B図を参照して上記に説明したよう
に、Ｋ文字が線404を介してフレーム制御機構402に送ら
れる。符号器／復号器50A、50B、100A、100B中でエラー
が発生した場合、コード化エラー信号が線406上でフレ
ーム制御機構402に提示される。また、文字が復号され
たとき、文字の８ビットが８ビット・バス410上でデー
タ・ラッチ408に提示され、バイト・クロックが線412を
介してラッチ408及びフレーム制御機構402に提示され
る。各８ビット文字が回復されると、ラッチ408に記憶
された後、フレーム制御機構402の制御下で、それらの
文字は、フレームの第１の文字C1の場合は文字ラッチ41
4、フレームの第２の文字C2ではラッチ416、フレームの
第３の文字C3ではラッチ418という、適切な１組のラッ
チにゲートされる。フレームの比較を実行するために、
第２のフレームが、文字C1の場合は文字ラッチ420、第
２の文字C2では文字ラッチ422、第３の文字C3では文字
ラッチ424に、それぞれ２文字ずつ記憶される。

プロセッサ／制御装置通信で一般に使用される伝送方式
は２種ある。１つの方式は、直列データ・リンク上で単
一フレームを伝送し、各フレームの後にフレーム間に少
なくとも１つのアイドル文字（K28.5）が続くものであ
る。第２の方式は、２重フレームを伝送し、各データ・
フレームが、連続して２度伝送され、２つの同一フレー
ム間でアイドル文字が伝送されないものである。

２重伝送方式を使用する場合、40A、40Bなどのフレーム
生成論理機構中の文字伝送制御ブロック158が、２重フ
レーム伝送モードを識別する信号を受け取り、この信号
を使って、バッファ・ラッチ1160または2162のどちらか
に記憶された19ビットのマルチプレクサ164へのゲート
入力を制御するための、２フレーム方式ラッチが設定さ
れる。２重フレーム伝送方式では、選択されたラッチ16
0または162からの19ビットが、連続したサイクルで２度
マルチプレクサ164にゲートされて、符号化、直列化及
び伝送が行なわれる。次にもう一方のラッチ162または1
60に記憶された次のフレームが連続して２度送られ、以
下同様である。

エラーの影響を受けにくくするために２重フレーム伝送
プロトコルを使用する場合、フレーム比較機構426は、
ラッチ414、416、418に記憶された第１のフレームの24
個の回復されたビットを、それぞれ文字ラッチ420、42
2、424に記憶された第２のフレームの24ビットと比較す
る。フレーム比較機構426は、比較許可線428が活動状態
のとき、フレーム制御機構402の制御下で動作する。比
較許可線が活動状態になるのは、２重フレーム伝送モー
ドを使用しているときだけである。フレーム比較が真の
場合、比較出力線430が、制御ビットの場合は出力ラッ
チ432、タグ線では出力ラッチ434、データ・バスでは出
力ラッチ436に使用可能信号を供給する。フレームの24
ビットは、ラッチ414、416、418からバス438上に出力さ
れる。バス438は、フレーム比較機構426への第１の１組
の入力を供給し、それぞれ制御ラッチ432、タグ・ラッ
チ434及びデータ・バス・ラッチ436のうち当該のものに
接続される。

通常のデータ伝送動作方式では、データ・バスとタグ・
フレームが伝送され、フレーム制御機構402がタグ・ラ
ッチ434とバス・ラッチ436への線440上に使用可能信号
を生成することに留意されたい。

ときには、エラーの判定や保守などのために直列データ
・リンク・アダプタで検査を実施するのが望ましいこと
がある。こうした場合には、直列データ経路全体の保全
性を検査するために循環機能が実行できることが望まし
い。

循環機能は、第5C図に示した制御フレームなどの制御フ
レームを使用して実施される。直列データ・リンク・サ
ブアダプタ16と20は、制御パネル上の制御ボタンに折返
しテスト・ボタンをもつことがある。折返しテスト・ボ
タンを押すと、サブアダプタ16または20で制御フレーム
が生成される。循環ビット（制御フレームの第１の文字
中にWRPとして示される）が所定の状態に設定され、サ
ブアダプタ16と20の間の直列データ・リンクが検査され
る。

また制御フレームは、直列データ・リンクが使用可能に
なる前にその保全性を検査するのにも使用される。リン
クを使用するには、直列データ経路を接続し、サブアダ
プタ16と20に電源を入れ、サブアダプタ20を使用可能に
しなければならない。これらの条件が満たされると、サ
ブアダプタ16が使用可能になる。リンク使用可能スイッ
チをリンク使用可能位置に切り換えると、第5C図の制御
フレームの文字２に示されるような使用可能ビットがオ
ンになった制御フレームが生成される。サブアダプタか
ら戻り制御フレームを受け取ると、リンクの保全性が検
査されて、リンクが論理的に使用可能になる。使用可能
ビットがオンになった制御フレームは、サブアダプタ20
にすべての遠隔制御装置へのシステム・リセットを実施
させ、次いでOP OUTタグを制御フレームでラッチされ
た状態に設定する。

制御フレームは、K28.1またはK28.3の開始文字をもつこ
とによって認識される。

制御フレームが復号された場合、フレーム制御機構402
は、制御ラッチ432への線442に、バス438上に含まれて
いる情報が、タグやデータ情報ではなく制御情報である
ことを示す制御フレーム使用可能信号を生成する。この
制御情報は、検査及び保守のために制御装置24、26、28
などによって使用されるもので、チャネルから周辺装置
へのタグ及びデータの伝送には無関係である。

第３図に関して上述したように、文字K29.7はエラー・
アイドル文字として確立される。エラー・アイドル・シ
ーケンスは、エラー・アイドル文字K29.7とその後に続
く２つのアイドル文字28.5から構成される。したがっ
て、そのシーケンスは、K29.7、K28.5、K28.5となり、
このシーケンスが訂正されるまで線上で繰り返される。
エラー・アイドル検出回路450も、ラッチ408の８ビット
並列出力に接続されている。ラッチ408の出力端に提示
された８ビットがエラー・アイドル状態を表す文字K29.
7である場合、エラー・アイドル検出回路450の出力線で
ある線452上でエラー・アイドル受信信号が活動状態に
なる。

以上、直列アダプタ17の各要素を、参照した発明の好ま
しい実施例に関して説明した。

E.発明の効果 上記に好ましい実施例に関して説明したように、この発
明に係る直列チャネル／制御装置リンクをもつ情報処理
システムは、送信端または受信端で巡回冗長検査（CR
C）論理回路を使用する必要がなく、こうした論理回路
の複雑な構成が不要で、直列リンクを介して伝送しなけ
ればならないビット数を減少させ、情報処理システムの
要素間でエラーの影響を受けにくいデータ通信を実現す
る。

【図面の簡単な説明】

第１図は、本発明の好ましい実施例による直列チャネル
／周辺装置制御装置リンクを含む情報処理システムの構
成図である。 第２図は、第１図の情報処理システムによるチャネルと
周辺装置制御装置の間での通信用の第１及び第２のサブ
アダプタを含む直列データ・リンク・アダプタを示す構
成図である。 第３図は、第２図に示す直列データ・リンク・アダプタ
によるフレーム生成論理機構の構成図である。 第４図は、第２図に示す直列データ・リンク・アダプタ
によるインターフェース再構築論理機構の構成図であ
る。 第5A図は、チャネルから制御装置へのデータ伝送のため
のアウトバウンド・フレーム用の複数文字フレーム構造
の説明図である。 第5B図は、本発明の好ましい実施例による装置制御装置
からチャネルへのデータ及び制御の伝送のための複数文
字インバウンド・フレーム構造の説明図である。 第5C図は、本発明の好ましい実施例による直列データ・
リンクの一方の端部にある第１及び第２のサブアダプタ
間での事前選択された制御信号の伝送のための複数文字
制御フレーム構造の説明図である。 12……プロセッサ、14……チャネル、16……サブアダプ
タ、24、26、28……制御装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ロジヤー・ウイーガンド アメリカ合衆国ニユーヨーク州ポキプシ イ、ラカー・ロード43番地 (72)発明者 リイ・ハーデイ・ウイルソン アメリカ合衆国ニユーヨーク州ポキプシ イ、クリステイ・レーン11番地

Claims (1)

【特許請求の範囲】
1. 【請求項１】直列データ・リンクを介してプロセッサと
   １以上の周辺装置との間で通信されるデータを処理する
   情報処理システムにおいて、 前記データを処理するプロセッサと、 前記プロセッサ及び１以上の周辺装置制御装置の間で通
   信を行う１以上のチャネルと、 所定の通信プロトコルにしたがって前記チャネルからの
   信号に応答して１以上の周辺装置を制御する１以上の周
   辺装置制御装置と、 前記チャネルの１つと前記の１以上の周辺装置制御装置
   との間に接続され、前記チャネルと前記制御装置との間
   の通信の距離を延長する、直列データ・リンク・アダプ
   タとを含み、 前記アダプタはさらに、 直列データ・リンクを介して互いに通信する第１及び第
   ２のサブアダプタを含み、前記サブアダプタはそれぞれ
   送信部及び受信部を含み、 前記各サブアダプタの送信部は、 それぞれ前記チャネル及び前記周辺装置制御装置から受
   け取った、前記所定のプロトコルに合致する信号に応答
   してフレームを生成し、かつ受け取った制御信号に応答
   して１以上の固有フレーム開始文字を生成するフレーム
   生成手段と、 前記開始文字と異なる所定のアイドル文字を生成する手
   段と、 前記直列データ・リンクを介して効率よくエラーのない
   伝送が行えるようにデータをコード化する符号器と、 前記コード化データを並列書式から直列書式に変換する
   直列化機構と、 前記直列データ・リンクを介して直列化されたコード化
   データを伝送する送信手段とを含み、 さらに、前記各サブアダプタの受信部は、 前記直列化されたコード化データを受信する受信装置
   と、 前記直列化されたコード化データを並列書式に変換する
   非直列化機構と、 ディジタル・データをエラーを含まない形で回復する復
   合器と、 前記１以上の周辺装置制御装置に伝送するため前記所定
   のプロトコルでデータ信号及び制御信号を再構築するイ
   ンターフェース・アダプタ手段とを含むことを特徴とす
   る情報処理システム。