JPH07201882A

JPH07201882A - キャリア伝導による導体−絶縁体−半導体（ｃｉｓ）トランジスタ及びその製造方法

Info

Publication number: JPH07201882A
Application number: JP6300883A
Authority: JP
Inventors: Shaikh N Mohammad; シャイフ・ヌール・モハマッド; Robert B Renbeck; ロバート・ブーフ・レンベック; Keith M Walter; キース・ミッチェル・ワルター
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-12-23
Filing date: 1994-12-05
Publication date: 1995-08-04
Anticipated expiration: 2012-07-02
Also published as: EP0660418A2; US5382815A; US5399512A; EP0660418A3; JP2625648B2

Abstract

(57)【要約】（修正有）【目的】Ｓｉ基板上に導体−絶縁体−半導体（ＣＩＳ）
ヘテロ接合トランジスタを形成する。【構成】基板１０２上にｎ型Ｓｉ層１０４を堆積し、こ
れを貫通してトレンチ１０６を形成し、ＳｉＯ_２等の絶
縁体を充填する。Ｓｉ層１０４上にｐ型Ｓｉ_１−ｚＧｅ
_ｚ１１２を堆積する。但し、０．１≦ｚ≦０．９であ
る。このトレンチ上のｐ型Ｓｉ_１−ｚＧｅ_ｚ１１２領域
内にｐ^＋ベース接点領域１１４を画定する。Ｓｉ_１−ｚ
Ｇｅ_ｚ層１１２及びｎ型Ｓｉ層１０４の両方にｎ型ドー
パントをイオン注入してコレクタ領域を形成する。Ｓｉ
_１−ｚＧｅ_ｚ層１１２上に薄い酸化物層１３６を堆積さ
せ、その上にＡｌ、Ｍｇ、Ｍｎ、Ｔｉ等の仕事関数が小
さな金属を選択的に堆積させてエミッタ１３０を画定す
る。エミッタはｐ^＋多結晶Ｓｉでもよい。さらに酸化物
１３６を開口させて、コレクタとベースの接点をそれぞ
れ画定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラ・トランジス
タに関し、より詳細には金属−絶縁体−半導体トランジ
スタに関する。

【０００２】

【従来の技術】当技術分野において、バイポーラ・トラ
ンジスタは知られている。金属−絶縁体−半導体（ＭＩ
Ｓ）トランジスタも当技術分野で知られている。図１
に、従来技術による横型ＭＩＳトランジスタを示す。金
属トランジスタ・エミッタ５２および金属コレクタ５４
と半導体ベース５６との間の、ＳｉＯ₂などの極めて薄
い絶縁体層５０が、ベース５６と、エミッタ５２または
コレクタ５４との間の電流の流れを妨げる。しかし、Ｖ
_beが十分に大きいときは、エミッタ５２が絶縁体５０を
介してベース５６に電子を注入する。さらに、エミッタ
５２とコレクタ５４は、距離ｄ_Bだけ分離する厚い酸化
物５８によって、互いに横方向に絶縁されている。ベー
ス接点６０は、距離ｄの厚いフィールド酸化物６２によ
って、コレクタ５４から分離されている。ベース接点６
０は、ベース５６へのオーム接触を保証する高ドープ領
域６４（Ｐ⁺またはＮ⁺）を貫通している。コレクタ５４
はベース５６に対して逆バイアスされるので、コレクタ
５４の下の薄い酸化物５０において、コレクタ５４本体
からベース５６の表面に電子が流れ、そこに空乏領域
（図示せず）を形成する。この空乏領域は、部分的には
ベースのドーパント・レベルによって決まり、ベース５
６からコレクタ５４への電流を制御する。コレクタ５４
における薄い酸化物の厚さと、ベース・ドーパント・レ
ベルが最適の場合、コレクタが低いレベルで飽和して、
従来のバイポーラ・トランジスタと類似したコレクタ電
流特性を示すことができる。

【０００３】さらに、空乏領域を制御することにより、
コレクタ電流の飽和が制御される。空乏領域を大きくす
ると、コレクタの薄い酸化物を横切る電界（Ｅフィール
ド）が大きくなり、コレクタ電流が増大する。

【０００４】残念ながら、電流利得を制限し、その結果
として横型ＭＩＳトランジスタで実現される性能の改善
を制限する現象がいくつかある。第１に、分流、主にベ
ース−エミッタ間の大きな電流漏れによって、横型ＭＩ
Ｓトランジスタの電流利得が制限される。分流は、エミ
ッタ５２からのキャリアが、水平にコレクタ５４内にで
はなく下方ベース５６内に流れる傾向があるために生じ
る。一部のキャリアは、コレクタ５４内に出るのではな
くベース５６の下側の領域で再結合する。したがって、
ベース電流の一部であるこれらの再結合キャリアは、抵
抗（線形）電流の特性を示し、すなわちベース５６とエ
ミッタ５２の間で分路抵抗の特性を示す。その結果、増
幅されない分流が、電流利得を減少させる。

【０００５】当技術分野では、ヘテロ接合バイポーラ・
トランジスタ（ＨＢＴ）が知られている。ヘテロ接合
は、少なくとも２つの異なる半導体材料からなる少なく
とも２つの層を有する。これらの２つの材料は、伝導帯
及び価電子帯の縁部（それぞれＥ_cとＥ_v）において異な
るエネルギーを有し、異なる電子親和力を有する。した
がって、ヘテロ接合層の界面にバンド・ギャップ・スパ
イク△Ｅ_cおよび△Ｅ_vが生じる。△Ｅ_cと△Ｅ_vは、一方
向（順バイアス方向）の電流を増強し、他方向（逆バイ
アスされた方向）の電流を減少させる。電子は事実上、
伝導電位スパイク△Ｅ_cをトンネル効果で突き抜けるの
で、この増大した順方向電流はトンネル電流としても知
られる。したがって、適切にバイアスされたＨＢＴは、
従来のホモ接合バイポーラ・トランジスタよりも増大し
た直流電流利得を有する。

【０００６】

【発明が解決しようとする課題】本発明の目的は、導体
−絶縁体−半導体トランジスタの直流電流利得を増大さ
せることである。

【０００７】本発明の他の目的は、導体−絶縁体−半導
体トランジスタの性能を改善することである。

【０００８】本発明の他の目的は、導体−絶縁体−半導
体トランジスタにおいて、ベースからエミッタへの分路
抵抗を高めることである。

【０００９】本発明のさらに他の目的は、導体−絶縁体
−半導体トランジスタにおいて、直流電流利得を増大さ
せ、外因性コレクタ抵抗を減少させることである。

【００１０】

【課題を解決するための手段】本発明は、基板層（好ま
しくはシリコン）と、前記基板層上の第１の半導体材料
（好ましくはシリコン）からなる第１の導電層と、前記
第１の導電層上の第２の半導体材料（好ましくはＳｉＧ
ｅ）からなる第２の導電層と、前記第１の導電層中の絶
縁体で満たされた（基板内に達してもよい）トレンチ
と、前記第２の導電層上の薄い酸化物パッドと、前記薄
い酸化物パッド上の（ｐ⁺多結晶シリコンまたは低い仕
事関数の金属電極でもよい）導体（エミッタ）と、前記
第２の導電層上の金属からなる第２の電極（ベース）お
よび第３の電極（コレクタ）とを含む導体−絶縁体−半
導体（ＣＩＳ）トランジスタに関するものである。

【００１１】

【実施例】図２ないし図５は、好ましい実施例における
導体−絶縁体−半導体（ＣＩＳ）トランジスタ製造の諸
段階を示す。まず図２では、半絶縁性または絶縁性の基
板１０２上に、分子線エピタキシ法（ＭＢＥ）や高真空
金属有機化合物化学気相成長法（ＨＶ−ＭＯＣＶＤ）な
ど従来の方法によって、ｎ⁺シリコン層１０４を成長さ
せる。ｎ⁺層１０４は、厚さが１５００〜２５００Åで
あり、１×１０¹⁸〜１×１０¹⁹ｃｍ^-3のドーパント濃度
でｎドープされる。ｎ⁺層１０４を貫いてトレンチ１０
６は形成されるが、トレンチは基板１０２内まで延びて
もよい。好ましくはＳｉ０₂からなる絶縁体層１０８
を、ｎ⁺層１０４の上に成長させまたは堆積させてトレ
ンチを埋める。図３では、絶縁体層１０８がｎ⁺層１０
４の表面から除去され、トレンチ１０６を埋める絶縁体
プラグ１１０が残る。

【００１２】次に、ＭＢＥ法または化学気相成長法（Ｃ
ＶＤ）によって、層１０４とプラグ１１０の上に、厚さ
２００〜５００ÅのＳｉ_1-zＧｅ_z（ただしｚはＧｅのモ
ル分率）の層１１２を成長させる。Ｓｉ_1-zＧｅ_zは、ホ
ウ素などのｐ型ドーパントによって１×１０¹⁵〜１×１
０¹⁶ｃｍ^-3の濃度にドープされ、０．１≦ｚ≦０．９、
好ましくは０．１５≦ｚ≦０．３０である。さらに、ｚ
は、Ｓｉ／Ｓｉ_1-zＧｅ_z界面で量子井戸の深さが最大に
なり、かつ欠陥を最小限に抑えてＳｉ_1-zＧｅ_z層が仮像
的になるように選択する。量子井戸は、Ｓｉ／Ｓｉ_1-z
Ｇｅ_z界面１１６に形成される。領域１１４は、フォト
リソグラフィによって画定し、好ましくはホウ素のｐ型
不純物によって、５×１０¹⁸〜５×１０¹⁹ｃｍ^-3のドー
パント・レベルまでイオン注入する。注入されたドーパ
ントは、９００℃以下の温度で加熱活性化させる。

【００１３】次に、図４では、フォトリソグラフィによ
りエミッタとコレクタを画定する。コレクタ領域１２０
は、フォトリソグラフィによって画定し、好ましくはヒ
素、アンチモン、リンなどのｎ型ドーパントによってイ
オン注入する。このドーパントは、量子井戸内のキャリ
アを抽出するのに十分な深さまで、Ｓｉ_1-zＧｅ_z層１１
２内に垂直方向に注入する。ドーパントは、Ｓｉ層１０
４を通ってコレクタ領域１２０内の基板１０２中にわず
かに拡散してもよい。さらに、低温アニール（９００℃
以下で）を行って注入イオンを活性化し、二次的に再分
布させる。その結果として、ドーパント濃度が５×１０
¹⁸から１×１０¹⁹ｃｍ^-3になることが好ましい。厚さ２
０〜５０Åの絶縁体層を表面１１８上に堆積させ、フォ
トリソグラフィにより選択的に除去して、エミッタ領域
の表面１１８の上に薄い酸化物パッド１２２を残す。

【００１４】次に、図５では、ベース接点とコレクタ接
点とエミッタ電極を画定する。薄い酸化物パッド１２２
上に、ｐ⁺多結晶シリコン、またはアルミニウム、マグ
ネシウム、スズなどの低い仕事関数の金属の層を堆積さ
せてエミッタ１３０を構成し、ＣＩＳトンネル構造１３
０−１２２−１１２が完成する。その代わりに、表面１
１８上に薄い酸化物層を堆積してもよく、その薄い酸化
物層上に導体層を堆積させ、その両方の層をエッチング
して、一度に酸化物パッド１２２とエミッタ１３０を形
成する。ベース接点１３２とコレクタ接点１３４は、任
意の適切な金属、好ましくはアルミニウムから形成され
る。エミッタ１３０が低い仕事関数の金属からなる場合
は、これと同じ低い仕事関数の堆積金属を使って、コレ
クタ接点１３４とベース接点１３２をエミッタ電極１３
０と同時に形成することもできる。一方、正孔伝導ＣＩ
Ｓトランジスタでは、金属でないｐ⁺多結晶シリコンが
好ましい。好ましい実施例では、エミッタ１３０を形成
した後、厚さ２０００Å〜３０００Åの酸化物１３６の
層を堆積させて、露出したＳｉ_1-zＧｅ_z領域を覆う。次
に、層１３６を貫いてベース接点とコレクタ接点を画定
し開口させる。次に、金属を堆積して、ベース接点１３
２とコレクタ接点１３４を形成する。

【００１５】図６は、電子伝導ＣＩＳトランジスタの好
ましい実施例に関する電子エネルギー・バンド図であ
る。図７は、それと対応する、相補形正孔伝導ＣＩＳト
ランジスタの正孔エネルギー・バンド図である。図６の
電子エネルギー・バンド図から明らかなように、エミッ
タ酸化物１２２は高い電位障壁を形成する。この電位障
壁は、トランジスタのベース１１４とエミッタ１３０の
間を分流が流れるのを妨げる。しかし、Ｖ_beが十分に大
きいときは、熱電子がエミッタ酸化物１２２を突き抜け
てＳｉＧｅ層１１２の真性領域に入る。これらの電子は
比較的高速でベースに入るが、ＳｉＧｅ層１１２は高速
のキャリアには薄すぎるので、少数のキャリアだけが再
結合する。この速度のために、キャリアの再結合が減少
するが、量子井戸内の電子が再結合ソースから多少スク
リーニングされるので、キャリアがベースに残る時間が
短くなる。その結果、ベース電流の漏れが低くなり、ま
た直流電流利得が従来技術のトランジスタよりもかなり
高くなる。Ｓｉ／ＳｉＧｅ界面１１６には、正孔伝導Ｃ
ＩＳトランジスタにおける価電子帯量子井戸及び、電子
伝導ＣＩＳトランジスタにおける伝導帯量子井戸とが生
じる。これらの量子井戸は、領域１３８の下にあるＳｉ
／ＳｉＧｅ界面１１６の真性コレクタ領域から外因性コ
レクタ接点１２０への、極めて高い移動度の経路をキャ
リアに提供する。この高移動度の経路により、キャリア
がその経路に沿って送り込まれるために、漏れが抑制さ
れ、その結果として、直流電流利得装置の性能がさらに
改善される。

【００１６】本発明を好ましい実施例に関して説明した
が、特許請求の範囲の趣旨および範囲から逸脱すること
なしに、当業者なら多数の修正および変形を思いつくで
あろう。これらの修正および変形は頭記の特許請求の範
囲に含まれるものである。

【００１７】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００１８】（１）基板層と、前記基板層上の第１の半
導体材料からなる第１の導電層と、前記第１の導電層上
の第２の半導体材料からなる第２の導電層と、前記第２
の導電層上の薄い絶縁性パッドと、前記薄い絶縁性パッ
ド上の第１の電極と、前記第２の導電層上の第２および
第３の電極とを備える、導体−絶縁体−半導体（ＣＩ
Ｓ）トランジスタ。（２）前記第１の導電層中に絶縁性材料で満たされたト
レンチを備える上記（１）に記載のＣＩＳトランジス
タ。（３）ＳｉＧｅ中のＧｅのモル分率をｚとして、前記第
１の半導体材料がシリコン（Ｓｉ）であり、前記第２の
半導体材料がシリコン−ゲルマニウム（Ｓｉ_1-zＧｅ_z）
であることを特徴とする、上記（２）に記載のＣＩＳト
ランジスタ。（４）前記基板層がＳｉであり、前記トレンチがＳｉ０
₂で満たされ、前記薄い絶縁性パッドがＳｉＯ₂の薄いパ
ッドであることを特徴とする、上記（３）に記載のＣＩ
Ｓトランジスタ。（５）前記トレンチが前記第１の導電層を通って前記基
板内に延びることを特徴とする、上記（４）に記載のＣ
ＩＳトランジスタ。（６）０．１≦ｚ≦０．９であることを特徴とする、上
記（３）に記載のＣＩＳトランジスタ。（７）０．１５≦ｚ≦０．３であることを特徴とする、
上記（６）に記載のＣＩＳトランジスタ。（８）第２の導電層が、第１の導電型の領域と第２の導
電型の領域を含み、前記第２の導電型の領域が、前記第
３の金属電極から前記第２の導電層を通って下方に延び
ることを特徴とする、上記（１）に記載のＣＩＳトラン
ジスタ。（９）第２の導電型の領域が、前記第１の導電層内に延
びることを特徴とする、上記（８）に記載のＣＩＳトラ
ンジスタ。（１０）前記第１の導電型がｐ型であり、前記第２の導
電型がｎ型であることを特徴とする、上記（８）に記載
のＣＩＳトランジスタ。（１１）第１の電極がＡｌであることを特徴とする、上
記（１０）に記載のＣＩＳトランジスタ。（１２）第１の電極がＭｎであることを特徴とする、上
記（１０）に記載のＣＩＳトランジスタ。（１３）第１の電極がＭｇであることを特徴とする、上
記（１０）に記載のＣＩＳトランジスタ。（１４）第１の電極がＴｉであることを特徴とする、上
記（１０）に記載のＣＩＳトランジスタ。（１５）ｎ型領域が、前記第１の導電層を通って前記基
板内に延びることを特徴とする、上記（１０）に記載の
ＣＩＳトランジスタ。（１６）ＳｉＧｅ中のＧｅのモル分率をｚとして、前記
第１の半導体材料がシリコン（Ｓｉ）であり、前記第２
の半導体材料がシリコン−ゲルマニウム（Ｓｉ_1-zＧ
ｅ_z）であることを特徴とする、上記（８）に記載のＣ
ＩＳトランジスタ。（１７）前記基板層がＳｉであり、前記トレンチがＳｉ
０₂で満たされ、前記薄い絶縁性パッドがＳｉＯ₂の薄い
パッドであることを特徴とする、上記（８）に記載のＣ
ＩＳトランジスタ。（１８）前記第１の導電型がｎ型であり、前記第２の導
電型がｐ型であることを特徴とする、上記（８）に記載
のＣＩＳトランジスタ。（１９）前記第１の電極が多結晶シリコン・エミッタで
あり、前記第２の電極が金属コレクタ接点であり、前記
第３の電極が金属ベース接点であることを特徴とする、
上記（８）に記載のＣＩＳトランジスタ。（２０）ｐ型領域が前記第１の導電層を通って延びるこ
とを特徴とする、上記（８）に記載のＣＩＳトランジス
タ。（２１）ｐ型領域が前記基板内に延びることを特徴とす
る、上記（１８）に記載のＣＩＳトランジスタ。（２２）ａ）基板上に、第１の半導体材料からなる第１
の層を堆積する段階と、ｂ）前記第１の層にトレンチを形成する段階と、ｃ）前記トレンチを絶縁性材料で満たす段階と、ｄ）前記第１の層上に、第２の半導体材料からなる第２
の層を堆積する段階と、ｅ）前記第２の半導体層上に薄い絶縁性パッドを形成
し、前記薄い絶縁性パッド上に導電性電極を形成する段
階と、ｆ）前記第２の半導体層上に厚い絶縁体層を形成する段
階と、ｇ）前記厚い絶縁体層を貫通する複数の接点を選択的に
形成する段階と、を含む、ＣＩＳトランジスタの製造方
法。（２３）前記薄い絶縁体層を堆積する段階（ｅ）の前
に、ｄ１）前記トレンチ上の前記第２の半導体層内に、第１
の導電型のドーパントを注入する段階を含むことを特徴
とする、上記（２２）に記載のＣＩＳトランジスタの製
造方法。（２４）前記薄い絶縁体層を堆積する段階（ｅ）の前
に、ｄ２）前記開口した複数の接点領域内に第２の導電型の
ドーパントを選択的に注入して、前記第２の半導体層の
表面からその中に拡散させる段階を含むことを特徴とす
る、上記（２３）に記載のＣＩＳトランジスタの製造方
法。（２５）前記第２の導電型のドーパントが、前記第１の
半導体層内に注入されることを特徴とする、上記（２
４）に記載のＣＩＳトランジスタの製造方法。（２６）前記第１の導電型がｎ型であり、前記第２の導
電型がｐ型であることを特徴とする、上記（２４）に記
載のＣＩＳトランジスタの製造方法。（２７）前記第１の導電型がｐ型であり、前記第２の導
電型がｎ型であることを特徴とする、上記（２４）に記
載のＣＩＳトランジスタの製造方法。（２８）前記第１の半導体材料がＳｉであり、前記第２
の半導体材料がＳｉＧｅであることを特徴とする、上記
（２４）に記載のＣＩＳトランジスタの製造方法。（２９）前記導電性電極を形成する段階（ｅ）が、薄い
絶縁性の導体層及び薄い絶縁体層とを選択的にエッチン
グし、エミッタ電極を画定する段階を含むことを特徴と
する、上記（２２）に記載のＣＩＳトランジスタの製造
方法。（３０）導電層を形成する段階（ｅ）が、１）前記第２の半導体層上に薄い絶縁体層を堆積する段
階と、２）前記薄い絶縁体層をエッチングして、パッドを形成
する段階と、３）前記第２の層上に、前記パッドを覆う導電層を堆積
する段階とを含むことを特徴とする、上記（２２）に記
載のＣＩＳトランジスタの製造方法。（３１）前記導電層を堆積する段階（ｅ）の段階３が、
さらに、前記導電層を選択的にエッチングして、前記パ
ッド上でエミッタを画定する段階を含むことを特徴とす
る、上記（３０）に記載のＣＩＳトランジスタの製造方
法。

【００１９】

【発明の効果】量子井戸内の電子が再結合ソースから多
少スクリーニングされるので、キャリアがベースに残る
時間が短くなる。その結果、ベース電流の漏れが低くな
り、また直流電流利得が従来技術のトランジスタよりも
かなり高くなる。量子井戸は、領域１３８の下にあるＳ
ｉ／ＳｉＧｅ界面１１６の真性コレクタ領域から外因性
コレクタ接点１２０への、極めて高い移動度の経路をキ
ャリアに提供する。この高移動度の経路により、キャリ
アがその経路に沿って送り込まれるために、漏れが抑制
され、その結果として、直流電流利得装置の性能がさら
に改善される。

【図面の簡単な説明】

【図１】従来技術のＭＩＳトランジスタの断面図であ
る。

【図２】本発明の好ましい実施例の製造の一段階を示す
図である。

【図３】本発明の好ましい実施例の製造の一段階を示す
図である。

【図４】本発明の好ましい実施例の製造の一段階を示す
図である。

【図５】本発明の好ましい実施例の製造の一段階を示す
図である。

【図６】好ましい実施例によるＣＩＳトランジスタの、
エミッタの下側断面のエネルギー・バンド・ギャップ図
である。

【図７】好ましい実施例によるＣＩＳトランジスタの、
エミッタの下側断面のエネルギー・バンド・ギャップ図
である。

【符号の説明】

１０２基板１０４ｎ⁺シリコン層１０６トレンチ１０８絶縁体層１１０絶縁体プラグ１１２Ｓｉ_1-zＧｅ_z層１１６Ｓｉ／Ｓｉ_1-zＧｅ_z界面１１８表面１２０コレクタ領域１２２酸化物パッド１３０エミッタ１３２ベース接点１３４コレクタ接点１３６酸化物

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロバート・ブーフ・レンベックアメリカ合衆国12580 ニューヨーク州スターツバーグセンター・ロードルート１ボックス214 (72)発明者キース・ミッチェル・ワルターアメリカ合衆国12603 ニューヨーク州ポケプシーロビン・ヒル・ドライブ９

Claims

【特許請求の範囲】

【請求項１】基板層と、前記基板層上の第１の半導体材料からなる第１の導電層
と、前記第１の導電層上の第２の半導体材料からなる第２の
導電層と、前記第２の導電層上の薄い絶縁性パッドと、前記薄い絶縁性パッド上の第１の電極と、前記第２の導電層上の第２および第３の電極とを備え
る、導体−絶縁体−半導体（ＣＩＳ）トランジスタ。
【請求項２】前記第１の導電層中に絶縁性材料で満たさ
れたトレンチを備える請求項１に記載のＣＩＳトランジ
スタ。
【請求項３】ＳｉＧｅ中のＧｅのモル分率をｚとして、
前記第１の半導体材料がシリコン（Ｓｉ）であり、前記
第２の半導体材料がシリコン−ゲルマニウム（Ｓｉ_1-z
Ｇｅ_z）であることを特徴とする、請求項２に記載のＣ
ＩＳトランジスタ。
【請求項４】前記基板層がＳｉであり、前記トレンチが
Ｓｉ０₂で満たされ、前記薄い絶縁性パッドがＳｉＯ₂の
薄いパッドであることを特徴とする、請求項３に記載の
ＣＩＳトランジスタ。
【請求項５】前記トレンチが前記第１の導電層を通って
前記基板内に延びることを特徴とする、請求項４に記載
のＣＩＳトランジスタ。
【請求項６】０．１≦ｚ≦０．９であることを特徴とす
る、請求項３に記載のＣＩＳトランジスタ。
【請求項７】０．１５≦ｚ≦０．３であることを特徴と
する、請求項６に記載のＣＩＳトランジスタ。
【請求項８】第２の導電層が、第１の導電型の領域と第
２の導電型の領域を含み、前記第２の導電型の領域が、
前記第３の金属電極から前記第２の導電層を通って下方
に延びることを特徴とする、請求項１に記載のＣＩＳト
ランジスタ。
【請求項９】第２の導電型の領域が、前記第１の導電層
内に延びることを特徴とする、請求項８に記載のＣＩＳ
トランジスタ。
【請求項１０】前記第１の導電型がｐ型であり、前記第
２の導電型がｎ型であることを特徴とする、請求項８に
記載のＣＩＳトランジスタ。
【請求項１１】第１の電極がＡｌであることを特徴とす
る、請求項１０に記載のＣＩＳトランジスタ。
【請求項１２】第１の電極がＭｎであることを特徴とす
る、請求項１０に記載のＣＩＳトランジスタ。
【請求項１３】第１の電極がＭｇであることを特徴とす
る、請求項１０に記載のＣＩＳトランジスタ。
【請求項１４】第１の電極がＴｉであることを特徴とす
る、請求項１０に記載のＣＩＳトランジスタ。
【請求項１５】ｎ型領域が、前記第１の導電層を通って
前記基板内に延びることを特徴とする、請求項１０に記
載のＣＩＳトランジスタ。
【請求項１６】ＳｉＧｅ中のＧｅのモル分率をｚとし
て、前記第１の半導体材料がシリコン（Ｓｉ）であり、
前記第２の半導体材料がシリコン−ゲルマニウム（Ｓｉ
_1-zＧｅ_z）であることを特徴とする、請求項８に記載の
ＣＩＳトランジスタ。
【請求項１７】前記基板層がＳｉであり、前記トレンチ
がＳｉ０₂で満たされ、前記薄い絶縁性パッドがＳｉＯ₂
の薄いパッドであることを特徴とする、請求項８に記載
のＣＩＳトランジスタ。
【請求項１８】前記第１の導電型がｎ型であり、前記第
２の導電型がｐ型であることを特徴とする、請求項８に
記載のＣＩＳトランジスタ。
【請求項１９】前記第１の電極が多結晶シリコン・エミ
ッタであり、前記第２の電極が金属コレクタ接点であ
り、前記第３の電極が金属ベース接点であることを特徴
とする、請求項８に記載のＣＩＳトランジスタ。
【請求項２０】ｐ型領域が前記第１の導電層を通って延
びることを特徴とする、請求項８に記載のＣＩＳトラン
ジスタ。
【請求項２１】ｐ型領域が前記基板内に延びることを特
徴とする、請求項１８に記載のＣＩＳトランジスタ。
【請求項２２】ａ）基板上に、第１の半導体材料からな
る第１の層を堆積する段階と、ｂ）前記第１の層にトレンチを形成する段階と、ｃ）前記トレンチを絶縁性材料で満たす段階と、ｄ）前記第１の層上に、第２の半導体材料からなる第２
の層を堆積する段階と、ｅ）前記第２の半導体層上に薄い絶縁性パッドを形成
し、前記薄い絶縁性パッド上に導電性電極を形成する段
階と、ｆ）前記第２の半導体層上に厚い絶縁体層を形成する段
階と、ｇ）前記厚い絶縁体層を貫通する複数の接点を選択的に
形成する段階と、を含む、ＣＩＳトランジスタの製造方
法。
【請求項２３】前記薄い絶縁体層を堆積する段階（ｅ）
の前に、ｄ１）前記トレンチ上の前記第２の半導体層内に、第１
の導電型のドーパントを注入する段階を含むことを特徴
とする、請求項２２に記載のＣＩＳトランジスタの製造
方法。
【請求項２４】前記薄い絶縁体層を堆積する段階（ｅ）
の前に、ｄ２）前記開口した複数の接点領域内に第２の導電型の
ドーパントを選択的に注入して、前記第２の半導体層の
表面からその中に拡散させる段階を含むことを特徴とす
る、請求項２３に記載のＣＩＳトランジスタの製造方
法。
【請求項２５】前記第２の導電型のドーパントが、前記
第１の半導体層内に注入されることを特徴とする、請求
項２４に記載のＣＩＳトランジスタの製造方法。
【請求項２６】前記第１の導電型がｎ型であり、前記第
２の導電型がｐ型であることを特徴とする、請求項２４
に記載のＣＩＳトランジスタの製造方法。
【請求項２７】前記第１の導電型がｐ型であり、前記第
２の導電型がｎ型であることを特徴とする、請求項２４
に記載のＣＩＳトランジスタの製造方法。
【請求項２８】前記第１の半導体材料がＳｉであり、前
記第２の半導体材料がＳｉＧｅであることを特徴とす
る、請求項２４に記載のＣＩＳトランジスタの製造方
法。
【請求項２９】前記導電性電極を形成する段階（ｅ）
が、薄い絶縁性の導体層及び薄い絶縁体層とを選択的に
エッチングし、エミッタ電極を画定する段階を含むこと
を特徴とする、請求項２２に記載のＣＩＳトランジスタ
の製造方法。
【請求項３０】導電層を形成する段階（ｅ）が、１）前記第２の半導体層上に薄い絶縁体層を堆積する段
階と、２）前記薄い絶縁体層をエッチングして、パッドを形成
する段階と、３）前記第２の層上に、前記パッドを覆う導電層を堆積
する段階とを含むことを特徴とする、請求項２２に記載
のＣＩＳトランジスタの製造方法。
【請求項３１】前記導電層を堆積する段階（ｅ）の段階
３が、さらに、前記導電層を選択的にエッチングして、前記パッド上で
エミッタを画定する段階を含むことを特徴とする、請求
項３０に記載のＣＩＳトランジスタの製造方法。