JPH06334060A - 半導体搭載用基板及びその製造方法 - Google Patents

半導体搭載用基板及びその製造方法

Info

Publication number
JPH06334060A
JPH06334060A JP5142986A JP14298693A JPH06334060A JP H06334060 A JPH06334060 A JP H06334060A JP 5142986 A JP5142986 A JP 5142986A JP 14298693 A JP14298693 A JP 14298693A JP H06334060 A JPH06334060 A JP H06334060A
Authority
JP
Japan
Prior art keywords
wiring board
island
lead
terminal portion
semiconductor mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5142986A
Other languages
English (en)
Inventor
Tatsuhiro Okano
達広 岡野
Hidekatsu Sekine
秀克 関根
Taketo Tsukamoto
健人 塚本
Toshio Ofusa
俊雄 大房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP5142986A priority Critical patent/JPH06334060A/ja
Publication of JPH06334060A publication Critical patent/JPH06334060A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 配線基板の外部端子として、リードを一体化
させた半導体搭載用基板において、リードの接続信頼性
向上、リードと配線基板の接続時間の短縮。 【構成】 配線基板3の半導体搭載部3aと反対側の面
に半田ペースト6を塗布したターミナル部2aを形成
し、一方、アイランド4aとリード4cからなるリード
フレーム4の当該アイランド面4aをリード面4cに対
してディプレスし、ディプレスしたアイランド面4aが
リード面4cよりも配線基板3から離れるように配線基
板3とリードフレーム4とを対向させ、配線基板3のタ
ーミナル部2aとリード4cのインナーリード4bとを
位置合わせし、配線基板3とアイランド4aとを接着固
定してインナーリード4bを配線基板3に押し付け、そ
の後に配線基板3のターミナル部2aの半田6を加熱溶
融させてターミナル部2aとインナーリード4bとを接
続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数の半導体チップ
を搭載する配線基板と、この配線基板の外部端子として
リードフレームに由来するリードとが一体化されている
半導体搭載用基板及びその製造方法に関する。
【0002】
【従来の技術】従来より、複数の半導体チップを搭載す
る配線基板と、この配線基板の外部端子として、リード
フレームに由来するリードを一体化させた半導体搭載用
基板が知られている。
【0003】例えば、図3に示したように、半導体チッ
プ1を搭載する基板であって配線回路2が形成されてい
る配線基板3を、アイランドとリードからなるリードフ
レームの当該アイランド部4aに接着剤を使用して貼り
合わせ、このリードフレームのリード部のインナーリー
ド4bと配線基板3の配線回路2のターミナル部2aと
をワイヤー5によりワイヤーボンディングして接続した
ものが知られている。
【0004】また、リードフレームに由来するアイラン
ドを使用することなく、図4に示したように、半導体チ
ップ1を搭載する配線基板3のターミナル部2aに、リ
ードフレーム由来のインナーリード4bを半田6により
直接接続したものも知られている。
【0005】
【発明が解決しようとする課題】しかしながら、図3に
示した半導体搭載用基板においては、細いワイヤー5に
より配線基板3のターミナル部2aとインナーリード4
bとを接続するので両者の接触面積が小さい。そのた
め、十分な接続信頼性を得ることが困難であり、特に衝
撃に対する接続信頼性が低いという問題を有していた。
また、多数のターミナル部2aとインナーリード4bと
を個々にワイヤーボンディングするのでトータルの接続
時間が長くなるという問題もあった。
【0006】一方、図4に示した半導体搭載用基板の製
造方法は、予め配線基板3のターミナル部2aに半田ペ
ーストを塗布しておき、この半田ペースト上にインナー
リード4bを格別に固定することなく単に位置合わせし
て置き、次いで半田をリフローすることによりターミナ
ル部2aとインナーリード4bとを接続する。このた
め、半田リフロー時にインナーリード4bがターミナル
部2aに接触することなく浮いたり、位置ずれが生じる
ことを解消できず、確実にターミナル部2aとインナー
リード4bとを接続することができないという問題があ
った。また、インナーリード4bをターミナル部2aに
接続した後のリードのトリムアンドフォーム時に、外部
応力によりインナーリード4bが配線基板から剥離しや
すいという問題もあった。
【0007】この発明は以上のような従来技術の問題点
を解決しようとするものであり、半導体チップを搭載す
る配線基板と、この配線基板の外部端子として、リード
フレームに由来するリードとを一体化させた半導体搭載
用基板において、リードの接続信頼性を向上させ、かつ
短時間に配線基板とリードとを接続できるようにするこ
とを目的とする。
【0008】
【課題を解決するための手段】この発明者らは、アイラ
ンドとリードからなるリードフレームの当該アイランド
上に配線基板を固着し、配線基板のターミナル部とリー
ドフレームのインナーリードとを接続するにあたり、予
めアイランド面をリード面に対してディプレスすること
等により、アイランド面がリード面よりも配線基板から
離れるようにし、次いでそのアイランド面を配線基板に
押着してリードが配線基板のターミナル部に強く押圧さ
れるようにし、その後、ターミナル部とインナーリード
とを半田等の導電性接合材により接続すると、接続時に
インナーリードがターミナル部から浮き上がることもな
く、位置ずれが生じることもないので信頼性高くターミ
ナル部とリードとを接続できることを見出し、この発明
を完成させるに至った。
【0009】即ち、この発明は、リードフレームに由来
するアイランド上に半導体搭載用配線基板が固着され、
該リードフレームに由来するリードが該配線基板のター
ミナル部に外部端子として接続されている半導体搭載用
基板において、該ターミナル部が配線基板のアイランド
側の面に設けられており、該ターミナル部とリードとが
導電性接合材により接続されていることを特徴とする半
導体搭載用基板を提供する。
【0010】また、上記の半導体搭載用基板の製造方法
として、半導体搭載用配線基板の半導体搭載面と反対側
の面にターミナル部を形成し、一方、アイランドとリー
ドからなるリードフレームの当該アイランド面をリード
面に対してディプレスし、ディプレスしたアイランド面
がリード面よりも前記配線基板から離れるように配線基
板とリードフレームとを対向させて前記配線基板のター
ミナル部とリードとを位置合わせし、配線基板とアイラ
ンドとを接着固定し、その後配線基板のターミナル部と
リードとを導電性接合材により接続することを特徴とす
る方法を提供する。
【0011】また、異なる態様の半導体搭載用基板の他
の製造方法として、半導体搭載用配線基板の半導体搭載
面と反対側の面にターミナル部を形成すると共に該配線
基板のアイランドとの固着部分にアイランド固着用凹部
を形成し、アイランドとリードからなるリードフレーム
の当該リードと前記配線基板のターミナル部とを位置合
わせし、配線基板に形成したアイランド固着用凹部にリ
ードフレームのアイランドを嵌入させて配線基板とアイ
ランドとを接着固定し、その後配線基板のターミナル部
とリードとを導電性接合材により接続することを特徴と
する方法を提供する。
【0012】
【作用】この発明の半導体搭載用基板は、リードフレー
ムに由来するアイランドに半導体搭載用の配線基板が固
着され、かつリードフレームに由来するリードが配線基
板のアイランド側に設けられたターミナル部に半田等の
導電性接合材により接続されているので、リードは配線
基板に対して強固に接続されたものとなる。特に、配線
基板のアイランドと固着する部分にアイランド固着用凹
部を設け、このアイランド固着用凹部にアイランドを嵌
入させて固着したものは、アイランドと配線基板とが位
置精度高く、かつ強固に固着したものとなるので、リー
ドのターミナルに対する位置精度や接続強度が大きく向
上したものとなる。
【0013】このような半導体搭載用基板の製造方法と
して、半導体搭載用の配線基板とリードとを接続する前
に、予め、アイランドとリードからなるリードフレーム
の当該アイランド面をリード面に対してディプレスし、
ディプレスしたアイランド面がリード面よりも配線基板
から離れるように配線基板とリードフレームとを対向さ
せて配線基板のターミナル部とリードとを位置合わせ
し、配線基板とアイランドとを接着固定すると、リード
はターミナル部に強く押圧され、当初位置合わせた位置
に固定される。したがって、その後に配線基板のターミ
ナル部とリードとを半田等の導電性接合材により接続す
ると、リードはターミナル部から浮いたり位置ずれした
りすることなくターミナル部に信頼性高く接続される。
【0014】また、半導体搭載用基板の製造方法として
は、配線基板とリードとを接続する前に、予め、配線基
板面のアイランドとの固着部分にアイランド固着用凹部
を形成し、このアイランド固着用凹部にリードフレーム
のアイランドを嵌入させて接着固定させ、その後上述の
ようにリードとターミナル部とを導電性接合材により接
続してもよい。この場合にも、リードとターミナル部と
の接続時にリードは配線基板のターミナル部に強く押圧
されているので、所定の位置に正確に固定される。した
がって、リードと配線基板との接続信頼性が高くなる。
【0015】また、上述のようないずれの方法において
も、リードと配線基板のターミナル部とを半田等の導電
性接合材により接続するに際しては、公知の半田リフロ
ー技術等により多数のリードとターミナル部とを一括し
て同時に接続できるので、ワイヤーボンディングにより
接続する場合に比べて接続に要する時間を大幅に短縮す
ることが可能となる。また、リードが配線基板に直接的
に接続されているので、配線基板の放熱性が良好とな
る。
【0016】さらに、いずれの方法においても、リード
が配線基板に押圧されるように配線基板とアイランドと
を接着固定するにあたり導電性接着材を使用すると、ア
イランドをアースとして使用することが可能となる。
【0017】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。なお、各図において同一番号は同一又は
同等の構成要素を示している。
【0018】図1はこの発明の実施例の半導体搭載用基
板の製造方法の説明図である。
【0019】この実施例においては、まず、同図(a)
のように、配線回路2と半導体搭載部3aを有する配線
基板3の半導体搭載部3aと反対側の面に、スルホール
7により表面の配線回路2と導通したターミナル部2a
を形成する。このターミナル部2aには、半田ペースト
のスクリーン印刷やフロー半田により半田6を塗布して
おくことが好ましい。また、このターミナル部2aはバ
ンプとして形成してもよく、スルーホール7内に半田を
充填してもよい。なお、配線基板3としては、従来から
用いられているものを使用することができ、絶縁性基材
の表面及び内部に銅箔層あるいは銅メッキ層などからな
る配線回路を形成した多層板や、絶縁性基材の表面のみ
に配線回路を形成した単層板を使用することができ、そ
の場合もスルホール等を適宜形成することにより、配線
回路のターミナル部を配線基板3の半導体搭載部3aと
反対側の面に形成することができる。
【0020】一方、同図(b)に示したように、アイラ
ンド4aとリード4cからなるリードフレーム4を用意
する。リードフレームは、金属の薄板を打ち抜きやエッ
チングすることにより、多数のリードがフレームにより
相互に接続されている形状に形成したものであり、各リ
ードは最終工程では独立的に切り離されるものである。
このようなリードフレームを使用することにより各リー
ドの配置を容易に行うことが可能となる。この発明にお
いて、リードの材質、厚さ、大きさは必要に応じて適宜
決定することできる。この発明においては、このような
リードフレームのインナーリード4bに、予め半田濡れ
性の良好な金属層8を形成しておくことが好ましい。こ
のような金属層8は、例えば、半田メッキ、Pdメッ
キ、Auメッキ、Agメッキ等により形成することがで
きる。なお、インナーリード4bに半田あるいはAuメ
ッキ層を厚付けした場合には、そのメッキ層をバンプと
して使用できるので、上述のターミナル部2aへの半田
ペーストの塗布を省略することができる。
【0021】次に、同図(c)に示したように、リード
フレーム4のアイランド面4aをリード面4cに対して
矢印のようにディプレスし、ディプレスしたアイランド
面4aとリード面4cとに段差をもたせる。
【0022】そして、同図(d)に示したように、アイ
ランド4a上に接着材層9を設け、その接着材層9を設
けたアイランド4a面が配線基板3から離れるように配
線基板3とリードフレーム4とを配し、配線基板のター
ミナル部2aとリードとを位置合わせし、同図(e)に
示したように、配線基板3にアイランド4aとを押し付
けて接着固定する。この接着材層9としては、Agペー
スト等の導電性接着剤や両面接着テープ等を使用するこ
とができる。特に、アイランド4aを配線基板3のアー
スとして使用する場合にはAgペースト等の導電性接着
材を使用することが好ましい。また、配線基板3とアイ
ランド4aとの接着固定時には、使用する接着材層9の
種類に応じて適宜加熱加圧する。例えば、Agペースト
を使用する場合には、ダイボンダを使用し、150℃〜
200℃程度に加熱して押し付けることが好ましい。
【0023】その後、一般的な半田リフリー装置を使用
して、ターミナル部2aの半田6を230℃程度に加熱
してリフローさせ、多数のターミナル部2aとインナー
リード4bと同時に接続する。
【0024】次いで、常法にしたがってリードフレーム
4のフレーム部を除去し、この発明の半導体搭載用基板
を得る。このようにして得られた半導体搭載用基板に対
しては、同図(f)に示したように、半導体チップ1を
実装する。この場合、半導体チップ1は、ワイヤーボン
ディング接続やバンプ接続等により配線基板3の配線回
路と接続することができる。また、半導体チップ1の実
装後には常法によりモールディングを行うことができ
る。なお、この発明の半導体搭載用基板において、半導
体チップ1は上述した実施例のようにインナーリード4
bを接続した後に実装することが半導体チップの保護の
点から好ましいが、インナーリード4bを接続する前の
配線基板3に実装してもよい。
【0025】図2はこの発明の半導体搭載用基板の異な
る態様の実施例の製造方法の説明図である。
【0026】この実施例は、リードフレームのアイラン
ド上に配線基板を固着し、配線基板のターミナル部とリ
ードフレームのインナーリードとを接続するにあたり、
予め、リードフレームのアイランド面をディプレスする
のではなく、配線基板のアイランドとの接着面に凹部を
形成し、それにより配線基板と固着させる前のアイラン
ド面がリード面よりも配線基板から離れるようにし、次
いで、アイランド面を配線基板の凹部に嵌入させてリー
ドが配線基板のターミナル部に強く押圧されるようにし
たものである。
【0027】すなわち、この実施例においては図2
(a)に示したように、まず図1に示した実施例と同様
に配線基板3に対してスルーホール7及びターミナル部
2aを形成し、さらにアイランドを固着する部分にザグ
リ加工により凹部3bを形成する。
【0028】次いで、同図(b)に示したように、実施
例1と同様のリードフレーム4を用意し、このリードフ
レーム4のインナーリード部4bに半田濡れ性の良好な
金属層8を形成する。また、アイランド4a上に接着材
層9を設ける。
【0029】そして、同図(c)に示したように、リー
ドフレーム4をディプレスすることなく、配線基板3と
位置合わせして対向させ、同図(d)に示したように、
アイランド部4aを配線基板3に形成した凹部3bに嵌
入させ、必要に応じて加熱加圧し、配線基板3とアイラ
ンド4aとを接着固定する。これにより、図1に示した
前述の実施例よりも配線基板3とアイランド4aとを位
置精度高く接着固定することができ、したがって、この
後に行う半田リフローにより配線基板3とインナーリー
ド4bとを位置精度高く接続することが可能となる。
【0030】配線基板3とアイランド4aとを接着固定
した後は、同図(e)に示したように、前述の実施例と
同様にターミナル部2aの半田6を半田リフロー装置に
よりリフローさせ、多数のターミナル部2aとインナー
リード4bとを同時に接続する。そして、必要に応じて
常法にしたがってリードフレーム4のフレーム部を除去
し、この発明の半導体搭載用基板を得、半導体チップ1
を実装する。
【0031】
【発明の効果】この発明によれば、半導体チップを搭載
する配線基板と、この配線基板の外部端子であるリード
との接続信頼性が向上し、かつ多数のリードを配線基板
に同時に接続できるので、リードと配線基板との接続に
要する時間を短縮することが可能となる。
【図面の簡単な説明】
【図1】この発明の実施例の製造方法の工程説明図であ
る。
【図2】この発明の他の実施例の製造方法の工程説明図
である。
【図3】従来の半導体搭載用基板の断面図である。
【図4】従来の半導体搭載用基板の断面図である。
【符号の説明】 1 半導体チップ 2 配線回路 2a 配線回路のターミナル部 3 配線基板 3a 配線基板の半導体搭載部 3b 配線基板の凹部 4 リードフレーム 4a アイランド 4b インナーリード 4c リード 5 ワイヤー 6 半田 7 スルーホール 8 金属層 9 接着材層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年6月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】このような半導体搭載用基板の製造方法と
して、半導体搭載用の配線基板とリードとを接続する前
に、予め、アイランドとリードからなるリードフレーム
の当該アイランド面をリード面に対してディプレスし、
ディプレスしたアイランド面がリード面よりも配線基板
から離れるように配線基板とリードフレームとを対向さ
せて配線基板のターミナル部とリードとを位置合わせ
し、配線基板とアイランドとを接着固定すると、リード
はターミナル部に強く押圧され、当初位置合わせた位
置に固定される。したがって、その後に配線基板のター
ミナル部とリードとを半田等の導電性接合材により接続
すると、リードはターミナル部から浮いたり位置ずれし
たりすることなくターミナル部に信頼性高く接続され
る。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】この実施例においては、まず、同図(a)
のように、配線回路2と半導体搭載部3aを有する配線
基板3の半導体搭載部3aと反対側の面に、スルホール
7により表面の配線回路2と導通したターミナル部2a
を形成する。このターミナル部2aには、半田ペースト
のスクリーン印刷やフロー半田により半田6を塗布して
おくことが好ましい。また、このターミナル部2aはバ
ンプとして形成してもよく、スルーホール7内に半田を
充填してもよい。なお、配線基板3としては、従来から
用いられているものを使用することができ、絶縁性基材
の表面及び内部に銅箔層あるいは銅メッキ層などからな
る配線回路を形成した多層板や、絶縁性基材の表面のみ
に配線回路を形成した単層板を使用することができ、そ
の場合もスルホール等を適宜形成することにより、配線
回路のターミナル部を配線基板3の半導体搭載部3aと
反対側の面に形成することができる。また、半導体装置
におけるクロストークノイズの低減や電源電圧の安定化
等の電気的特性を向上させるために、配線基板3として
は、電源層又はグランド層、あるいはそれら両層を有す
るものを好ましく使用することができる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】そして、同図(d)に示したように、アイ
ランド4a上に接着材層9を設け、その接着材層9を設
けたアイランド4a面が配線基板3から離れるように配
線基板3とリードフレーム4とを配し、配線基板のター
ミナル部2aとリードとを位置合わせし、同図(e)に
示したように、配線基板3にアイランド4aを押し付け
て接着固定する。この接着材層9としては、Agペース
ト等の導電性接着剤や両面接着テープ等を使用すること
ができる。特に、アイランド4aを配線基板3のアース
として使用する場合にはAgペースト等の導電性接着材
を使用することが好ましい。また、配線基板3とアイラ
ンド4aとの接着固定時には、使用する接着材層9の種
類に応じて適宜加熱加圧する。例えば、Agペーストを
使用する場合には、ダイボンダを使用し、150℃〜2
00℃程度に加熱して押し付けることが好ましい。
フロントページの続き (72)発明者 大房 俊雄 東京都台東区台東一丁目5番1号 凸版印 刷株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームに由来するアイランド上
    に半導体搭載用配線基板が固着され、該リードフレーム
    に由来するリードが該配線基板のターミナル部に外部端
    子として接続されている半導体搭載用基板において、該
    ターミナル部が配線基板のアイランド側の面に設けられ
    ており、該ターミナル部とリードとが導電性接合材によ
    り接続されていることを特徴とする半導体搭載用基板。
  2. 【請求項2】 配線基板のアイランドと固着する部分に
    アイランド固着用凹部が設けられ、該凹部にアイランド
    が嵌入している請求項1記載の半導体搭載用基板。
  3. 【請求項3】 半導体搭載用配線基板の半導体搭載面と
    反対側の面にターミナル部を形成し、一方、アイランド
    とリードからなるリードフレームの当該アイランド面を
    リード面に対してディプレスし、ディプレスしたアイラ
    ンド面がリード面よりも前記配線基板から離れるように
    配線基板とリードフレームとを対向させて配線基板のタ
    ーミナル部とリードとを位置合わせし、配線基板とアイ
    ランドとを接着固定し、その後配線基板のターミナル部
    とリードとを導電性接合材により接続することを特徴と
    する請求項1記載の半導体搭載用基板の製造方法。
  4. 【請求項4】 配線基板とアイランドとの接着固定を導
    電性接着材により行う請求項3記載の半導体搭載用基板
    の製造方法。
  5. 【請求項5】 半導体搭載用配線基板の半導体搭載面と
    反対側の面にターミナル部を形成すると共に該配線基板
    のアイランドとの固着部分にアイランド固着用凹部を形
    成し、アイランドとリードからなるリードフレームの当
    該リードと前記配線基板のターミナル部とを位置合わせ
    し、配線基板に形成したアイランド固着用凹部にリード
    フレームのアイランドを嵌入させて配線基板とアイラン
    ドとを接着固定し、その後配線基板のターミナル部とリ
    ードとを導電性接合材により接続することを特徴とする
    請求項2記載の半導体搭載用基板の製造方法。
  6. 【請求項6】 配線基板とアイランドとの接着固定を導
    電性接着材により行う請求項5記載の半導体搭載用基板
    の製造方法。
JP5142986A 1993-05-20 1993-05-20 半導体搭載用基板及びその製造方法 Pending JPH06334060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5142986A JPH06334060A (ja) 1993-05-20 1993-05-20 半導体搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5142986A JPH06334060A (ja) 1993-05-20 1993-05-20 半導体搭載用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06334060A true JPH06334060A (ja) 1994-12-02

Family

ID=15328279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5142986A Pending JPH06334060A (ja) 1993-05-20 1993-05-20 半導体搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06334060A (ja)

Similar Documents

Publication Publication Date Title
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
JP2915888B1 (ja) 配線基板及びその製造方法
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JPH06334060A (ja) 半導体搭載用基板及びその製造方法
JPS63284831A (ja) 混成集積回路の製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2669286B2 (ja) 複合リードフレーム
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JPH07106466A (ja) マルチチップモジュール搭載用プリント配線基板
JPH07201894A (ja) 電子部品搭載装置の製造方法
JPS63185035A (ja) 半導体装置
JP3279846B2 (ja) 半導体装置の製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
JP3445687B2 (ja) 半導体チップの実装方法
JP3810155B2 (ja) ワイヤボンディング方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP2001291800A (ja) 電子部品用パッケージ
JP2001332657A (ja) 半導体パッケージ
JPH02252248A (ja) 半導体装置の製造方法
JPH04359457A (ja) 半導体装置およびその製造方法
JPS624331A (ja) ワイヤボンデイング方法