JPH07202062A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07202062A JPH07202062A JP33465093A JP33465093A JPH07202062A JP H07202062 A JPH07202062 A JP H07202062A JP 33465093 A JP33465093 A JP 33465093A JP 33465093 A JP33465093 A JP 33465093A JP H07202062 A JPH07202062 A JP H07202062A
- Authority
- JP
- Japan
- Prior art keywords
- package
- socket
- pins
- pin
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】 特定ピンのピン曲がり、及びソケット割れを
防止し、パッケージとソケットの実装歩留まりを向上さ
せる。 【構成】 パッケージの引き出しピンにおいて、四隅の
一ピンをそれぞれ削除し、かつパッケージの四辺の特定
のピンを削除し、ソケットにてパッケージの四辺の特定
ピン削除部分に対応する部分を厚くして補強を入れる。
防止し、パッケージとソケットの実装歩留まりを向上さ
せる。 【構成】 パッケージの引き出しピンにおいて、四隅の
一ピンをそれぞれ削除し、かつパッケージの四辺の特定
のピンを削除し、ソケットにてパッケージの四辺の特定
ピン削除部分に対応する部分を厚くして補強を入れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体パッケージと半導体ソケットの歩留まりを向上さ
せる半導体装置に関する。
半導体パッケージと半導体ソケットの歩留まりを向上さ
せる半導体装置に関する。
【０００２】
【従来の技術】まず、従来の半導体パッケージと半導体
ソケットについて、図を用いて説明する。
ソケットについて、図を用いて説明する。
【０００３】図８はパッケージをボトム方向から見た平
面図、図９は、図８のパッケージを実装した時のＣ−
Ｃ′線における断面図である。
面図、図９は、図８のパッケージを実装した時のＣ−
Ｃ′線における断面図である。
【０００４】従来のパッケージの構成は、パッケージ
１、半導体チップを搭載する搭載領域２、ピン３から成
る。図３は搭載領域２の周囲にピン３を連続かつ規則的
に配列した例であり、パッケージ１の四辺の端から端ま
で、同一のピッチ（１．２７又は２．５４ｍｍ）でピン
３をすべて配列していた。
１、半導体チップを搭載する搭載領域２、ピン３から成
る。図３は搭載領域２の周囲にピン３を連続かつ規則的
に配列した例であり、パッケージ１の四辺の端から端ま
で、同一のピッチ（１．２７又は２．５４ｍｍ）でピン
３をすべて配列していた。
【０００５】パッケージ１を実装する時、プリント基板
６に装着されているソケット５に装着するが、このソケ
ット５はピンの長さの関係で１ｍｍ程度の薄いプラスチ
ック等で構成される。
６に装着されているソケット５に装着するが、このソケ
ット５はピンの長さの関係で１ｍｍ程度の薄いプラスチ
ック等で構成される。
【０００６】また、公開実用新案公報（平２−５４２４
７）のパッケージは、ピンがランダムなピッチで配列さ
れ、かつパッケージの四隅まで配列されているものを示
している。
７）のパッケージは、ピンがランダムなピッチで配列さ
れ、かつパッケージの四隅まで配列されているものを示
している。
【０００７】
【発明が解決しようとする課題】従来のパッケージは、
ピンをケースの四辺の端から端まで、あるピッチでピン
をすべて配列していた。
ピンをケースの四辺の端から端まで、あるピッチでピン
をすべて配列していた。
【０００８】そのため、実装時に脱着する際パッケージ
を平行に保てれば問題ないが、図１０に示すように、パ
ッケージが傾き、特定方向の力がかかった場合（図１０
の↓印の方向）、太さ０．２ｍｍφのコーナーの１ピン
（図１１の３ａ参照）に力が集中してピン曲がりが発生
し、パッケージが不良品となってしまう。また、ソケッ
トが１ｍｍ程と薄く、パッケージの着脱時に加わる力に
よってソケット割れが発生して、実装時のパッケージと
ソケットの歩留まりを低下させるという問題点があっ
た。
を平行に保てれば問題ないが、図１０に示すように、パ
ッケージが傾き、特定方向の力がかかった場合（図１０
の↓印の方向）、太さ０．２ｍｍφのコーナーの１ピン
（図１１の３ａ参照）に力が集中してピン曲がりが発生
し、パッケージが不良品となってしまう。また、ソケッ
トが１ｍｍ程と薄く、パッケージの着脱時に加わる力に
よってソケット割れが発生して、実装時のパッケージと
ソケットの歩留まりを低下させるという問題点があっ
た。
【０００９】
【実施例】本発明について、図面を参照して説明する。
【００１０】図１は、本発明のパッケージの第１の実施
例の平面図を示している。このパッケージは、四面体の
セラミックまたは合金で構成されたパッケージ１と、こ
のパッケージ１の中央部に配置され金等の導電体によっ
て作成された半導体チップを搭載するための搭載領域２
と、搭載領域２内と接続されパッケージ１の外部に半導
体チップからの信号を出力またはパッケージ１の外部か
らの信号を半導体チップに入力するために搭載領域２を
囲むように等間隔（１．２７ｍｍ等）で配置されたピン
３と、このピン３が配置された四面体のパッケージ１内
の四隅にピン３を配置しない領域４と、パッケージ１内
に配置されたピン３が配置されない領域４ａとによって
構成されている。パッケージ１内の四隅には、ピン３を
配置しない領域４が存在しているため図７に示された例
のようにパッケージ１が斜めになって実装されるときで
も、１本のピン３に力がかかるわけではなく、２本のピ
ン３ｂに力を分散することができる。図２（ａ），
（ｂ）は、この搭載領域２に半導体チップを搭載したパ
ッケージを示している。ボンディングステック８は対応
するピン３と接続され、搭載領域２に搭載された半導体
チップ７上のパッド１０とボンディングワイヤ９を介し
て接続されている。図１のパッケージの側面図を図３に
示し、パッケージの形状を明確にする。図１と同じ番号
で示された部分の説明は省略する。領域４ａは、対応す
るソケットの凸部に対応して設けられている。このソケ
ットの側面図を図４に、平面図を図５に示す。ここで、
ソケット５の中央部に設けられた孔は、パッケージ１に
搭載される半導体チップに対応してあけられた開口部で
ある。このソケット５は、プラスチックで構成されたソ
ケット５と、同様にプラスチックで構成されたソケット
５上に凸部として作成されたソケット補強部分５ａとに
よって構成されている。凸部のソケット補強部分５ａに
対応するパッケージ１内の部分にピン３は配置されてお
らず、このパッケージ１をソケット５に実装しても何等
障害はない。パッケージ１をソケット５に実装した場合
の、図１のパッケージ１のＡ−Ａ′線における断面図を
図６に示す。図６においてソケット補強部分５ａは、ピ
ン３が配置されない領域４ａに入り込み、従来と何ら変
わらずに実装を行うことができる。ただし、プリント基
板６は、他の回路および装置と接続をとるため配線され
設けられたものである。
例の平面図を示している。このパッケージは、四面体の
セラミックまたは合金で構成されたパッケージ１と、こ
のパッケージ１の中央部に配置され金等の導電体によっ
て作成された半導体チップを搭載するための搭載領域２
と、搭載領域２内と接続されパッケージ１の外部に半導
体チップからの信号を出力またはパッケージ１の外部か
らの信号を半導体チップに入力するために搭載領域２を
囲むように等間隔（１．２７ｍｍ等）で配置されたピン
３と、このピン３が配置された四面体のパッケージ１内
の四隅にピン３を配置しない領域４と、パッケージ１内
に配置されたピン３が配置されない領域４ａとによって
構成されている。パッケージ１内の四隅には、ピン３を
配置しない領域４が存在しているため図７に示された例
のようにパッケージ１が斜めになって実装されるときで
も、１本のピン３に力がかかるわけではなく、２本のピ
ン３ｂに力を分散することができる。図２（ａ），
（ｂ）は、この搭載領域２に半導体チップを搭載したパ
ッケージを示している。ボンディングステック８は対応
するピン３と接続され、搭載領域２に搭載された半導体
チップ７上のパッド１０とボンディングワイヤ９を介し
て接続されている。図１のパッケージの側面図を図３に
示し、パッケージの形状を明確にする。図１と同じ番号
で示された部分の説明は省略する。領域４ａは、対応す
るソケットの凸部に対応して設けられている。このソケ
ットの側面図を図４に、平面図を図５に示す。ここで、
ソケット５の中央部に設けられた孔は、パッケージ１に
搭載される半導体チップに対応してあけられた開口部で
ある。このソケット５は、プラスチックで構成されたソ
ケット５と、同様にプラスチックで構成されたソケット
５上に凸部として作成されたソケット補強部分５ａとに
よって構成されている。凸部のソケット補強部分５ａに
対応するパッケージ１内の部分にピン３は配置されてお
らず、このパッケージ１をソケット５に実装しても何等
障害はない。パッケージ１をソケット５に実装した場合
の、図１のパッケージ１のＡ−Ａ′線における断面図を
図６に示す。図６においてソケット補強部分５ａは、ピ
ン３が配置されない領域４ａに入り込み、従来と何ら変
わらずに実装を行うことができる。ただし、プリント基
板６は、他の回路および装置と接続をとるため配線され
設けられたものである。
【００１１】本発明の第２の実施例を図７（ａ），
（ｂ）に示す。図７（ａ）はパッケージ１の四辺と搭載
領域２との間にそれぞれ平行してピン３が配置されない
領域４ａを設けたものを示している。このパッケージ１
に対応した図７（ｂ）に示されるソケット５は、ソケッ
ト５の四辺と開孔部１１の四辺との間にそれぞれにソケ
ット補強部分５ａを平行して設けたものを示している。
（ｂ）に示す。図７（ａ）はパッケージ１の四辺と搭載
領域２との間にそれぞれ平行してピン３が配置されない
領域４ａを設けたものを示している。このパッケージ１
に対応した図７（ｂ）に示されるソケット５は、ソケッ
ト５の四辺と開孔部１１の四辺との間にそれぞれにソケ
ット補強部分５ａを平行して設けたものを示している。
【００１２】本発明の第１および第２の実施例ではソケ
ットの補強部分をソケットの四辺に水平または垂直に設
けたものを示したが、斜めに設けてもかまわず、直線的
でなく曲線的に設けてもよいことは言うまでもない。さ
らに、ソケット補強部分５ａはソケットの形成時に同時
に構成しても、ソケット形成後に補強材料（金属、ポリ
カーボネート等）を接着して構成してもよい。また、パ
ッケージの四隅のピンを各々１本削除するだけで充分で
ないときは、各々３本ずつ削除して傾いて実装したとき
にかかる力を３本のピンに分散するようにしてもよい。
ットの補強部分をソケットの四辺に水平または垂直に設
けたものを示したが、斜めに設けてもかまわず、直線的
でなく曲線的に設けてもよいことは言うまでもない。さ
らに、ソケット補強部分５ａはソケットの形成時に同時
に構成しても、ソケット形成後に補強材料（金属、ポリ
カーボネート等）を接着して構成してもよい。また、パ
ッケージの四隅のピンを各々１本削除するだけで充分で
ないときは、各々３本ずつ削除して傾いて実装したとき
にかかる力を３本のピンに分散するようにしてもよい。
【００１３】
【発明の効果】以上説明したように、本発明は四隅のピ
ンを削除することにより、図５のような実装時に特定の
方向に力が加っても、その力が２本のピン（図６のピン
３ｂ）に分散され、特定のピンが大きく曲がるのを防止
することが出来る。
ンを削除することにより、図５のような実装時に特定の
方向に力が加っても、その力が２本のピン（図６のピン
３ｂ）に分散され、特定のピンが大きく曲がるのを防止
することが出来る。
【００１４】また、パッケージ上の特定のブロックのピ
ンを削除してあり、その部分に対応する部分のソケット
を厚く補強してあるため、実装時にソケットに力が加っ
た場合でもソケットが割れるのを防ぐことが可能であ
る。それゆえに、実装時のケースとソケットの歩留まり
を向上させることが出来る。
ンを削除してあり、その部分に対応する部分のソケット
を厚く補強してあるため、実装時にソケットに力が加っ
た場合でもソケットが割れるのを防ぐことが可能であ
る。それゆえに、実装時のケースとソケットの歩留まり
を向上させることが出来る。
【図１】本発明の第１の実施例のパッケージの平面図。
【図２】（ａ）は図１のパッケージに半導体チップを搭
載したときの平面図、（ｂ）は（ａ）のパッケージのＢ
−Ｂ′線における断面図。
載したときの平面図、（ｂ）は（ａ）のパッケージのＢ
−Ｂ′線における断面図。
【図３】図１のパッケージの側面図。
【図４】図１のパッケージに対応するソケットの側面
図。
図。
【図５】図１のパッケージに対応するソケットの平面
図。
図。
【図６】図１のパッケージを実装したときのＡ−Ａ′線
における断面図。
における断面図。
【図７】（ａ）は本発明の第２の実施例のパッケージの
平面図（一部分）、（ｂ）は（ａ）のパッケージに対応
するソケットの平面図（一部分）。
平面図（一部分）、（ｂ）は（ａ）のパッケージに対応
するソケットの平面図（一部分）。
【図８】従来のパッケージの平面図。
【図９】図８のパッケージを実装したときのＣ−Ｃ′線
における断面図。
における断面図。
【図１０】パッケージ傾斜の例を示す図。
【図１１】図８の四隅の拡大図。
１ パッケージ ２ 搭載領域 ３ ピン ３ａ 四隅のピン ３ｂ 隅から二番目のピン ４ ピン削除部分（四隅） ４ａ ピン削除部分 ５ ソケット ５ａ ソケット補強部分
Claims (5)
- 【請求項１】 半導体チップ搭載領域、前記半導体チッ
プ搭載領域の周囲に設けられ前記半導体チップ搭載領域
に搭載される半導体チップと接続される複数のピンを有
するパッケージと、前記複数のピンを介して前記パッケ
ージと接続されるソケットにおいて、前記パッケージ上
の前記複数のピンの内の所定のピンを削除したことを特
徴とする半導体装置。 - 【請求項２】 前記所定のピンはパッケージ内の四隅の
ピンであることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記パッケージ内の前記所定のピンに対
応したソケットの前記パッケージに面した部分を厚く構
成することを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記所定のピンはパッケージ内の四隅以
外のピンであることを特徴とする請求項１記載の半導体
装置。 - 【請求項５】 前記パッケージ内の前記所定のピンに対
応したソケットの前記パッケージに面した部分を厚く構
成することを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334650A JP2730470B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ及び半導体ソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5334650A JP2730470B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ及び半導体ソケット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202062A true JPH07202062A (ja) | 1995-08-04 |
| JP2730470B2 JP2730470B2 (ja) | 1998-03-25 |
Family
ID=18279735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334650A Expired - Lifetime JP2730470B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体パッケージ及び半導体ソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730470B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180959U (ja) * | 1986-05-06 | 1987-11-17 | ||
| JPS6367253U (ja) * | 1986-10-22 | 1988-05-06 | ||
| JPH0555439A (ja) * | 1991-08-28 | 1993-03-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1993
- 1993-12-28 JP JP5334650A patent/JP2730470B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180959U (ja) * | 1986-05-06 | 1987-11-17 | ||
| JPS6367253U (ja) * | 1986-10-22 | 1988-05-06 | ||
| JPH0555439A (ja) * | 1991-08-28 | 1993-03-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730470B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000294711A (ja) | リードフレーム | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH07202062A (ja) | 半導体装置 | |
| JPH0745778A (ja) | リードフレーム及び半導体装置 | |
| EP0477937B1 (en) | Lead frame for semiconductor device of the resin encapsulation type | |
| JPH09139455A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH0582706A (ja) | リードフレーム | |
| JPH05114671A (ja) | 半導体装置 | |
| JP2699949B2 (ja) | 半導体装置 | |
| JPH0621303A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH053266A (ja) | 半導体装置 | |
| JPH03104265A (ja) | 半導体パッケージの製造方法 | |
| JP3289000B2 (ja) | 半導体装置の製造方法 | |
| KR100693739B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH07202105A (ja) | 半導体装置用リードフレーム | |
| JP3057884B2 (ja) | リードフレーム | |
| JPH01264232A (ja) | 半導体装置 | |
| JPH06333997A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH08330432A (ja) | 半導体集積回路 | |
| JPS61244052A (ja) | 半導体装置 | |
| JPH0529159U (ja) | 電子部品用リードフレームの構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971118 |