JPH07208308A - 二重積分回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣ化した場合の外部端子数を少なくする。 【構成】 ＩＣパッケージＰの外部端子Ｔ１に定電圧電
源２の電源線が至り、外部端子Ｔ１，Ｔ２間に放電抵抗
Ｒｄが設けられる。充電抵抗Ｒｃを設けた充電路６が外
部端子Ｔ１，Ｔ３間に接続され、外部端子Ｔ３にはアー
スとの間にコンデンサ素子１が接続される。外部端子Ｔ
３よりスイッチ回路４を介して限流回路３を設けた放電
路７は、外部端子Ｔ４を経てアースに至っている。放電
抵抗Ｒｄとアース間に限流駆動回路５２が設けられ、該
回路５２はコンパレータ５１により、外部端子Ｔ２の電
圧をほぼコンデンサ電圧に等しくするような電流を流す
ように制御され、かつ、この電流に比例した放電電流が
限流回路３により流される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力信号に応じてコンデ
ンサ素子の充放電を行って、信号間隔をアナログ的に積
算する等の用途に使用する二重積分回路に関し、特に積
算精度が良く、ＩＣ化した場合に外部端子数を低減でき
る二重積分回路の回路構成の改良に関する。

【０００２】

【従来の技術】かかる二重積分回路は、例えばエンジン
回転数に同期した入力信号に応じて充放電を行ってエン
ジンの点火進角制御を行う等の用途に使用されており
（特公昭６２−１７６７１号公報）、その回路の一例を
図６に示す。図において、積分出力を発するコンデンサ
素子１には、ＩＣパッケージＰ内のスイッチ手段４５を
介して定電圧電源２との間に充電用の定電流回路９１が
接続されるとともに、スイッチ手段４６を介してアース
との間に放電用の定電流回路９２が接続されている。こ
れら定電流回路９１，９２はそれぞれ外部抵抗Ｒｃ´，
Ｒｄ´により設定された電流を通過せしめる。

【０００３】その具体的回路構成をさらに図７で説明す
ると、定電圧電源２は抵抗２１とツェナーダイオード２
２で構成されており、定電流回路９１は、コレクタ・ベ
ース間を短絡したトランジスタ９１１と、これとベース
を共通にしコンデンサ素子１に至る充電路６中に設けら
れたトランジスタ９１２とよりなる電流ミラー回路であ
る。上記外部抵抗Ｒｃ´はトランジスタ９１１のコレク
タに接続されており、これにより、トランジスタ９１２
を経てコンデンサ素子１に供給される電流値が決定され
ている。スイッチ手段４５は電源・アース間に直列接続
された抵抗４５１，４５２とトランジスタ４５３、およ
び抵抗４５１，４５２の接続点にベースを接続した短絡
用トランジスタ４５４より構成され、上記トランジスタ
４５３を導通せしめるとトランジスタ４５４がトランジ
スタ９１１のエミッタ・コレクタ間を短絡して定電流回
路９１の作動を停止せしめる。これは図６のスイッチ手
段４５が「切」の状態である。定電流回路９２は二つの
トランジスタ９２１，９２２で構成される電流ミラー回
路で、上記外部抵抗Ｒｄ´がトランジスタ９２１のコレ
クタに接続されて、放電路７を構成するトランジスタ９
２２を経てコンデンサ素子１より流出する電流値を決定
している。スイッチ手段を構成するトランジスタ４６
は、導通時にトランジスタ９２１のコレクタ・エミッタ
間を短絡して定電流回路９２の作動を停止せしめる。こ
れは図６のスイッチ手段４６が「切」の状態である。

【０００４】かかる構成の二重積分回路の出力は、図８
に示す如く、充電期間ｔ1 の間は直線的にコンデンサ電
圧が上昇し、放電期間ｔ2 の間は直線的にコンデンサ電
圧が低下する。例えば、任意のコンデンサ電圧Ｖｏから
定電流Ｉｃでｔ1 時間充電して電圧Ｖｃ（ｔ1 ）になる
と、この時の関係式は（１）式に示す如きものとなる。 Ｖｃ（ｔ1 ）＝Ｖｏ＋Ｉｃ・ｔ1 ／Ｃ……（１） ここでＣはコンデンサ素子１の容量である。次に、上記
電圧Ｖｃから定電流Ｉｄでｔ2 時間放電して再び電圧Ｖ
ｏに戻った場合には、次式（２）で表される。 Ｖｏ＝Ｖｃ（ｔ1 ）−Ｉｄ・ｔ2 ／Ｃ……（２） 上式（１），（２）より Ｉｃ・ｔ1 ＝Ｉｄ・ｔ2 ……（３） である。各電流ミラー回路におけるダイオードドロップ
電圧をＶF とすると、上記Ｉｃ，Ｉｄは（４）式、
（５）式となる。 Ｉｃ＝（Ｖｃｃ−ＶF ）／Ｒｃ´……（４） Ｉｄ＝（Ｖｃｃ−ＶF ）／Ｒｄ´……（５） ここでＶｃｃは電源電圧である。したがって、上式
（３），（４），（５）よりｔ1 ／ｔ2 ＝Ｒｃ´／Ｒｄ
´となり、結局、上記時間ｔ1 ，ｔ2 の比と抵抗Ｒｃ
´，Ｒｄ´の比は直線関係を示す（以上第１従来例）。

【０００５】同様の特性を得る二重積分回路として、図
９に示すミラー積分回路を使用したものがあり、これは
オペアンプ９３の反転入力端子と出力端子間にコンデン
サ素子１が接続され、オペアンプ９３の出力を積分出力
としている。オペアンプ９３の非反転入力端子には定電
圧が入力され、一方、反転入力端子にはスイッチ手段４
７を介して、抵抗４８，４９による電源電圧の分圧電圧
が入力している。スイッチ手段４７が「切」となって分
圧電圧が前記定電圧よりも低い場合にはコンデンサ素子
１が充電されて積分出力が直線的に上昇し、スイッチ手
段４７が「入」となって分圧電圧が定電圧よりも高くな
ると、コンデンサ素子１が放電して積分出力は直線的に
下降する。（以上第２従来例）。

【０００６】

【発明が解決しようとする課題】ところで、上記第１従
来例では、充放電電流の比を大きくし、かつコスト低減
のためにコンデンサ容量を小さくしようとしても、充電
電流が減少して電流ミラー回路の特性が悪化するため制
約があるという問題がある。また、第２従来例では、コ
ンデンサ素子の両端がアースより浮いているため、電荷
を放電せしめるためのリセット回路が複雑化する。さら
に、上記各従来例の共通の問題点として、回路全体をＩ
Ｃ化した場合に外部端子数が多くなることがある。すな
わち、コンデンサ素子１や充放電電流を設定する抵抗Ｒ
ｃ´，Ｒｄ´は、設計の自由度と精度を確保するために
外付けとされ、また、図６、図９に示すように通常はＩ
Ｃ内で作成した定電圧を外部へ供給する必要があるた
め、これを含めて図示の例では５つの外部端子Ｔ９〜Ｔ
１３（図６），Ｔ１４〜Ｔ１８（図９）を必要としてい
る。そこで、かかる二重積分回路を、点火進角制御の演
算部やエンジンの過回転防止用リミッタと共に一つのＩ
Ｃパッケージに収納しようとすると、その外部端子数は
例えば１０個が必要となり、ＤＩＰ（デュアル インラ
イン パッケージ）に収納することになる。しかしこの
場合、二重積分回路において外部端子数を一つ減らすこ
とができれば９ピンのＳＩＰ（シングル インライン
パッケージ）が使用でき、設置スペースを大幅に減少で
きる。

【０００７】本発明の一の目的は、コンデンサ素子への
充電電流を小さくしても特性の悪化がなく、また、複雑
なリセット回路が不要な二重積分回路を提供することに
ある。また、本発明の他の目的は、ＩＣ化した場合の外
部端子数を少なくすることが可能な二重積分回路を提供
するにある。

【０００８】

【課題を解決するための手段】請求項１記載の構成によ
ると、二重積分回路は、コンデンサ素子１と、定電圧電
源２との間に充電抵抗Ｒｃを介設して一端がアースされ
た上記コンデンサ素子１の他端を充電する充電路６と、
外部信号に応じて通過電流量を変更する限流手段３をア
ースとの間に介設した放電路７と、該放電路７を適宜上
記コンデンサ素子１の他端に接続するスイッチ手段４
と、上記コンデンサ素子１の端子電圧と上記定電圧電源
２との差電圧に比例した電流を通過せしめるべく上記限
流手段３へ外部信号を与える電流制御手段５とを具備
し、上記コンデンサ素子１の端子電圧を積分出力とした
ものである。

【０００９】請求項２記載の構成によると、ＩＣパッケ
ージＰ内の上記定電圧電源２に接続された電源用外部端
子Ｔ１と他の外部端子Ｔ２との間に放電抵抗Ｒｄを接続
するとともに、上記コンデンサ素子１の他端を接続した
さらに他の外部端子Ｔ３とアース用外部端子Ｔ４との間
の放電路７に上記限流手段３を設け、上記電流制御手段
５を、放電抵抗Ｒｄの低圧側端子電圧が上記コンデンサ
素子１の端子電圧に等しくなるように上記放電抵抗Ｒｄ
に流す電流に比例した電流を通過せしめるべく、上記限
流手段３に外部信号を与えるように設定する。

【００１０】請求項３記載の構成によると、ＩＣパッケ
ージＰ内の上記定電圧電源２に接続された電源用外部端
子Ｔ５と他の外部端子Ｔ７との間に上記充電抵抗Ｒｃを
接続するとともに、上記他の外部端子Ｔ７とさらに他の
外部端子Ｔ６の間に放電抵抗Ｒｄを接続し、上記定電圧
電源２より延びる電源線８と上記さらに他の外部端子Ｔ
６との間に上記電流制御手段５を設けて、該電流制御手
段５を、これを通過する電流に比例した電流を通過せし
めるべく、上記他の外部端子Ｔ７とアース用外部端子Ｔ
８との間の放電路７に設けた限流手段３に外部信号を与
えるように設定する。

【００１１】

【作用】請求項１の構成において、スイッチ手段４によ
り放電路７とコンデンサ素子１の接続が断たれている場
合には、コンデンサ素子１は専ら充電路６により充電さ
れ、この時のコンデンサ素子１の端子電圧（コンデンサ
電圧）は上に凸の指数カーブを描いて増加する。スイッ
チ手段４により放電路７がコンデンサ素子１に接続され
ると、コンデンサ素子１からの放電が開始される。放電
路７中の限流手段３は電流制御手段５からの外部信号に
より、コンデンサ電圧と定電圧電源２の差電圧に比例し
た電流を流すから、この電流を充電電流より大きく設定
しておけばコンデンサ素子１は全体として放電状態とな
り、コンデンサ電圧は上に凸の指数カープを描いて減少
する。かくして、充電時と放電時とでコンデンサ電圧の
増減カーブが同形となるから、充放電により所定電圧間
をコンデンサ電圧が上昇下降する際の、時間ｔ1 ，ｔ2
と抵抗Ｒｃ，Ｒｄとの直線関係は従来の定電流回路で充
放電を行う場合と同様に維持される。そして、本構成に
おいては、定電圧電源２とコンデンサ素子１を、電流ミ
ラー回路による定電流回路に代えて充電抵抗Ｒｃを設け
た充電路６により結んでいるから、充電電流を小さくし
ても特性の悪化を生じることはない。また、コンデンサ
素子１は一端がアースされているから、他端を放電路７
に接続してその放電状態を持続せしめれば、充電電荷の
ないリセット状態とすることができ、特に複雑なリセッ
ト回路を設ける必要はない。

【００１２】請求項２ないし請求項３記載の構成におい
てはさらに、ＩＣパッケージ内に収納した際の外部端子
数が少なくなる。

【００１３】

【実施例１】図１には二重積分回路をＩＣパッケージＰ
内に収納した状態でのブロック回路図を示し、上記パッ
ケージＰ内に設けた定電圧電源２からは外部端子Ｔ１を
介して外部へ電源線８が延び、パッケージＰ外部の電源
線８と外部端子Ｔ２，Ｔ３との間にそれぞれ放電抵抗Ｒ
ｄと充電抵抗Ｒｃが接続されている。コンデンサ素子１
は一端をアースに、他端を上記外部端子Ｔ３に接続して
設けてある。パッケージＰ内の電流制御回路５はコンパ
レータ５１と、これの非反転（＋）入力端子とアース用
外部端子Ｔ４間に接続された限流駆動回路５２とより構
成されている。上記非反転入力端子には外部端子Ｔ２を
介して上記放電抵抗Ｒｄの一端が接続されている。コン
パレータ５１の反転（−）入力端子には外部端子Ｔ４と
の間に限流回路３が設けてあり、この限流回路３はスイ
ッチ手段４を経て上記外部端子Ｔ３に至る放電路７に接
続されている。なお、後述するように、限流回路３は限
流駆動回路５２からの外部信号に応じた電流を通過せし
める。

【００１４】かかる二重積分回路の詳細を図２に示す。
定電圧電源２は抵抗２１とツェナーダイオード２２で構
成される公知のもので、かかる定電圧電源２よりコンパ
レータ５１を構成する抵抗５１１に定電圧が印加され
る。抵抗５１１を流れる電流は非反転入力端子と反転入
力端子の各ダーリントントランジスタ５１２，５１３に
供給され、これらトランジスタ５１２，５１３は出力端
子Ｑの電流ミラー回路を構成するトランジスタ５１４，
５１５にそれぞれ接続されている。限流駆動回路５２は
コンパレータ５１の出力端子Ｑに接続され、電流ミラー
回路を構成する二つのトランジスタ５２１，５２２より
なる。そして、限流回路３はこれらトランジスタ５２
１，５２２とベースを共通にするトランジスタで構成さ
れている。かくして、放電抵抗Ｒｄに接続されたトラン
ジスタ５２２と、放電路７に設けられたトランジスタ３
はそれぞれ、コンパレータ５１の出力端子Ｑより供給さ
れる電流の所定倍の電流を流す。スイッチ手段４はコン
パレータ５１の非反転入力端子とアースを結ぶトランジ
スタで構成され、該トランジスタ４が導通するとコンパ
レータ５１は作動を停止する。これは、図１に示すスイ
ッチ手段４が「切」の状態である。

【００１５】かかる構成の二重積分回路の作動を以下に
説明する。コンデンサ素子１への充電時にはスイッチ手
段を構成するトランジスタ４を導通せしめると、コンパ
レータ５１が作動を停止する。これにより、限流回路の
トランジスタ３を流れる電流は零となり、コンデンサ素
子１には充電抵抗Ｒｃを設けた充電路６により充電電流
が供給される。この間のコンデンサ電圧の変化を図３に
示し、上に凸となる指数カーブを示して増加する。

【００１６】コンデンサ素子１からの放電時には上記ト
ランジスタ４を非導通とする。コンパレータ５１の非反
転入力端子への電圧（すなわち放電抵抗Ｒｄの低圧側端
子電圧）が反転入力端子への電圧（すなわちコンデンサ
電圧）よりも高いと、トランジスタ５１３のコレクタ電
流はトランジスタ５１２のコレクタ電流よりも大きくな
り、コンパレータ５１の出力端子Ｑから電流が流出す
る。これにより、トランジスタ５２２，３がそれぞれ導
通して電流が流れ、コンパレータ５１の非反転入力端子
への電圧が低下するとともにコンデンサ１の放電が開始
される。この時のトランジスタ３の電流は、コンパレー
タ５１の非反転入力端子に入力する放電抵抗Ｒｄの低圧
側端子電圧がコンデンサ電圧とほぼ等しくなるまで増大
し、これに伴ってトランジスタ３の電流も大きくなる。
以後は、コンデンサ電圧の低下に伴い、これに追従して
放電抵抗Ｒｄの低圧側端子電圧を低下せしめるようにト
ランジスタ５２２の電流が増加し、この電流に比例して
トランジスタ３の電流が増加してコンデンサ素子１の放
電がさらに進行する。かくして、コンデンサ素子１から
の放電電流は、自身の電圧の低下に伴いこれと電源電圧
との差に比例して大きくなり、この時の比例定数は放電
抵抗Ｒｄの大きさにより決定される。しかして、放電の
間のコンデンサ電圧の変化は図３に示す如く、上に凸と
なる指数カーブを示して減少する。これにより、任意の
電圧Ｖｏからｔ1 時間後に電圧Ｖｃ（ｔ1 ）まで上昇
し、その後、時間ｔ2 で再び電圧Ｖｏに戻る際の、時間
ｔ1 ，ｔ2 と抵抗Ｒｃ，Ｒｄの比の直線的関係が保たれ
る。

【００１７】これを数式で確かめると、以下のようにな
る。電源電圧をＶｃｃ、コンデンサ電圧およびコンデン
サ容量をそれぞれＶｃ，Ｃとすると、充電時の関係式は
次式（６）で示される。 （Ｖｃｃ−Ｖｃ）／Ｒｃ＝Ｃ・ｄＶｃ／ｄｔ……（６） また、放電時の関係式はトランジスタ３，５２２の面積
比（電流比）が１：１の場合次式（７）で示される。 （Ｖｃｃ−Ｖｃ）／Ｒｃ−（Ｖｃｃ−Ｖｃ）／Ｒｄ＝Ｃ
・ｄＶｃ／ｄｔ……（７）

【００１８】充電開始から時間ｔ1 後のコンデンサ電圧
Ｖｃ（ｔ1 ）は（６）式より、 Ｖｃ（ｔ1 ）＝Ｖｃｃ｛１−（１−Ｖｏ／Ｖｃｃ）・ｅ
ｘｐ（−ｔ1 ／Ｒｃ・Ｃ）｝……（８） となる。ここで、Ｖｏはｔ＝０の時のＶｃである。Ｖｃ
（ｔ1 ）から放電を開始して時間ｔ2 後に再び電圧Ｖｏ
に戻ったとすると、この時の関係式は（７）式より、 Ｖｏ＝Ｖｃｃ〔１−（１−Ｖｃ（ｔ1 ）／Ｖｃｃ）・ｅ
ｘｐ｛（Ｒｃ−Ｒｄ）・ｔ2 ／Ｒｃ・Ｒｄ・Ｃ）｝〕…
…（９） 上式（８）、（９）を整理するとｔ1 ／ｔ2 ＝Ｒｃ／Ｒ
ｄ−１となり、時間ｔ1 ，ｔ2 と抵抗Ｒｃ，Ｒｄの比の
直線的関係が保たれている。

【００１９】かくの如く本実施例によれば、コンデンサ
素子１の充電路６に電流ミラー回路は使用されず、充電
抵抗Ｒｃが介設されているだけであるから、充電時間ｔ
1 を長く確保するために充電電流を小さくしてもバラツ
キの増加など特性が悪化することはない。また、コンデ
ンサ素子１は一端がアースされているから、放電路７に
より放電を続行すれば簡単にコンデンサ素子１の電荷を
解消してリセットすることができる。また、ＩＣ化した
場合の外部端子数は４つであり、従来よりも一つ外部端
子数を減らすことができるから、既述の如くＩＣパッケ
ージをＤＩＰよりＳＩＰへ変更して設置スペースを大幅
に削減することができる。

【００２０】

【実施例２】図４において、定電圧電源２よりスイッチ
手段４を介して電流制御回路５が接続され、該回路５は
外部端子Ｔ６を経て放電抵抗Ｒｄに接続されている。放
電抵抗Ｒｄはコンデンサ素子１に至っている。コンデン
サ素子１から延びる放電路７には外部端子Ｔ７，Ｔ８間
に限流回路３が設けられて、後述の如く電流制御回路５
からの外部信号に応じた電流を通過せしめる。

【００２１】その詳細回路を図５に示す。スイッチ手段
４は電源線８とアース間に設けられた抵抗４１，４２と
トランジスタ４３、および抵抗４１，４２の接続点にベ
ースを接続したトランジスタ４４より構成され、このト
ランジスタ４４のコレクタに電流制御回路５が接続され
ている。電流制御回路５は二つのトランジスタ５３，５
４で電流ミラー回路を構成したもので、ベースと短絡さ
れたトランジスタ５４のコレクタが外部端子Ｔ６を経て
放電抵抗Ｒｄに接続されている。トランジスタ５３のコ
レクタは限流回路３へ至っている。限流回路３は電流ミ
ラー回路を構成する二つのトランジスタ３１，３２と抵
抗３３より構成され、トランジスタ３１のコレクタが上
記電流制御回路５のトランジスタ５３に接続されるとと
もに、トランジスタ３２はコンデンサ素子１からアース
へ至る放電路７中に介設されている。

【００２２】上記構成の二重積分回路において、コンデ
ンサ素子１の放電を開始する場合にはスイッチ手段４の
トランジスタ４３を導通せしめると、トランジスタ４４
が導通して電流制御回路５のトランジスタ５４には約
（ＶｃｃーＶF −Ｖｃ）／Ｒｄの電流が流れる。ここ
で、Ｖｃｃは電源電圧、ＶF はダイオードドロップ電
圧、Ｖｃはコンデンサ電圧である。上記電流は電流ミラ
ーによって限流回路３のトランジスタ３１へ供給され
る。トランジスタ３１，３２の面積比が１：２の場合、
トランジスタ３１の電流の２倍の電流がトランジスタ３
２を通過する。この時のコンデンサ１からの放電電流は
トランジスタ３２を通過する電流から放電抵抗Ｒｄを流
れる電流を差し引いたものとなるから、結局、放電抵抗
Ｒｄを流れる電流に等しくなる。

【００２３】なお、ＩＣ設計上許容される範囲でトラン
ジスタ３１，３２の面積比を大きく設定し、放電抵抗Ｒ
ｄの抵抗値を大きくすれば、放電抵抗Ｒｄを経てコンデ
ンサ１を充電する電流を極く小さくすることができる。
かかる構成によっても、放電電流は電源電圧とコンデン
サ電圧の差に比例したものとなり、放電の間のコンデン
サ電圧の変化は上記実施例と同様に、上に凸となる指数
カーブを示して減少する。かくして本実施例によっても
上記実施例１と同様の効果がある。

【００２４】

【発明の効果】以上の如く、本発明によれば、充放電時
間と充放電抵抗の比の直線性を維持しつつ、コンデンサ
素子への充電電流を小さくしても特性の悪化がないとと
もに、複雑なコンデンサ素子のリセット回路も不要であ
る。また、ＩＣ化した場合の外部端子数も少なくするこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す二重積分回路のブロッ
ク回路図である。

【図２】二重積分回路の詳細回路図である。

【図３】コンデンサ電圧の時間変化を示す図である。

【図４】本発明の他の実施例を示す二重積分回路のブロ
ック回路図である。

【図５】二重積分回路の詳細回路図である。

【図６】従来例を示す二重積分回路のブロック回路図で
ある。

【図７】二重積分回路の詳細回路図である。

【図８】コンデンサ電圧の時間変化を示す図である。

【図９】他の従来例を示す二重積分回路のブロック回路
図である。

【符号の説明】

１ コンデンサ素子 ２ 定電圧電源 ３ 限流回路（限流手段） ４ スイッチ回路（スイッチ手段） ５ 電流制御回路（電流制御手段） ６ 充電路 ７ 放電路 Ｒｃ 充電抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 コンデンサ素子と、定電圧電源との間に
   充電抵抗を介設して一端がアースされた上記コンデンサ
   素子の他端を充電する充電路と、外部信号に応じて通過
   電流量を変更する限流手段をアースとの間に介設した放
   電路と、該放電路を適宜上記コンデンサ素子の他端に接
   続するスイッチ手段と、上記コンデンサ素子の端子電圧
   と上記定電圧電源との差電圧に比例した電流を通過せし
   めるべく上記限流手段へ外部信号を与える電流制御手段
   とを具備し、上記コンデンサ素子の端子電圧を積分出力
   としたことを特徴とする二重積分回路。
2. 【請求項２】 ＩＣパッケージ内の定電圧電源に接続さ
   れた電源用外部端子と他の外部端子との間に放電抵抗を
   接続するとともに、上記コンデンサ素子の他端を接続し
   たさらに他の外部端子とアース用外部端子との間の放電
   路に上記限流手段を設け、上記電流制御手段を、放電抵
   抗の低圧側端子電圧が上記コンデンサ素子の端子電圧に
   等しくなるように上記放電抵抗に流す電流に比例した電
   流を通過せしめるべく、上記限流手段に外部信号を与え
   るように設定したことを特徴とする請求項１記載の二重
   積分回路。
3. 【請求項３】 ＩＣパッケージ内の定電圧電源に接続さ
   れた電源用外部端子と他の外部端子との間に上記充電抵
   抗を接続するとともに、上記他の外部端子とさらに他の
   外部端子の間に放電抵抗を接続し、上記定電圧電源より
   延びる電源線と上記さらに他の外部端子との間に上記電
   流制御手段を設けて、該電流制御手段を、これを通過す
   る電流に比例した電流を通過せしめるべく、上記他の外
   部端子とアース用外部端子との間の放電路に設けた限流
   手段に外部信号を与えるように設定したことを特徴とす
   る請求項１記載の二重積分回路。