JPH0721771B2 - エミュレーション・チップ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、同一アーキテクチャで、メモリ・サイズ、I/
O数などが異なる１チップ・マイクロコンピュータ・フ
ァミリのデバック用エミュレーション・チップに関し、
特に対象とするマイクロコンピュータへのモード切り替
え方法に関する。

従来の技術 マイクロコンピュータのエミュレータは、通常ユーザー
・モードとスーパーバイザー・モードの２種の動作モー
ドを備えている。ユーザー・モードは、エミュレーショ
ンの対象となるマイクロコンピュータのプログラムを、
対象マイクロコンピュータと等価な機能をもって実行す
るモードであり、一方、スーパーバイザー・モードは、
エミュレーションの内部レジスタの状態を表示したり、
ユーザー・プログラムの変更や各種モード・レジスタの
操作、ユーザー・モード中のトレース結果の表示などエ
ミュレーション作業に伴うプログラムを実行するモード
である。

ところで、近年開発されている１チップ・マイクロコン
ピュータでは、開発の効率化、互換性の向上、製品の低
価格化等を促進するために、同一アーキテクチャで、メ
モリ・サイズ、I/O数、周辺ハードウェア等で差別化を
図ってファミリを形成したコア・アーキテクチャの採用
が増加している。

このようなコア・アーキテクチャ・ファミリに対するエ
ミュレーションは、通常ファミリ内の最大規模のハード
ウェアを備えたエミュレーション用マイクロコンピュー
タ（以下エミュレーション・チップという）によって行
い、エミュレーションの対象となるマイクロコンピュー
タに対応して有効に動作するメモリ・エリア、I/O、周
辺ハードウェア等を切り替えて行う。

即ち、従来のエミュレーション・チップでは、複数個の
モード切り替え用レジスタを設け、モード切り替え用レ
ジスタに書き込む値により、選択回路を通じてエミュレ
ーションの対象となるマイクロコンピュータを決定し、
対象とするマイクロコンピュータ毎に付加的回路を有効
あるいは無効とすることによってハードウェア上のモー
ドを切り替えていた。

第２図は、あるアドレスにマッピングされたｎ個のモー
ド切り替え用設定信号保持レジスタを有したエミュレー
ション・チップの構成を模式的に示す図である。

このエミュレーション・チップをエミュレーションの対
象となるマイクロコンピュータのモードに設定する際
は、以下のような動作を実行する。まず、アドレス・バ
スを介してモード設定信号３を“1"とし、ライト信号４
をアクティブ“0"とする。NAND回路10は、インバータ５
からの反転ライト信号６とモード設定信号３とから、出
力線11に“0"を出力する。この状態で、データ・バスを
介して並びに規定用信号線２−１〜２−ｎを介して、切
り替え用設定信号保持レジスタ１（１）〜１（ｎ）に所
望のモードデータを入力する。

アドレス・マッピングされたｎ個のモード切り替え用設
定信号保持レジスタ１（１）〜１（ｎ）は、ライト信号
４が“0"から“1"に変化した時、つまりNAND回路10の出
力線11の後端の立ち上がりをエッジでモード切り替え用
設定信号規定用信号線２−１〜２−ｎのデータをラッチ
し、モード設定ラッチ信号12−１〜12−ｎにラッチデー
タを出力する。

即ち、モード切り替え用設定信号保持レジスタ１（１）
〜１（ｎ）を規定する規定用信号線２−１〜２−ｎが、
アクティブ“1"の時、モード切り替え用設定信号保持レ
ジスタ１（１）〜１（ｎ）のモード設定ラッチ信号12−
１〜12−ｎは“1"となり、規定用信号線２−１〜２−ｎ
がノンアクティブ“0"の時、モード切り替え信号保持レ
ジスタ１（１）〜１（ｎ）のモード設定ラッチ信号12−
１〜12−ｎは“0"となっている。

これらモード設定ラッチ信号12−１〜12−ｎは、デコー
ダ17に入力され、デコーダ出力18−１〜18−ｍにモード
設定信号を出力する。このモード設定デコーダ出力18−
１〜18−ｍに従って、エミュレーション・チップは、エ
ミュレーションの対象となるマイクロコンピュータには
搭載されていないメモリ・エリア、I/O、周辺ハードウ
ェア等をインヒビットする。

発明が解決しようとする問題点 上述のように、従来のエミュレーション・チップにおけ
るモード切り替え用設定信号保持レジスタは、エミュレ
ーション対象に応じたモード設定並びに環境設定を、デ
ータバスを介して指示する規定用信号線とアドレスバス
によるモード設定信号並びにライト信号とによって行
う。

従って、従来のエミュレーション・チップでは、ユーザ
ー・モード上の動作で対象マイクロコンピュータのプロ
グラムが暴走した際等に、モード切り替え用設定信号保
持レジスタの内容を書き替えてしまう場合がある。この
場合、エミュレーションチップの対象モードが変化して
しまい、特定のマイクロコンピュータに対する有効なエ
ミュレーションを続行することができなくなる。

また、エミュレーション・チップの動作自体がモード切
り替え用設定信号保持レジスタに値を設定した時点で決
定されるので、一度対象モードが設定されると再設定す
るまで動作モードが変化しない。従って、特にスーパー
バイザー・モードにおいても予め設定されていた対象マ
イクロコンピュータ・モードで動作し、メモリのリード
・ライト属性、アクセス・モード、メモリ・サイズ等の
機能を利用できない。即ち、エミュレーション・チップ
が独自に有するデバッグに有効な機能を有効に利用する
ことができないという欠点がある。

本発明は、上記従来技術の欠点を解決し、エミュレーシ
ョン・チップとして、より有効なユーザモードとスーパ
ーバイザー・モードを有する新規なエミュレーション・
チップを提供することをその目的としている。

問題点を解決するための手段 即ち、本発明に従うと、エミュレーションの対象となる
マイクロコンピュータと同じ動作環境に設定されて該マ
イクロコンピュータのためのプログラムを実行するユー
ザー・モードと、自身の備える動作環境を全て動作可能
に設定して自身のためのプログラムを実行するスーパバ
イザ・モードとの少なくとも２種の動作モードを具備
し、前記ユーザー・モードでは、動作環境設定動作の実
行を禁止し、前記スーパバイザ・モードでは、自身の有
するすべての動作環境をアクティブにするように構成さ
れているエミュレーション・チップであって、モード設
定信号および反転ライト信号の論理積と、ユーザー・モ
ードまたはスーパバイザ・モードであることを示すエミ
ュレーション・チップ・モード出力信号との否定論理積
をトリガとするモード設定信号保持レジスタを備え、該
モード設定信号保持レジスタのラッチ信号と、エミュレ
ーション・チップ・モード出力の反転信号との論理積を
モード設定ラッチ信号として使用するモード切替回路を
有することを特徴とするエミュレーション・チップが提
供される。

作用 本発明に従うエミュレーション・チップは、エミュレー
ションの対象マイクロコンピュータのプログラムを実行
するユーザー・モードでは、ディバグ対象モードの切り
替えを禁止し、一方、エミュレーション用のプログラム
を実行するスーパーバイザー・モードでは、ファミリ内
の最大モードであるエミュレーション・チップのモード
となるように構成されたデバッグ対象マイクロコンピュ
ータモード切替回路を有することを特徴とする。

これは、例えば、対象とするマイクロコンピュータのモ
ード切り替え方法として、モード設定信号と反転ライト
信号との論理積と、ユーザー・モードあるいはスーパー
バイザー・モードであることを示すエミュレーション・
チップ・モード出力信号線との否定論理積をモード切り
替え用設定信号保持レジスタのトリガとし、また、モー
ド設定ラッチ信号として、モード設定信号保持レジスタ
のラッチ信号と、エミュレーション・チップ・モード出
力の反転信号との論理積を使用することにより実現され
る。

このような本発明によるエミュレーション・チップは、
同一アーキテクチャでメモリ・サイズ、I/O数、周辺ハ
ードウェア等のみが異なる１チップ・マイクロコンピュ
ータ・ファミリのデバッグに特に有利に使用することが
できる。

実施例 以下に図面を参照して本発明についてより具体的に詳述
するが、以下に開示するものは本発明の１実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。

第１図は本発明の一実施例の構成を模式的に示す図であ
る。

第１図に示すような回路を備えたエミュレーション・チ
ップにおいて、エミュレーションの対象となるマイクロ
コンピュータのモードを設定する際は、以下のような動
作を実行する。

まず、アドレス・バスを介して、モード設定信号３を
“1"とし、ライト信号４をアクティブ“0"とすると、AN
D回路７にはモード設定信号３と反転ライト信号６が入
力され、出力線８に“1"を出力する。また、エミュレー
ション・チップ・モード出力信号線９は、エミュレーシ
ョン・チップがスーパーバイザーより特権割り込み要求
（以下スーパーバイザー割り込みと記す）を受け付ける
スーパーバイザー・モードでは“1"となり、エミュレー
ション実行中であるユーザー・モードでは“0"となる信
号線である。

続いて、AND回路７の出力線８と、エミュレーション・
チップ・モード出力信号線９とはNAND回路10に入力され
る。エミュレーション・チップ・モード出力信号線９が
“1"（スーパーバイザー・モード）でNAND回路の出力線
11が“0"となったとき、ライト信号４は“0"から“1"に
変化する。従って、NAND回路10の出力線11の立ち上がり
エッヂ後端で、データ・バスに接続しているモード切り
替え用設定号保持レジスタ規定用信号線２−１〜２−ｎ
より所望のモードに対応したモードデータをアドレスマ
ッピングされたｎ個のモード切り替え設定信号保持レジ
スタ１（１）〜１（ｎ）にラッチし、モード設定ラッチ
信号12−１〜12−ｎにラッチデータを出力する。

モード切り替え設定信号保持レジスタ１（１）〜１
（ｎ）で、モード設定ラッチ信号12−１〜12−ｎはアク
ティブ“1"となり、アクティブ“1"なモード設定ラッチ
信号はスーパーバイザー・モードで再びモード設定され
るまで保持される。従って、アクティブ“1"なモード設
定ラッチ信号を一方の入力とするAND回路15−１〜15−
ｎの出力であるモード設定デコーダ入力16−１〜16−ｎ
は、他入力に入力するインバータ13で反転されたエミュ
レーション・チップ・モード反転出力信号線14によって
ユーザー・モードに移り、エミュレーション・チップ・
モード反転出力信号が“1"になったときにアクティブ
“1"となる。

レジスタ１（ａ）〜１（ｎ）を規定する信号線２−１〜
２−ｎがノンアクティブ“0"の状態では、レジスタ１
（１）〜１（ｎ）のモード設定ラッチ信号12−１〜12−
ｎは常に“0"となっているので、対応モード設定デコー
ダ入力16−１〜16−ｎも常に“0"となっている。

デコーダ17は、モード設定デコーダ入力16−１〜16−ｎ
からの信号に応じてデコーダ出力18−１〜18−ｍにモー
ド設定デコード信号を出力する。こうして、モード設定
デコーダ出力18−１〜18−ｍに従って、エミュレーショ
ン・チップは、エミュレーションの対象となるマイクロ
コンピュータが有していないメモリ・エリア、I/O、周
辺ハードウェア等をインヒビットする。

以上のようにしてモード設定されたエミュレーション用
チップは、各モードで以下のように動作する。

スーパーバイザー・モードでは、エミュレーション・チ
ップ・モード出力信号線９が“1"である。従って、モー
ド設定信号３、レジスタ規定用信号線２−１〜２−ｎ並
びにライト信号４によって、モード切り替え用設定信号
保持レジスタ１（１）〜１（ｎ）の出力変更、即ち、モ
ード設定ラッチ信号12−１〜12−ｎの変更が可能であ
る。但し、エミュレーション・チップ・モード反転出力
信号線14は“0"であり、モード設定デコーダ入力16−１
〜16−ｎも常に“0"であるので、モード設定デコーダ出
力18−１〜18−ｍも全て“0"となる。こうして、ファミ
リの最大のメモリ・サイズ、I/O数、周辺ハードウェア
を持つエミュレーション・チップのモードが設定され
る。

一方、ユーザー・モードでは、エミュレーション・チッ
プ・モード出力信号線９が“0"である。従って、対象マ
イクロコンピュータのプログラム暴走等により、モード
設定信号３およびライト信号４がAND回路出力線８を変
更したとしても、NAND回路出力線11は常に“1"である。
即ち、モード設定ラッチ信号12−１〜12−ｎの変更、即
ち、レジスタ１（１）〜１（ｎ）の出力変更はできな
い。このとき、エミュレーション・チップ・モード反転
出力信号線14は“1"であり、スーパーバイザー・モード
において設定されたモード設定ラッチ信号12−１〜12−
ｎの状態がモード設定デコーダ入力16−１〜16−ｎに出
力され、対象エミュレーション・チップのモードが設定
される。

このように、ユーザー・モードに移った時点で、対象エ
ミュレーション・チップに対応した状態に設定され、ユ
ーザー・モードにある間はこれは変更されない。一方、
スーパー・バイザー・モードに移った時点で全てのメモ
リ・サイズ、I/O数、周辺ハードウェアが有効な状態に
なる。

発明の効果 以上詳述の如く、本発明に従えば、エミュレーション・
チップに、エミュレーション対象マイクロコンピュータ
・モード切替回路を付加し、スーパー・バイザー・モー
ドであるかユーザー・モードであるかを示すエミュレー
ション・チップ・モード出力信号線を使用することによ
り、ユーザー・モードにおいては、エミュレーション対
象マイクロコンピュータの設定が変更されることがな
く、一方、スーパーバイザー・モードにおいては、ファ
ミリ内の最大のメモリ・サイズ、I/O数、周辺ハードウ
ェアを持つエミュレーション・チップのモードに切り替
わり、デバッグに有効な機能を完全に利用できる。

【図面の簡単な説明】

第１図は、本発明に従う１チップマイクロコンピュータ
・ファミリのデバッグ用エミュレーションチップの構成
を模式的に示す図であり、 第２図は、従来の１チップ・マイクロコンピュータ・フ
ァミリのデバッグ用エミュレーション・チップの構成を
模式的に示す図である。 〔主な参照番号〕 １（１）〜１（ｎ）……モード切り替え用設定信号保持
レジスタ、 ２−１〜２−ｎ……モード切り替え用設定信号保持レジ
スタ規定用信号線、 ３……モード設定信号、 ４……ライト信号、 ５、13……インバータ、 ６……反転ライト信号、７……AND回路、 ８……AND回路出力線、 ９……エミュレーション・チップ・モード出力信号線、 10……NAND回路、 11……NAND回路出力線、 12−１〜12−ｎ……モード設定ラッチ信号、 14……エミュレーション・チップ・モード反転出力信号
線、 15−１〜15−ｎ……AND回路、 16−１〜16−ｎ……モード設定デコーダ入力、 17……デコーダ、 18−１〜18−ｍ……モード設定デコーダ出力

Claims (1)

【特許請求の範囲】
1. 【請求項１】エミュレーションの対象となるマイクロコ
   ンピュータと同じ動作環境に設定されて該マイクロコン
   ピュータのためのプログラムを実行するユーザー・モー
   ドと、自身の備える動作環境を全て動作可能に設定して
   自身のためのプログラムを実行するスーパバイザ・モー
   ドとの少なくとも２種の動作モードを具備し、前記ユー
   ザー・モードでは、動作環境設定動作の実行を禁止し、
   前記スーパバイザ・モードでは、自身の有するすべての
   動作環境をアクティブにするように構成されているエミ
   ュレーション・チップであって、 モード設定信号および反転ライト信号の論理積と、ユー
   ザー・モードまたはスーパバイザ・モードであることを
   示すエミュレーション・チップ・モード出力信号との否
   定論理積をトリガとするモード設定信号保持レジスタを
   備え、該モード設定信号保持レジスタのラッチ信号と、
   エミュレーション・チップ・モード出力の反転信号との
   論理積をモード設定ラッチ信号として使用するモード切
   替回路を有することを特徴とするエミュレーション・チ
   ップ。