JPH0722145B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0722145B2
JPH0722145B2 JP59161912A JP16191284A JPH0722145B2 JP H0722145 B2 JPH0722145 B2 JP H0722145B2 JP 59161912 A JP59161912 A JP 59161912A JP 16191284 A JP16191284 A JP 16191284A JP H0722145 B2 JPH0722145 B2 JP H0722145B2
Authority
JP
Japan
Prior art keywords
silicon glass
glass film
film
phosphorus
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59161912A
Other languages
English (en)
Other versions
JPS6140035A (ja
Inventor
悟 田路
典生 吉田
哲士 肥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP59161912A priority Critical patent/JPH0722145B2/ja
Priority to US06/760,135 priority patent/US4634494A/en
Publication of JPS6140035A publication Critical patent/JPS6140035A/ja
Publication of JPH0722145B2 publication Critical patent/JPH0722145B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0055—Other surface treatment of glass not in the form of fibres or filaments by irradiation by ion implantation
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/08—Frit compositions, i.e. in a powdered or comminuted form containing phosphorus
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/34—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明はLSIなどの半導体装置を製造するウエハプロセ
スに関し、特に層間絶縁膜やパッシベーションとしてリ
ンシリコンガラス（PSG）膜を使用した半導体装置のウ
エハプロセスに関する。
（従来技術） リンシリコンガラス膜を有する半導体装置のウエハプロ
セスにはコンタクトホール、層間の導通コンタクト孔
（Via Hole）、ボンディングパッドなどの形成工程や、
段差を吸収するための平坦化工程などが含まれている。
リンシリコンガラス膜はフッ酸（HF）に対するエッチレ
ートが大きいが、リンシリコンガラスの成分に更にボロ
ンを含有させてCVD（Chemical Vapor Deposition）法で
形成したボロンリンシリコンガラス（BPSG）膜はリンシ
リコンガラス膜に比べてフッ酸に対するエッチレートが
小さくなることが知られている。
しかし、CVD法で形成されたボロンリンシリコンガラス
膜は膜全体にボロンが均一に含有されているため、ボロ
ンを含有することに起因するエッチレートの低下現象を
リンシリコンガラス膜の何らかの加工に利用することは
できないし、またそのような加工に関する試みもなされ
ていない。
（目的） 本発明はリンシリコンガラス膜にボロンを含有させると
エッチレートが低下する現象を利用して、リンシリコン
ガラス膜にコンタクトホール等の孔の形成や平坦化工程
を行なうことを目的とするものである。
（構成） 本発明のウエハプロセスでは、リンシリコンガラス膜に
選択的にボロンイオンを注入した後、ボロンイオンが注
入された領域と注入されなかった領域とのエッチレート
の差を利用してそのリンシリコンガラス層をエッチング
によりパターン化する工程を含んでいる。
イオン注入法によりリンシリコンガラス膜に選択的にボ
ロンイオンを注入することにより、後のエッチング工程
ではボロンが注入されなかった領域でエッチングが速く
進行するが、ボロンが注入された領域ではエッチングが
抑制される。本発明はこのエッチレートの差をリンシリ
コンガラス膜の種々の加工に利用するものである。
以下、実施例により本発明を具体的に説明する。
（実施例１） 第１の実施例は本発明方法をリンシリコンガラス膜のコ
ンタクトホール等の孔の形成に適用したものである。
従来は、リンシリコンガラス膜にコンタクトホール等の
孔を形成する場合、リンシリコンガラス膜上にレジスト
パターンを形成し、そのレジストパターンをマスクとし
てエッチングを行なう。そのとき形成される孔の断面
は、第３図に示されるように外側へふくらんだ形状にな
る。同図で、２はシリコン基板又はポリシリコン層、４
は熱酸化膜、６はシリコンガラス膜、８はレジスト、10
は形成された孔である。このようなコンタクトホール等
の孔10には、レジスト８が除去された後、導電膜が形成
されるが、この孔10のエッジ部ａが急俊であるためこの
エッジ部ａで導電膜が断線するという問題がある。
第１図はこの問題を解決するために本発明を適用した例
を表わしている。なお、全国を通じて同一又は同等な部
分には同一記号を付す。
第１図（Ａ）は、不純物拡散によりソース領域及びドレ
イン領域が形成されており、シリコン基板又はポリシリ
コン層２の上の熱酸化膜４上に常圧CVD法により形成さ
れた例えばリン濃度８モル％のリンシリコンガラス膜６
にボロンイオン（B+）がイオン注入されている状態を示
している。記号12で示される多数の点は注入されたボロ
ンイオンである。
ここで、リンシリコンガラス膜６に注入されたボロンイ
オンの分布が、例えば記号14で示されるようにリンシリ
コンガラス膜６の膜厚方向ｘの全域にわたり、膜厚方向
の下方にピークをもつようにイオン注入条件を設定す
る。この条件は例えばエネルギーが200KeV以上、ドーズ
量が１×1017イオン/cm2以上である。
次に、例えばH2/O2雰囲気中で900〜1000℃で熱処理して
リンシリコンガラス膜６をフローさせて段差を減少させ
た後、同図（Ｂ）に示されるようにリンシリコンガラス
膜６上にコンタクトホール等のためのレジストパターン
８を形成し、このレジストパターン８をマスクとして例
えば15:1BHF液（緩衝フッ酸溶液）によりリンシリコン
ガラス膜６のエッチングを行なう。
15:1BHF液に対するエッチレートは、ボロンを含有しな
いリンシリコンガラス膜では1310Å／分であるのに対
し、ボロンを１×1017イオン/cm2注入したリンシリコン
ガラス膜（ボロンリンシリコンガラス膜となっていると
考えられる）では570Å／分であり、1/2以下に低下す
る。なお、比較のためにこのエッチング条件での熱酸化
膜（SiO2）のエッチレートを示すと、400Å／分であっ
た。
第１図の場合にはボロンイオン濃度は同図（Ａ）の記号
14で示されるように膜厚方向に分布しているので、リン
シリコンガラス膜６のエッチレートはエッチングが膜厚
方向に進向するにつれて低下して行くため、そのエッチ
ングにより形成された孔の断面形状は第１図（Ｃ）に記
号16で示される如く、内側に絞られた形状となる。
この孔16のエッジ部ｂは緩やかに変化しているため、こ
のエッジ部ｂ上に形成される導電層が断線する問題は生
じない。
（実施例２） 特に二層ポリシリコン構造や二層メタル構造を有する品
種の半導体装置においては段差が大きな問題になってお
り、従来は、この段差をリンシリコンガラス膜で減少さ
せるために高温（例えば900〜1000℃）でフローさせる
ことが行なわれている。しかし、フロー工程だけでは段
差を十分に減少させるまでには至っていない。
第２の実施例は本発明を段差を減少させる平坦化工程に
適用したものである。
第２図（Ａ）はシリコン基板２の熱酸化膜４上にポリシ
リコン層を形成し、記号22で示されるようにパターン化
した後、セルフアライン的にソース領域及びドレイン領
域を形成し、常圧CVD法により例えばリン濃度８モル％
のリンシリコンガラス膜６を形成し、そのリンシリコン
ガラス膜６の隆起部24上にレジストパターン26を形成
し、このレジストパターン26をマスクとしてリンシリコ
ンガラス膜６にボロンイオンを注入している状態を表わ
している。注入条件は、例えば約50KeVのエネルギーで
１×1017イオン/cm2以上のドーズ量である。リンシリコ
ンガラス膜６の隆起部24のサイズはポリシリコンパター
ン22に対して１μｍ程度大き目になる。したがって、レ
ジストパターン26を形成する際のマスクは、ポリシリコ
ンパターン22に対し１μｍ程度オーバーサイズしたパタ
ーンを有するマスクを使用すればよい。
次に、レジストパターン26を除去し、900〜1000℃の熱
処理でリンシリコンガラス膜６をフローさせた後、例え
ば15:1BHF液により約５分間全面エッチングを行なう。
リンシリコンガラス膜６ではボロンイオンが注入されな
かった隆起部24のエッチレートが大きく、ボロンイオン
が注入された領域のエッチレートが小さいため、このエ
ッチバック工程により第３図（Ｂ）に示されるように平
坦化されたリンシリコンガラス膜28が得られる。
その平坦化されたリンシリコンガラス膜28上に更にCVD
法によりSiO2膜30を形成し（同図（Ｃ））、その後、通
常の方法によりコンタクトホールの形成やメタル層のパ
ターン化を行なえば段差による断線などのない半導体装
置が得られる。
なお、第２図は説明を簡略化するために単層のポリシリ
コン層のものを例示しているが、多層ポリシリコン構造
のものや多層メタル構造のものの方が段差が大きく、し
たがって本実施例を用いる利益がより大きくなることは
明らかである。
（効果） 本発明によれば、リンシリコンガラス膜にボロンイオン
を選択的に注入することにより、好ましい断面形状のコ
ンタクトホール等の孔を開けたり、平坦化させることが
できるなどの効果がある。
【図面の簡単な説明】
第１図（Ａ）ないし同図（Ｃ）は第１の実施例の工程を
示す断面図、第２図（Ａ）〜同図（Ｃ）は第２の実施例
の工程を示す断面図、第３図は従来方法により形成され
たコンタクトホールの形状を示す断面図である。 ６……リンシリコンガラス膜、12……注入されたボロン
イオン、14……ボロンイオン分布、16,20……コンタク
トホール等の孔、 24……リンシリコンガラス膜の隆起部、26……レジスト
パターン、28……平坦化されたリンシリコンガラス膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】以下の工程（Ａ）から（Ｄ）を含んで絶縁
    膜に孔をあけることを特徴とする半導体装置の製造方
    法。 （Ａ）上層と電気的に接続される領域をもつ下地表面上
    に絶縁膜としてリンシリコンガラス膜を形成する工程、 （Ｂ）前記リンシリコンガラス膜に、注入イオン分布が
    そのリンシリコンガラス膜の膜厚方向の全域にわたり、
    かつ膜厚方向の下方にピークをもつ条件でボロンイオン
    を注入する工程、 （Ｃ）前記リンシリコンガラス膜上に孔形成領域に開口
    をもつレジストパターンを形成する工程、 （Ｄ）前記レジストパターンをマスクとしてフッ酸系エ
    ッチング液を用いて前記リンシリコンガラス膜をエッチ
    ングし、孔をあける工程。
  2. 【請求項２】前記リンシリコンガラス膜に注入されたボ
    ロンイオンの濃度分布は前記リンシリコンガラス膜の膜
    厚方向に対して連続的である特許請求の範囲第１項に記
    載の半導体装置の製造方法。
  3. 【請求項３】以下の工程（Ａ）から（Ｅ）を含んで絶縁
    膜の表面を平坦化することを特徴とする半導体装置の製
    造方法。 （Ａ）表面に凹凸をもつ下地表面上に絶縁膜としてリン
    シリコンガラス膜を形成する工程、 （Ｂ）前記リンシリコンガラス膜上に凸部を被う形状の
    レジストパターンを形成する工程、 （Ｃ）前記レジストパターンをマスクとして前記リンシ
    リコンガラス膜にボロンイオンを注入する工程、 （Ｄ）前記レジストパターンを除去した後、熱処理を施
    こす工程、 （Ｅ）フッ酸系エッチング液を用いて前記リンシリコン
    ガラス膜をエッチングしてその表面を平坦化する工程。
JP59161912A 1984-07-31 1984-07-31 半導体装置の製造方法 Expired - Lifetime JPH0722145B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59161912A JPH0722145B2 (ja) 1984-07-31 1984-07-31 半導体装置の製造方法
US06/760,135 US4634494A (en) 1984-07-31 1985-07-29 Etching of a phosphosilicate glass film selectively implanted with boron

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59161912A JPH0722145B2 (ja) 1984-07-31 1984-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6140035A JPS6140035A (ja) 1986-02-26
JPH0722145B2 true JPH0722145B2 (ja) 1995-03-08

Family

ID=15744379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59161912A Expired - Lifetime JPH0722145B2 (ja) 1984-07-31 1984-07-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4634494A (ja)
JP (1) JPH0722145B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
JPS6328039A (ja) * 1986-07-22 1988-02-05 Fuji Electric Co Ltd 半導体素子の製造方法
US4721548A (en) * 1987-05-13 1988-01-26 Intel Corporation Semiconductor planarization process
US4818335A (en) * 1988-05-13 1989-04-04 The United States Of America As Represented By The Director Of The National Security Agency Tapered wet etching of contacts using a trilayer silox structure
US4978418A (en) * 1988-08-18 1990-12-18 The United States Of America As Represented By The United States Department Of Energy Controlled ion implant damage profile for etching
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
US5627750A (en) * 1993-12-29 1997-05-06 Toyota Jidosha Kabushiki Kaisha Clutch slip control device and method of manufacturing the same, clutch slip control method, and vehicle control device
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation
JP2844051B2 (ja) * 1994-10-31 1999-01-06 セイコーインスツルメンツ株式会社 サーマルヘッド
KR0159409B1 (ko) * 1995-09-30 1999-02-01 배순훈 평탄화 방법
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6326300B1 (en) 1998-09-21 2001-12-04 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method
US6287961B1 (en) 1999-01-04 2001-09-11 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6475841B1 (en) * 2000-06-02 2002-11-05 Motorola, Inc. Transistor with shaped gate electrode and method therefor
KR100604555B1 (ko) * 2001-06-21 2006-07-28 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
US6989318B2 (en) * 2003-10-22 2006-01-24 International Business Machines Corporation Method for reducing shallow trench isolation consumption in semiconductor devices
US6835631B1 (en) 2003-11-20 2004-12-28 Chartered Semiconductor Manufacturing Ltd Method to enhance inductor Q factor by forming air gaps below inductors
US7338857B2 (en) * 2004-10-14 2008-03-04 Ovonyx, Inc. Increasing adherence of dielectrics to phase change materials
JP5306141B2 (ja) 2009-10-19 2013-10-02 株式会社東芝 固体撮像装置
CN102479680A (zh) * 2010-11-29 2012-05-30 中国科学院微电子研究所 半导体器件的制造方法
US9859402B2 (en) 2015-03-16 2018-01-02 United Microelectronics Corp. Method of using an ion implantation process to prevent a shorting issue of a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560280A (en) * 1965-11-17 1971-02-02 Hitachi Ltd Method of selective removal of oxide coatings in the manufacture of semiconductor devices
JPS56148868A (en) * 1980-04-18 1981-11-18 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS58131A (ja) * 1981-06-24 1983-01-05 Mitsubishi Electric Corp 表面保護膜のエツチング方法
JPS5835929A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 半導体装置の製造方法
JPS58143533A (ja) * 1982-02-22 1983-08-26 Toshiba Corp スル−ホ−ルの形成方法
US4552831A (en) * 1984-02-06 1985-11-12 International Business Machines Corporation Fabrication method for controlled via hole process

Also Published As

Publication number Publication date
JPS6140035A (ja) 1986-02-26
US4634494A (en) 1987-01-06

Similar Documents

Publication Publication Date Title
JPH0722145B2 (ja) 半導体装置の製造方法
US4466172A (en) Method for fabricating MOS device with self-aligned contacts
JP2587626B2 (ja) 半導体物体上に絶縁された接点開口部を設ける方法
US4413401A (en) Method for making a semiconductor capacitor
JPS6144470A (ja) 集積回路チップにおける金属充填方法
US5681778A (en) Semiconductor processing method of forming a buried contact and conductive line
US4290186A (en) Method of making integrated semiconductor structure having an MOS and a capacitor device
US5457070A (en) Method of forming a step compensated semiconductor device
JPS58202545A (ja) 半導体装置の製造方法
CA1131796A (en) Method for fabricating mos device with self-aligned contacts
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
JPS6252950B2 (ja)
JP3897071B2 (ja) 半導体装置の製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JPH05335578A (ja) 薄膜トランジスタの製造方法
US5668043A (en) Method for forming isolated regions in a semiconductor device
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
JPS645463B2 (ja)
JPS5961181A (ja) 半導体装置の製造方法
JPS59150421A (ja) 半導体装置の製造方法
JP3224432B2 (ja) 半導体装置の製造方法
JPS63257244A (ja) 半導体装置およびその製造方法
JP2874070B2 (ja) 半導体装置の製造方法
TW321792B (en) Production method of polysilicon stud in integrated circuit
JPH07249633A (ja) 半導体装置の製造方法