JPH0722905Y2 - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JPH0722905Y2 JPH0722905Y2 JP13842089U JP13842089U JPH0722905Y2 JP H0722905 Y2 JPH0722905 Y2 JP H0722905Y2 JP 13842089 U JP13842089 U JP 13842089U JP 13842089 U JP13842089 U JP 13842089U JP H0722905 Y2 JPH0722905 Y2 JP H0722905Y2
- Authority
- JP
- Japan
- Prior art keywords
- level
- input signal
- absolute value
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 102100024023 Histone PARylation factor 1 Human genes 0.000 description 1
- 101001047783 Homo sapiens Histone PARylation factor 1 Proteins 0.000 description 1
- 101000964789 Homo sapiens Zinc finger protein 83 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は入力信号の振幅を所定値に制限するリミッタ回
路に関するものである。
路に関するものである。
第７図（ａ）に従来の並列型ダイオードリミッタ回路の
一例を示す。図の様に、一対のダイオードD1及びD2のそ
れぞれのアノードとカソードを互いに接続し、一方の共
通接続点を接地し、他方の共通接続点を入力信号線に対
して並列接続する。入力信号線には抵抗Ｒが直列接続さ
れており、この時の入出力特性は第７図（ｂ）に示す如
く、ダイオードの順方向電圧をVDとすると、入力Viが-V
D<Vi<VDの時には入力Viがそのまま出力V0として現わ
れ、Vi<-VDの時には-VDに、Vi>VDの時には、VDに、夫々
出力V0の振幅が制限される。
一例を示す。図の様に、一対のダイオードD1及びD2のそ
れぞれのアノードとカソードを互いに接続し、一方の共
通接続点を接地し、他方の共通接続点を入力信号線に対
して並列接続する。入力信号線には抵抗Ｒが直列接続さ
れており、この時の入出力特性は第７図（ｂ）に示す如
く、ダイオードの順方向電圧をVDとすると、入力Viが-V
D<Vi<VDの時には入力Viがそのまま出力V0として現わ
れ、Vi<-VDの時には-VDに、Vi>VDの時には、VDに、夫々
出力V0の振幅が制限される。
この様なリミッタ回路は例えばビデオ信号のノイズ除去
装置に用いられている。第８図はビデオテープレコーダ
におけるノイズ除去装置の一例の構成を示すブロック図
である。同図において、１はハイパスフィルタ（HPF）
で、その出力はリミッタ回路２を介して減算器３に供給
され、入力信号から減算されるようになっている。
装置に用いられている。第８図はビデオテープレコーダ
におけるノイズ除去装置の一例の構成を示すブロック図
である。同図において、１はハイパスフィルタ（HPF）
で、その出力はリミッタ回路２を介して減算器３に供給
され、入力信号から減算されるようになっている。
第８図のノイズ除去装置における各部の波形を第９図に
示す。第９図（ａ）乃至（ｄ）の各波形は夫々第８図の
（ａ）乃至（ｄ）の各点における波形を示している。高
周波ノイズ成分を含む入力信号（第９図（ａ））は、HP
F1によって第９図（ｂ）に示す如く、入力信号の立上り
及び立下がりエッジを抽出した信号となる。この出力を
リミッタ２によって振幅制限した出力（第９図（ｃ））
を原信号から減算することにより、出力波形（第９図
（ｄ））にはノイズ成分を含まない入力信号が得られ
る。
示す。第９図（ａ）乃至（ｄ）の各波形は夫々第８図の
（ａ）乃至（ｄ）の各点における波形を示している。高
周波ノイズ成分を含む入力信号（第９図（ａ））は、HP
F1によって第９図（ｂ）に示す如く、入力信号の立上り
及び立下がりエッジを抽出した信号となる。この出力を
リミッタ２によって振幅制限した出力（第９図（ｃ））
を原信号から減算することにより、出力波形（第９図
（ｄ））にはノイズ成分を含まない入力信号が得られ
る。
しかしながら、第８図のノイズ除去装置に第10図（ａ）
の様な入力信号を供給すると、HPF1の出力は同図
（ｂ）、リミッタ２の出力は同図（ｃ）に、各々示す様
になるため、出力は同図（ｅ）に実線部分で示す如く、
入力（点線で示す）に対して、波高値が劣化してしま
い、解像度が悪化してしまうという欠点があった。これ
はリミッタ２が所定レベル以上の入力に対して一定の振
幅の信号を出力することを起因する。
の様な入力信号を供給すると、HPF1の出力は同図
（ｂ）、リミッタ２の出力は同図（ｃ）に、各々示す様
になるため、出力は同図（ｅ）に実線部分で示す如く、
入力（点線で示す）に対して、波高値が劣化してしま
い、解像度が悪化してしまうという欠点があった。これ
はリミッタ２が所定レベル以上の入力に対して一定の振
幅の信号を出力することを起因する。
本考案は、上述した様な従来の欠点を克服するためにな
されたものであり、特に所定レベル以上（又は以下）の
入力に対し、出力を０にする様なリミッタ回路を提供す
ることを目的とする。
されたものであり、特に所定レベル以上（又は以下）の
入力に対し、出力を０にする様なリミッタ回路を提供す
ることを目的とする。
請求項１に記載のリミッタ回路は、入力信号レベルの絶
対値が、第１の絶対値レベル（VD1）を超えるとき、出
力を０レベルとし、入力信号レベルの絶対値が、第１の
絶対値レベル（VD1）より低いレベルである第２の絶対
値レベル（VD2）を超えるとき、入力信号の振幅を制限
して出力するリミッタ回路であって、入力信号レベルの
絶対値が、第２の絶対値レベル（VD2）を超えないると
き０レベルとなり、入力信号レベルの絶対値が、第２の
絶対値レベル（VD2）を超えるとき、第２の絶対値レベ
ル（VD2）を超えた分だけのレベルを出力するスライサ
回路（４）と、スライサ回路（４）の出力を充分大きな
ゲインで反転増幅する第１の増幅器（５）と、入力信号
（Vi）をゲイン１で反転増幅する第２の増幅器（６）
と、入力信号（Vi）と、第１の増幅器（５）の出力と、
第２の増幅器（６）の出力とが供給される信号選択装置
とを備え、信号選択装置は、入力信号レベルの絶対値が
第１の絶対値レベル（VD1）を超えるとき、入力信号（V
i）と第２の増幅器（６）の出力とを加算した信号を、
入力信号レベルの絶対値が第１の絶対値レベル（VD1）
以下でかつ第２の絶対値レベル（VD2）を超えるとき、
入力信号（Vi）と第１の増幅器（５）の出力とを加算し
た信号を、入力信号レベルの絶対値が第２の絶対値レベ
ル（VD2）以下のとき入力信号（Vi）を、夫々選択的に
出力することを特徴とする。
対値が、第１の絶対値レベル（VD1）を超えるとき、出
力を０レベルとし、入力信号レベルの絶対値が、第１の
絶対値レベル（VD1）より低いレベルである第２の絶対
値レベル（VD2）を超えるとき、入力信号の振幅を制限
して出力するリミッタ回路であって、入力信号レベルの
絶対値が、第２の絶対値レベル（VD2）を超えないると
き０レベルとなり、入力信号レベルの絶対値が、第２の
絶対値レベル（VD2）を超えるとき、第２の絶対値レベ
ル（VD2）を超えた分だけのレベルを出力するスライサ
回路（４）と、スライサ回路（４）の出力を充分大きな
ゲインで反転増幅する第１の増幅器（５）と、入力信号
（Vi）をゲイン１で反転増幅する第２の増幅器（６）
と、入力信号（Vi）と、第１の増幅器（５）の出力と、
第２の増幅器（６）の出力とが供給される信号選択装置
とを備え、信号選択装置は、入力信号レベルの絶対値が
第１の絶対値レベル（VD1）を超えるとき、入力信号（V
i）と第２の増幅器（６）の出力とを加算した信号を、
入力信号レベルの絶対値が第１の絶対値レベル（VD1）
以下でかつ第２の絶対値レベル（VD2）を超えるとき、
入力信号（Vi）と第１の増幅器（５）の出力とを加算し
た信号を、入力信号レベルの絶対値が第２の絶対値レベ
ル（VD2）以下のとき入力信号（Vi）を、夫々選択的に
出力することを特徴とする。
請求項２に記載のリミッタ回路は、信号選択装置は、入
力信号と第２の増幅器出力のうちレベルの大なる信号を
選択的に出力する第１の最大値セレクタと、入力信号と
第１の増幅器出力のうちレベルの大なる信号を選択的に
出力する第２の最大値セレクタと、入力信号と第２の増
幅器出力のうちレベルの小なる信号を選択に出力する第
１の最小値セレクタと、入力信号と第１の増幅器の出力
のうちレベルの小なる信号を選択的に出力する第２の最
小値セレクタと、第１及び第２の最大値セレクタの出力
のうちレベルの小なる信号と、第１及び第２の最小値セ
レクタの出力のうちレベルの大なる信号とを加算する加
算器とを備える。
力信号と第２の増幅器出力のうちレベルの大なる信号を
選択的に出力する第１の最大値セレクタと、入力信号と
第１の増幅器出力のうちレベルの大なる信号を選択的に
出力する第２の最大値セレクタと、入力信号と第２の増
幅器出力のうちレベルの小なる信号を選択に出力する第
１の最小値セレクタと、入力信号と第１の増幅器の出力
のうちレベルの小なる信号を選択的に出力する第２の最
小値セレクタと、第１及び第２の最大値セレクタの出力
のうちレベルの小なる信号と、第１及び第２の最小値セ
レクタの出力のうちレベルの大なる信号とを加算する加
算器とを備える。
請求項１に記載のリミッタ回路においては、入力信号を
第２の絶対値レベルでスライスした信号を高利得で増幅
した信号と、入力信号を反転した信号と、入力信号とを
入力信号のレベルに応じて選択的に加算している。
第２の絶対値レベルでスライスした信号を高利得で増幅
した信号と、入力信号を反転した信号と、入力信号とを
入力信号のレベルに応じて選択的に加算している。
従って、第１の絶対値レベル以上の入力があったとき、
その出力レベルを零にすることができる。
その出力レベルを零にすることができる。
請求項２に記載のリミッタ回路においては、最大値及び
最小値セレクタにより３つの信号のいずれかを入力信号
のレベルに応じて選択するようにしている。
最小値セレクタにより３つの信号のいずれかを入力信号
のレベルに応じて選択するようにしている。
従って、簡単な構成で、確実に所望の特性の信号を出力
することができる。
することができる。
以下図面に沿って本考案のリミッタ回路の一実施例につ
いて説明する。
いて説明する。
まず本考案の目的とするリミッタ回路の入出力特性を第
２図に示す。同図より明らかな様に、入力Viが所定の基
準値Vthに対して−Vth＜Vi＜Vthの関係にある時は、入
力Viはそのまま出力され、それ以外の入力に対しては常
に０レベルを出力する様な特性を得ることを目的として
いるものである。この様な特性を得る回路例を第１図に
示す。
２図に示す。同図より明らかな様に、入力Viが所定の基
準値Vthに対して−Vth＜Vi＜Vthの関係にある時は、入
力Viはそのまま出力され、それ以外の入力に対しては常
に０レベルを出力する様な特性を得ることを目的として
いるものである。この様な特性を得る回路例を第１図に
示す。
第１図において、入力信号はスライサ回路４に供給され
る。スライサ回路４は第３図（ａ）に示す如く、並列接
続された１対のダイオードD3,D4と、抵抗R1とにより構
成され、その入出力特性を第３図（ｂ）に示す。尚、こ
の時のダイオードD3,D4の順方向電圧VDはVthを上回らな
いものとする。スライサ回路４の出力は、充分大きな負
のゲイン（−Ａ）を有する第１の増幅器５に入力されて
いる。又、入力信号は−１のゲインを有する第２の増幅
器６にも供給されており、この出力は第１の最大値セレ
クタ11、及び第１の最小値セレクタ８の一入力として供
給されている。
る。スライサ回路４は第３図（ａ）に示す如く、並列接
続された１対のダイオードD3,D4と、抵抗R1とにより構
成され、その入出力特性を第３図（ｂ）に示す。尚、こ
の時のダイオードD3,D4の順方向電圧VDはVthを上回らな
いものとする。スライサ回路４の出力は、充分大きな負
のゲイン（−Ａ）を有する第１の増幅器５に入力されて
いる。又、入力信号は−１のゲインを有する第２の増幅
器６にも供給されており、この出力は第１の最大値セレ
クタ11、及び第１の最小値セレクタ８の一入力として供
給されている。
ここで最大値セレクタとは、２入力のうちレベルの大き
い信号を選択的に通過せしめる作用を有し、又最小値セ
レクタとは２入力のうちレベルの小さい信号を選択的に
通過せしめる作用を果たすものである。
い信号を選択的に通過せしめる作用を有し、又最小値セ
レクタとは２入力のうちレベルの小さい信号を選択的に
通過せしめる作用を果たすものである。
第４図（ａ）は最大値セレクタの一実施例の、同図
（ｂ）は最小値セレクタの一実施例の、各々構成を示し
ている。
（ｂ）は最小値セレクタの一実施例の、各々構成を示し
ている。
第４図（ａ）において、一対のNPNトランジスタQ1、Q2は
エミッタが共通接続され、抵抗R2を介して電圧VEEに接
続されている。また夫々のコレクタには電圧Vccが印加
され、夫々のベースには入力V1、V2が印加されている
と、この様な構成では２つの入力V1、V2のうち大きい方
が入力されるトランジスタのみがオンとなるため、その
エミッタ出力V0から２入力のうちの大きい方（正確には
入力V1又はV2よりトランジスタQ1,Q2のベース・エミッ
タ間電圧Vbeだけ小さい電圧）が得られることになる。
エミッタが共通接続され、抵抗R2を介して電圧VEEに接
続されている。また夫々のコレクタには電圧Vccが印加
され、夫々のベースには入力V1、V2が印加されている
と、この様な構成では２つの入力V1、V2のうち大きい方
が入力されるトランジスタのみがオンとなるため、その
エミッタ出力V0から２入力のうちの大きい方（正確には
入力V1又はV2よりトランジスタQ1,Q2のベース・エミッ
タ間電圧Vbeだけ小さい電圧）が得られることになる。
第４図（ｂ）は逆に一対のトランジスタQ3、Q4がPNPトラ
ンジスタで構成され、そのエミッタは共通接続された
上、抵抗R3を介して電圧Vccに、そのコレクタは電圧VEE
に、夫々接続されている。２つの入力V1,V2のうち小さ
いレベルの入力が印加されるトランジスタのみオンとな
ることから、そのエミッタ出力V0は、２入力のうちの小
さい方（正確には入力V1,V2よりベース・エミッタ間電
圧Vbeだけ大きい電圧）が得られる。
ンジスタで構成され、そのエミッタは共通接続された
上、抵抗R3を介して電圧Vccに、そのコレクタは電圧VEE
に、夫々接続されている。２つの入力V1,V2のうち小さ
いレベルの入力が印加されるトランジスタのみオンとな
ることから、そのエミッタ出力V0は、２入力のうちの小
さい方（正確には入力V1,V2よりベース・エミッタ間電
圧Vbeだけ大きい電圧）が得られる。
第１図に戻って、入力信号はさらに第２の最大値セレク
タ12に供給される他、第２の最小値セレクタ９の一入力
として供給されている。前記第２の最大値セレクタ12及
び最小値セレクタ９の他入力として、前記第１の増幅器
５の出力が供給されている。そして前記第１及び第２の
最大値セレクタ11,12の各出力は夫々第３の最小値セレ
クタ７の入力となり、また第１及び第２の最小値セレク
タ8,9の各出力は夫々第３の最大値セレクタ10の入力と
なっている。この第３の最小値セレクタ７及び第３の最
大値セレクタ10の各出力は加算器13によって加算されて
出力信号となる。
タ12に供給される他、第２の最小値セレクタ９の一入力
として供給されている。前記第２の最大値セレクタ12及
び最小値セレクタ９の他入力として、前記第１の増幅器
５の出力が供給されている。そして前記第１及び第２の
最大値セレクタ11,12の各出力は夫々第３の最小値セレ
クタ７の入力となり、また第１及び第２の最小値セレク
タ8,9の各出力は夫々第３の最大値セレクタ10の入力と
なっている。この第３の最小値セレクタ７及び第３の最
大値セレクタ10の各出力は加算器13によって加算されて
出力信号となる。
最小値セレクタ７乃至９、最大値セレクタ10乃至12及び
加算器13により信号選択装置が構成されている。
加算器13により信号選択装置が構成されている。
次に第１図の実施例における動作を第５図を参照して説
明する。
明する。
第５図（ａ）乃至（ｊ）は第２図における同符号の点に
おける信号の入出力特性を各々示している。
おける信号の入出力特性を各々示している。
入力信号線は第５図（ｂ）に示す如く、リニアな特性で
あるとすると、スライサ回路４においては、入力信号Vi
の絶対値がダイオードD3,D4の順方向電圧±VD2の絶対値
より小さいときダイオードD3,D4がオフし、大きいとき
オンする。従って、その出力は第３図（ｂ）に示すよう
に、入力信号Viの絶対値が電圧VD2の絶対値より小さい
とき零、大きいとき（Vi-VD2）となる。
あるとすると、スライサ回路４においては、入力信号Vi
の絶対値がダイオードD3,D4の順方向電圧±VD2の絶対値
より小さいときダイオードD3,D4がオフし、大きいとき
オンする。従って、その出力は第３図（ｂ）に示すよう
に、入力信号Viの絶対値が電圧VD2の絶対値より小さい
とき零、大きいとき（Vi-VD2）となる。
増幅器５はスライサ回路４の出力をゲイン−Ａで増幅す
るので、その入出力特性は第５図（ａ）に示すようにな
る。また増幅器６は入力信号を反転するので、その入出
力特性は同図（ｃ）に示すようになる。第1,第２の最大
値セレクタ11,12及び第1,2の最小値セレクタ8,9はその
一入力に全て入力信号が供給され、他入力には第１の増
幅器５又は第２の増幅器６の出力が供給されていること
から、第１の最大値セレクタ11の入出力特性は第５図
（ｄ）、第２の最大値セレクタ12の入出力特性は同図
（ｅ）、第１の最小値セレクタ８の入出力特性は同図
（ｇ）、第２の最小値セレクタ９の入出力特性は同図
（ｈ）に、夫々示すようになる。
るので、その入出力特性は第５図（ａ）に示すようにな
る。また増幅器６は入力信号を反転するので、その入出
力特性は同図（ｃ）に示すようになる。第1,第２の最大
値セレクタ11,12及び第1,2の最小値セレクタ8,9はその
一入力に全て入力信号が供給され、他入力には第１の増
幅器５又は第２の増幅器６の出力が供給されていること
から、第１の最大値セレクタ11の入出力特性は第５図
（ｄ）、第２の最大値セレクタ12の入出力特性は同図
（ｅ）、第１の最小値セレクタ８の入出力特性は同図
（ｇ）、第２の最小値セレクタ９の入出力特性は同図
（ｈ）に、夫々示すようになる。
そして、両最大値セレクタ11,12の出力を夫々入力とす
る第３の最小値セレクタ７の入出力特性は同図（ｆ）、
両最小値セレクタ8,9の出力を夫々入力とする第３の最
大値セレクタ10の入出力特性は同図（ｉ）に、夫々示す
ようになる。さらにこの第３の最大値セレクタ10及び最
小値セレクタ７の出力が加算器13において加算され、こ
の加算の入出力特性は第５図（ｊ）に示すようになる。
る第３の最小値セレクタ７の入出力特性は同図（ｆ）、
両最小値セレクタ8,9の出力を夫々入力とする第３の最
大値セレクタ10の入出力特性は同図（ｉ）に、夫々示す
ようになる。さらにこの第３の最大値セレクタ10及び最
小値セレクタ７の出力が加算器13において加算され、こ
の加算の入出力特性は第５図（ｊ）に示すようになる。
尚、第５図（ｄ）乃至（ｉ）における点線は各回路に供
給される入力信号を示している。この第５図（ｊ）を見
れば明らかな様に、このリミッタ回路の入出力特性は、
第２図で示した理想的な入出力特性に略等しくなり、第
１図の増幅器５のゲインを理想的に無限大とした時には
第２図の入出力特性と一致する。
給される入力信号を示している。この第５図（ｊ）を見
れば明らかな様に、このリミッタ回路の入出力特性は、
第２図で示した理想的な入出力特性に略等しくなり、第
１図の増幅器５のゲインを理想的に無限大とした時には
第２図の入出力特性と一致する。
このリミッタ回路を第８図のノイズ除去装置に適用した
場合、リミッタ出力は所定レベルを越える入力に対して
は０になるため、第10図（ａ）に示す入力に対して、同
図（ｄ）に示す様な波形となり、これを入力（第10図
（ａ））から減算した出力は同図（ｆ）に示すようにな
り、振幅に劣化が生じないことが理解される。
場合、リミッタ出力は所定レベルを越える入力に対して
は０になるため、第10図（ａ）に示す入力に対して、同
図（ｄ）に示す様な波形となり、これを入力（第10図
（ａ））から減算した出力は同図（ｆ）に示すようにな
り、振幅に劣化が生じないことが理解される。
第６図（ａ）は、本考案によるリミッタ回路を用いたス
ライサ回路の一実施例の構成を示すブロック図である。
ライサ回路の一実施例の構成を示すブロック図である。
このスライサ回路は、第２図に示す入出力特性を有する
リミッタ回路14の出力を減算器15において入力信号から
減算するものであり、その入出力特性は第６図（ｂ）に
示すようになる。すなわち、入力信号の絶対値が基準値
±Vthの絶対値より小さいとき出力は零となり、大きい
とき出力は入力と等しくなる。
リミッタ回路14の出力を減算器15において入力信号から
減算するものであり、その入出力特性は第６図（ｂ）に
示すようになる。すなわち、入力信号の絶対値が基準値
±Vthの絶対値より小さいとき出力は零となり、大きい
とき出力は入力と等しくなる。
この様に、本考案によるリミッタ回路と全く逆の特性を
有する出力が、極めて簡単な構成により得られる。
有する出力が、極めて簡単な構成により得られる。
以上の様に請求項１に記載のリミッタ回路によれば、所
定レベル範囲内において入力信号をそのまま出力し、所
定レベル範囲外の入力は０レベル出力をなすため、例え
ばビデオ信号のノイズ除去装置の様に入力信号からリミ
ッタ出力を減算する様な場合に、入力信号の振幅を劣化
させることがなくなり、解像度の劣化を防止することが
できる。
定レベル範囲内において入力信号をそのまま出力し、所
定レベル範囲外の入力は０レベル出力をなすため、例え
ばビデオ信号のノイズ除去装置の様に入力信号からリミ
ッタ出力を減算する様な場合に、入力信号の振幅を劣化
させることがなくなり、解像度の劣化を防止することが
できる。
請求項２に記載のリミッタ回路によれば、最大値セレク
タと最小値セレクタにより入力信号、その反転信号又は
第１の増幅器の出力のいずれかを、その大きさに対応し
て所定のタイミングで選択するようにしたので、簡単な
構成で、確実に所望の入出力特性を実現することができ
る。
タと最小値セレクタにより入力信号、その反転信号又は
第１の増幅器の出力のいずれかを、その大きさに対応し
て所定のタイミングで選択するようにしたので、簡単な
構成で、確実に所望の入出力特性を実現することができ
る。
第１図は本考案のリミッタ回路の一実施例の構成を示す
ブロック図、第２図は本考案の目的とするリミッタ回路
の入出力特性図、第３図（ａ），（ｂ）は第１図におけ
るスライサ回路の一実施例の構成を示すブロック図とそ
の入出力特性図、第４図（ａ），（ｂ）は第１図におけ
る最大値セレクタ及び最小値セレクタの一実施例の構成
を示す回路図、第５図（ａ）乃至（ｊ）は第１図の各点
における入出力特性図、第６図（ａ），（ｂ）は本考案
のリミッタ回路の応用例の構成を示すブロック図とその
入出力特性図、第７図（ａ），（ｂ）は従来のリミッタ
回路一例の構成を示す回路図とその入出力特性図、第８
図はリミッタ回路をビデオ信号のノイズ除去回路に応用
した実施例の構成を示すブロック図、第９図及び第10図
は第８図の各点における波形図である。 ４……スライサ回路、５……第１の増幅器、６……第２
の増幅器、7,8,9……最小値セレクタ、10,11,12……最
大値セレクタ。
ブロック図、第２図は本考案の目的とするリミッタ回路
の入出力特性図、第３図（ａ），（ｂ）は第１図におけ
るスライサ回路の一実施例の構成を示すブロック図とそ
の入出力特性図、第４図（ａ），（ｂ）は第１図におけ
る最大値セレクタ及び最小値セレクタの一実施例の構成
を示す回路図、第５図（ａ）乃至（ｊ）は第１図の各点
における入出力特性図、第６図（ａ），（ｂ）は本考案
のリミッタ回路の応用例の構成を示すブロック図とその
入出力特性図、第７図（ａ），（ｂ）は従来のリミッタ
回路一例の構成を示す回路図とその入出力特性図、第８
図はリミッタ回路をビデオ信号のノイズ除去回路に応用
した実施例の構成を示すブロック図、第９図及び第10図
は第８図の各点における波形図である。 ４……スライサ回路、５……第１の増幅器、６……第２
の増幅器、7,8,9……最小値セレクタ、10,11,12……最
大値セレクタ。
Claims (2)
- 【請求項１】入力信号レベルの絶対値が、第１の絶対値
レベルを超えるとき、出力を０レベルとし、前記入力信
号レベルの絶対値が、前記第１の絶対値レベルより低い
レベルである第２の絶対値レベルを超えるとき、入力信
号の振幅を制限して出力するリミッタ回路であって、 前記入力信号レベルの絶対値が、前記第２の絶対値レベ
ルを超えないとき０レベルとなり、前記入力信号レベル
の絶対値が、前記第２の絶対値レベルを超えるとき、前
記第２の絶対値レベルを超えた分だけのレベルを出力す
るスライサ回路と、 前記スライサ回路の出力を充分大きなゲインで反転増幅
する第１の増幅器と、 前記入力信号をゲイン１で反転増幅する第２の増幅器
と、 前記入力信号と、前記第１の増幅器の出力と、前記第２
の増幅器の出力とが供給される信号選択装置とを備え、 前記信号選択装置は、前記入力信号レベルの絶対値が前
記第１の絶対値レベルを超えるとき、前記入力信号と前
記第２の増幅器の出力とを加算した信号を、 前記入力信号レベルの絶対値が前記第１の絶対値レベル
以下でかつ前記第２の絶対値レベルを超えるとき、前記
入力信号と前記第１の増幅器の出力とを加算した信号
を、 前記入力信号レベルの絶対値が前記第２の絶対値レベル
以下のとき前記入力信号を、夫々選択的に出力すること
を特徴とするリミッタ回路。 - 【請求項２】前記信号選択装置は、前記入力信号と前記
第２の増幅器出力のうちレベルの大なる信号を選択的に
出力する第１の最大値セレクタと、 前記入力信号と前記第１の増幅器出力のうちレベルの大
なる信号を選択的に出力する第２の最大値セレクタと、 前記入力信号と前記第２の増幅器出力のうちレベルの小
なる信号を選択に出力する第１の最小値セレクタと、 前記入力信号と前記第１の増幅器の出力のうちレベルの
小なる信号を選択的に出力する第２の最小値セレクタ
と、 前記第１及び第２の最大値セレクタの出力のうちレベル
の小なる信号と、前記第１及び第２の最小値セレクタの
出力のうちレベルの大なる信号とを加算する加算器とを
備えることを特徴とする請求項１記載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13842089U JPH0722905Y2 (ja) | 1989-11-28 | 1989-11-28 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13842089U JPH0722905Y2 (ja) | 1989-11-28 | 1989-11-28 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377522U JPH0377522U (ja) | 1991-08-05 |
| JPH0722905Y2 true JPH0722905Y2 (ja) | 1995-05-24 |
Family
ID=31685520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13842089U Expired - Lifetime JPH0722905Y2 (ja) | 1989-11-28 | 1989-11-28 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722905Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197525A (ja) * | 2005-01-11 | 2006-07-27 | Kenichi Oshima | 振幅制限回路 |
| JP2006197580A (ja) * | 2005-12-28 | 2006-07-27 | Kenichi Oshima | 音声信号振幅制限器 |
-
1989
- 1989-11-28 JP JP13842089U patent/JPH0722905Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197525A (ja) * | 2005-01-11 | 2006-07-27 | Kenichi Oshima | 振幅制限回路 |
| JP2006197580A (ja) * | 2005-12-28 | 2006-07-27 | Kenichi Oshima | 音声信号振幅制限器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377522U (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4164758A (en) | Noise suppression apparatus | |
| JPS6032367B2 (ja) | スイツチ回路 | |
| KR900005600B1 (ko) | 휘도신호 증폭회로 | |
| JP2626193B2 (ja) | Ｆｍ復調器 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0376058A (ja) | 磁気データ再生回路 | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| KR910000541Y1 (ko) | 비데오 신호의 노이즈 펄스 소거회로 | |
| JP2545775Y2 (ja) | 再生特性切換回路 | |
| KR910010066B1 (ko) | 비선형 엠퍼시스회로 | |
| JPS6284607A (ja) | 増幅回路 | |
| KR800001108B1 (ko) | 앰프 | |
| JPS6372230A (ja) | 光受信回路 | |
| JPS6029222Y2 (ja) | 増巾器 | |
| JPH0515525U (ja) | パワーアンプ | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPS5917905B2 (ja) | Ｆｍ受信機 | |
| JPH0284885A (ja) | ビデオ輪郭強調信号に対する雑音除去回路 | |
| JPH0453065Y2 (ja) | ||
| JPS6019378Y2 (ja) | 映像信号伝送用クリップ回路 | |
| JPH0419883Y2 (ja) | ||
| JPS59107611A (ja) | 増幅器 | |
| JPH0377522U (ja) | ||
| JPH08125498A (ja) | 同一極性トリガパルス形成回路 | |
| JPH07264019A (ja) | 信号抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |