JPH0722942A - デジタル/シンクロ変換方法 - Google Patents
デジタル/シンクロ変換方法Info
- Publication number
- JPH0722942A JPH0722942A JP16350693A JP16350693A JPH0722942A JP H0722942 A JPH0722942 A JP H0722942A JP 16350693 A JP16350693 A JP 16350693A JP 16350693 A JP16350693 A JP 16350693A JP H0722942 A JPH0722942 A JP H0722942A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- difference
- voltage
- angle command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 本発明はデジタル/シンクロ変換方法に関
し、特に、デジタル角度指令に対するアナログのシンク
ロ信号の変化をスムーズ化することを特徴とする。 【構成】 本発明によるデジタル/シンクロ変換方法
は、デジタル角度指令(θ)と現在値(2)との差(10a)を
減算にて求め、この差(10a)をアナログ化して得たアナ
ログ差電圧(11a)をアナログアンプ(12)にて可変増幅
し、この増幅後のアナログ差電圧(11a)を電圧/周波数
変換器(13)にて周波数に変換してアップ/ダウンカウン
タ(6)にてカウントして前記シンクロ信号(7a)を得るこ
とにより、傾斜のスムーズなシンクロ信号(7a)を得るこ
とができる。
し、特に、デジタル角度指令に対するアナログのシンク
ロ信号の変化をスムーズ化することを特徴とする。 【構成】 本発明によるデジタル/シンクロ変換方法
は、デジタル角度指令(θ)と現在値(2)との差(10a)を
減算にて求め、この差(10a)をアナログ化して得たアナ
ログ差電圧(11a)をアナログアンプ(12)にて可変増幅
し、この増幅後のアナログ差電圧(11a)を電圧/周波数
変換器(13)にて周波数に変換してアップ/ダウンカウン
タ(6)にてカウントして前記シンクロ信号(7a)を得るこ
とにより、傾斜のスムーズなシンクロ信号(7a)を得るこ
とができる。
Description
【0001】
【産業上の利用分野】本発明は、デジタル/シンクロ変
換方法に関し、特に、デジタル角度指令に対するアナロ
グのシンクロ信号の変化をスムーズ化するための新規な
改良に関する。
換方法に関し、特に、デジタル角度指令に対するアナロ
グのシンクロ信号の変化をスムーズ化するための新規な
改良に関する。
【0002】
【従来の技術】従来、用いられていたこの種のデジタル
/シンクロ変換方法としては、一般に、図3で示す方法
が採用されていた。すなわち、図3において符号1で示
されるものは比較器であり、この比較器1にはデジタル
角度指令θが第1入力端子Aに入力されている。また、
その第2入力端子Bには後述の現在値2が入力されてい
る。
/シンクロ変換方法としては、一般に、図3で示す方法
が採用されていた。すなわち、図3において符号1で示
されるものは比較器であり、この比較器1にはデジタル
角度指令θが第1入力端子Aに入力されている。また、
その第2入力端子Bには後述の現在値2が入力されてい
る。
【0003】前記比較器1の第1出力1aはクロック信
号3が入力されている三端子入力型の第1、第2ゲート
4,5のうち第1ゲート4に入力されており、第2出力
1bは各ゲート4,5に入力され、第3出力には第2ゲ
ート5に入力されている。前記第1ゲート4から出力さ
れるアップパルス4aと前記第2ゲート5から出力され
るダウンパルス5aはアップ/ダウンカウンタ6に入力
されている。
号3が入力されている三端子入力型の第1、第2ゲート
4,5のうち第1ゲート4に入力されており、第2出力
1bは各ゲート4,5に入力され、第3出力には第2ゲ
ート5に入力されている。前記第1ゲート4から出力さ
れるアップパルス4aと前記第2ゲート5から出力され
るダウンパルス5aはアップ/ダウンカウンタ6に入力
されている。
【0004】前記アップ/ダウンカウンタ6から得られ
る現在値2は、前記比較器1の第2入力端子Bに入力さ
れていると共に、デジタル/シンクロ変換器7を介して
アナログのシンクロ信号7aを得るように構成してい
た。
る現在値2は、前記比較器1の第2入力端子Bに入力さ
れていると共に、デジタル/シンクロ変換器7を介して
アナログのシンクロ信号7aを得るように構成してい
た。
【0005】
【発明が解決しようとする課題】従来のデジタル/シン
クロ変換方法は、以上のように構成されていたため、次
のような課題が存在していた。すなわち、デジタル角度
指令θと現在値を比較し、その比較結果(A>B、A=
B、A<B)を用いて、各ゲートによりアップパルスと
ダウンパルスを得ているため、デジタル/シンクロ変換
器を経たアナログのシンクロ信号は、図4で示すよう
に、その変化率θ1は同一とならざるを得ず、そのため
に、図4で示すシンクロ信号は変化の度合いが明確なス
ムーズでない曲線となっており、このシンクロ信号を用
いてロボット等の作動を制御した場合には、その動作が
スムーズでないものとなっていた。
クロ変換方法は、以上のように構成されていたため、次
のような課題が存在していた。すなわち、デジタル角度
指令θと現在値を比較し、その比較結果(A>B、A=
B、A<B)を用いて、各ゲートによりアップパルスと
ダウンパルスを得ているため、デジタル/シンクロ変換
器を経たアナログのシンクロ信号は、図4で示すよう
に、その変化率θ1は同一とならざるを得ず、そのため
に、図4で示すシンクロ信号は変化の度合いが明確なス
ムーズでない曲線となっており、このシンクロ信号を用
いてロボット等の作動を制御した場合には、その動作が
スムーズでないものとなっていた。
【0006】本発明は、以上のような課題を解決するた
めになされたもので、特に、デジタル角度指令に対する
アナログのシンクロ信号の変化をスムーズ化するように
したデジタル/シンクロ変換方法を提供することを目的
とする。
めになされたもので、特に、デジタル角度指令に対する
アナログのシンクロ信号の変化をスムーズ化するように
したデジタル/シンクロ変換方法を提供することを目的
とする。
【0007】
【課題を解決するための手段】本発明によるデジタル/
シンクロ変換方法は、デジタル角度指令をアップ/ダウ
ンカウンタ及びデジタル/シンクロ変換器を介してアナ
ログのシンクロ信号に変換するようにしたデジタル/シ
ンクロ変換方法において、前記デジタル角度指令と現在
値との差を減算にて求め、前記差をアナログ化して得た
アナログ差電圧をアナログアンプにて可変増幅し、前記
アナログアンプにて増幅された前記アナログ差電圧を電
圧/周波数変換器にて周波数に変換し、この周波数に基
づき前記アップ/ダウンカウンタにてカウントして前記
シンクロ信号を出力する方法である。
シンクロ変換方法は、デジタル角度指令をアップ/ダウ
ンカウンタ及びデジタル/シンクロ変換器を介してアナ
ログのシンクロ信号に変換するようにしたデジタル/シ
ンクロ変換方法において、前記デジタル角度指令と現在
値との差を減算にて求め、前記差をアナログ化して得た
アナログ差電圧をアナログアンプにて可変増幅し、前記
アナログアンプにて増幅された前記アナログ差電圧を電
圧/周波数変換器にて周波数に変換し、この周波数に基
づき前記アップ/ダウンカウンタにてカウントして前記
シンクロ信号を出力する方法である。
【0008】さらに詳細には、前記デジタル角度指令と
現在値が一致した場合、前記電圧/周波数変換器からの
パルスの発生を停止させる方法である。
現在値が一致した場合、前記電圧/周波数変換器からの
パルスの発生を停止させる方法である。
【0009】
【作用】本発明によるデジタル/シンクロ変換方法にお
いては、デジタル角度指令と現在値との差を減算にて求
め、この差をアナログ化して得たアナログ差電圧11a
をアナログアンプにて可変増幅し、このアナログアンプ
にて可変増幅されたアナログ差電圧を周波数に変換し
て、この周波数をアップ/ダウンカウンタにてカウント
しているため、このアナログアンプのゲインを変えるこ
とにより、図2で示すように、アナログのシンクロ信号
の傾斜角度θ1〜θ4を自在に変えることができ、図4に
示すシンクロ信号よりもスムーズなシンクロ信号を得る
ことができる。
いては、デジタル角度指令と現在値との差を減算にて求
め、この差をアナログ化して得たアナログ差電圧11a
をアナログアンプにて可変増幅し、このアナログアンプ
にて可変増幅されたアナログ差電圧を周波数に変換し
て、この周波数をアップ/ダウンカウンタにてカウント
しているため、このアナログアンプのゲインを変えるこ
とにより、図2で示すように、アナログのシンクロ信号
の傾斜角度θ1〜θ4を自在に変えることができ、図4に
示すシンクロ信号よりもスムーズなシンクロ信号を得る
ことができる。
【0010】
【実施例】以下、図面と共に本発明によるデジタル/シ
ンクロ変換方法の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を介
して説明する。図1において符号10で示されるもの
は、デジタル角度指令θが第1入力端子Aに入力される
減算器であり、この減算器10の第2入力端子Bには後
述の現在値2が入力されている。
ンクロ変換方法の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分には同一符号を介
して説明する。図1において符号10で示されるもの
は、デジタル角度指令θが第1入力端子Aに入力される
減算器であり、この減算器10の第2入力端子Bには後
述の現在値2が入力されている。
【0011】前記減算器10の出力端子Cから出力され
る差10aは、デジタル/アナログ変換器11でアナロ
グ化され、アナログアンプ12で増幅されて電圧/周波
数変換器13に入力される。なお、このアナログアンプ
12では、その増幅ゲインGを可変とすることができる
ように構成されている。
る差10aは、デジタル/アナログ変換器11でアナロ
グ化され、アナログアンプ12で増幅されて電圧/周波
数変換器13に入力される。なお、このアナログアンプ
12では、その増幅ゲインGを可変とすることができる
ように構成されている。
【0012】前記電圧/周波数変換器13から得られた
周波数に基づくアップパルス13a及びダウンパルス1
3bは、アンプ/ダウンカウンタ6に入力され、このア
ップ/ダウンカウンタ6の出力である現在値2は、前記
減算器10の第2入力端子Bに入力されていると共に、
デジタル/シンクロ変換器7に入力されてアナログのシ
ンクロ信号7aが出力される。
周波数に基づくアップパルス13a及びダウンパルス1
3bは、アンプ/ダウンカウンタ6に入力され、このア
ップ/ダウンカウンタ6の出力である現在値2は、前記
減算器10の第2入力端子Bに入力されていると共に、
デジタル/シンクロ変換器7に入力されてアナログのシ
ンクロ信号7aが出力される。
【0013】前述の構成において、図2の階段状のデジ
タル角度指令θが減算器10に入力され、このデジタル
角度指令θと現在値2との差(C=A−B)10aがア
ナログ化された後にアナログアンプ12で増幅される。
このアナログアンプ12のゲインGを可変制御すること
により、図2に示すように、その傾斜角度θ1〜θ4を可
変とし、スムーズな変化を有するシンクロ信号7aを有
することができる。
タル角度指令θが減算器10に入力され、このデジタル
角度指令θと現在値2との差(C=A−B)10aがア
ナログ化された後にアナログアンプ12で増幅される。
このアナログアンプ12のゲインGを可変制御すること
により、図2に示すように、その傾斜角度θ1〜θ4を可
変とし、スムーズな変化を有するシンクロ信号7aを有
することができる。
【0014】また、このデジタル角度指令θは、一定時
刻毎に、1例として260m sec毎に出力されている信
号であり、前記電圧/周波数変換器13から得られる差
10aの大きさに比例したパルス列の各パルス13a,
13bを時間に対して可変とした場合も、従来よりもス
ムーズなシンクロ信号7aを得ることができる。
刻毎に、1例として260m sec毎に出力されている信
号であり、前記電圧/周波数変換器13から得られる差
10aの大きさに比例したパルス列の各パルス13a,
13bを時間に対して可変とした場合も、従来よりもス
ムーズなシンクロ信号7aを得ることができる。
【0015】
【発明の効果】本発明によるデジタル/シンクロ変換方
法は、以上のように構成されているため、シンクロ信号
の変化がゆるやかでスムーズな状態となり、被制御部材
の動作をより滑らかなものとすることができる。
法は、以上のように構成されているため、シンクロ信号
の変化がゆるやかでスムーズな状態となり、被制御部材
の動作をより滑らかなものとすることができる。
【図1】本発明によるデジタル/シンクロ変換方法を示
すブロック図である。
すブロック図である。
【図2】図1のデジタル角度指令とシンクロ信号を示す
波形図である。
波形図である。
【図3】従来方法を示すブロック図である。
【図4】従来の波形図である。
θ デジタル角度指令 2 現在値 6 アップ/ダウンカウンタ 7 デジタル/シンクロ変換器 7a シンクロ信号 10a 差 11a アナログ差電圧 12 アナログアンプ 13 電圧/周波数変換器
Claims (2)
- 【請求項1】 デジタル角度指令(θ)をアップ/ダウ
ンカウンタ(6)及びデジタル/シンクロ変換器(7)を介し
てアナログのシンクロ信号(7a)に変換するようにしたデ
ジタル/シンクロ変換方法において、前記デジタル角度
指令(θ)と現在値(2)との差(10a)を減算にて求め、前
記差(10a)をアナログ化して得たアナログ差電圧(11a)を
アナログアンプ(12)にて可変増幅し、前記アナログアン
プ(12)にて増幅された前記アナログ差電圧(11a)を電圧
/周波数変換器(13)にて周波数に変換し、この周波数に
基づき前記アップ/ダウンカウンタ(6)にてカウントし
て前記シンクロ信号(7a)を出力することを特徴とするデ
ジタル/シンクロ変換方法。 - 【請求項2】 前記デジタル角度指令(θ)と現在値
(2)が一致した場合、前記電圧/周波数変換器(13)から
のパルス(13a,13b)の発生を停止させることを特徴とす
る請求項1記載のデジタル/シンクロ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16350693A JPH0722942A (ja) | 1993-07-01 | 1993-07-01 | デジタル/シンクロ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16350693A JPH0722942A (ja) | 1993-07-01 | 1993-07-01 | デジタル/シンクロ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722942A true JPH0722942A (ja) | 1995-01-24 |
Family
ID=15775164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16350693A Pending JPH0722942A (ja) | 1993-07-01 | 1993-07-01 | デジタル/シンクロ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722942A (ja) |
-
1993
- 1993-07-01 JP JP16350693A patent/JPH0722942A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458968B2 (ja) | 自動レベル調整回路 | |
| JP2003033066A (ja) | 速度制御装置 | |
| JPS6378610A (ja) | 2逓倍クロツク発生回路 | |
| JPH0722942A (ja) | デジタル/シンクロ変換方法 | |
| JPH066630Y2 (ja) | D/aコンバ−タの歪低減回路 | |
| JPS60206209A (ja) | 音量調整装置 | |
| JPS62245312A (ja) | サ−ボモ−タ制御装置 | |
| JP3268867B2 (ja) | デジタルサーボ装置 | |
| JPS61139123A (ja) | D/aコンバ−タのテグリツチヤ−回路 | |
| JPH01301271A (ja) | 手操作プリンタ | |
| JPS62122465A (ja) | クランプ回路 | |
| JPS5941670Y2 (ja) | 同期分離安定化回路 | |
| JPS61163723A (ja) | A/dコンバ−タ | |
| JPS59191931A (ja) | アナログ・デイジタル変換装置 | |
| JPH0322763A (ja) | クランプ回路 | |
| JPH0193929A (ja) | デジタルサーボ回路 | |
| WO1985005486A1 (fr) | Appareil d'enregistrement de donnees | |
| JPH0588704A (ja) | Pid制御装置 | |
| JPH01152985A (ja) | 直流モータの駆動制御回路 | |
| JPH03212183A (ja) | 自動制御装置 | |
| JPH0277909A (ja) | 制御装置 | |
| JPS5940327B2 (ja) | オフセツト補償方式 | |
| JPH03277176A (ja) | 電力変換器の電流制御装置 | |
| JPH027605A (ja) | 電子ボリューム回路 | |
| JPH01309514A (ja) | 位相同期信号発生回路 |