JPH07240630A - 周波数逓倍回路及び周波数ミキサ回路 - Google Patents
周波数逓倍回路及び周波数ミキサ回路Info
- Publication number
- JPH07240630A JPH07240630A JP6052976A JP5297694A JPH07240630A JP H07240630 A JPH07240630 A JP H07240630A JP 6052976 A JP6052976 A JP 6052976A JP 5297694 A JP5297694 A JP 5297694A JP H07240630 A JPH07240630 A JP H07240630A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- circuit
- transistor
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000014509 gene expression Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 102100028169 BET1-like protein Human genes 0.000 description 2
- 101710138653 BET1-like protein Proteins 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ集積回路化に好適な構成の周波数逓倍
回路及び周波数ミキサ回路を提供する。 【構成】 ほぼ等値の定電流源I0で駆動される２つの差
動対(M1,M2)(M3,M4)において、M1とM3の出力端同士及び
M2とM4の出力端同士をそれぞれ共通接続して差動出力対
を構成し、M1とM4の入力端間及びM2とM3の入力端間にそ
れぞれほぼ等値のオフセット電圧VKを介在させ、VRF を
M1の入力端には直接印加しM4の入力端にはVKに重畳して
印加し、VLO をM3の入力端には直接印加しM2の入力端に
はVKに重畳して印加する。差動出力電流には積VRFVLOが
含まれるので、２周波の和と差の成分が得られ、周波数
ミキサ回路となっている。またVRF=VLO とすれば周波数
逓倍回路となる。
回路及び周波数ミキサ回路を提供する。 【構成】 ほぼ等値の定電流源I0で駆動される２つの差
動対(M1,M2)(M3,M4)において、M1とM3の出力端同士及び
M2とM4の出力端同士をそれぞれ共通接続して差動出力対
を構成し、M1とM4の入力端間及びM2とM3の入力端間にそ
れぞれほぼ等値のオフセット電圧VKを介在させ、VRF を
M1の入力端には直接印加しM4の入力端にはVKに重畳して
印加し、VLO をM3の入力端には直接印加しM2の入力端に
はVKに重畳して印加する。差動出力電流には積VRFVLOが
含まれるので、２周波の和と差の成分が得られ、周波数
ミキサ回路となっている。またVRF=VLO とすれば周波数
逓倍回路となる。
Description
【０００１】
【産業上の利用分野】本発明は、周波数逓倍回路及び周
波数ミキサ回路に係り、特にＭＯＳ集積回路化に好適な
構成の周波数逓倍回路及びミキサ回路に関する。
波数ミキサ回路に係り、特にＭＯＳ集積回路化に好適な
構成の周波数逓倍回路及びミキサ回路に関する。
【０００２】
【従来の技術】半導体集積回路化に好適な周波数逓倍回
路としては、従来、例えば図８に示すバイポーラトラン
ジスタ構成のものが知られている。これは、本発明者
（木村）が先に出願したものである（特開平４−７９５
０４号公報）。以下、概要を説明する。
路としては、従来、例えば図８に示すバイポーラトラン
ジスタ構成のものが知られている。これは、本発明者
（木村）が先に出願したものである（特開平４−７９５
０４号公報）。以下、概要を説明する。
【０００３】図８において、（Ｑ１、Ｑ２）と（Ｑ３、
Ｑ４）の差動対は、それぞれ等値の定電流源Ｉ0 で駆動
されるが、各差動対はそれぞれ能力の異なるバイポーラ
トランジスタで構成される。即ちＱ１とＱ２及びＱ３と
Ｑ４のエミッタサイズ比は、Ｑ２：Ｑ１＝Ｑ３：Ｑ４＝
１：Ｋ（Ｋ＞１）である。なお、Ｋは発明者（木村）の
イニシャルを採ったものである。
Ｑ４）の差動対は、それぞれ等値の定電流源Ｉ0 で駆動
されるが、各差動対はそれぞれ能力の異なるバイポーラ
トランジスタで構成される。即ちＱ１とＱ２及びＱ３と
Ｑ４のエミッタサイズ比は、Ｑ２：Ｑ１＝Ｑ３：Ｑ４＝
１：Ｋ（Ｋ＞１）である。なお、Ｋは発明者（木村）の
イニシャルを採ったものである。
【０００４】この２つの差動対の相互間において、Ｑ１
とＱ３及びＱ２とＱ４は、それぞれ入力端が共通接続さ
れ入力信号ＶＩＮが印加される差動入力端を構成してい
る。Ｑ１とＱ４及びＱ２とＱ３は、それぞれ出力端が共
通接続され出力信号ＶＯＵＴを送出する差動出力端を構
成している。なお、一方の出力端（Ｑ１とＱ４の共通接
続出力端）には、ａ｛（Ｋ−１）／（Ｋ＋１）｝Ｉ0 な
る定電流源が接続されている。これは、動作電圧を適宜
なものにするためである。
とＱ３及びＱ２とＱ４は、それぞれ入力端が共通接続さ
れ入力信号ＶＩＮが印加される差動入力端を構成してい
る。Ｑ１とＱ４及びＱ２とＱ３は、それぞれ出力端が共
通接続され出力信号ＶＯＵＴを送出する差動出力端を構
成している。なお、一方の出力端（Ｑ１とＱ４の共通接
続出力端）には、ａ｛（Ｋ−１）／（Ｋ＋１）｝Ｉ0 な
る定電流源が接続されている。これは、動作電圧を適宜
なものにするためである。
【０００５】以上の構成において、αF をトランジスタ
の直流増幅率とすれば、各トランジスタのコレクタ電流
（ＩC1、ＩC2、ＩC3、ＩC4）は、数式１で示される。但
し、数式１において、ＶT は、ボルツマン定数ｋと絶対
温度Ｔと単位電子電荷ｑとを用いて、ＶT ＝ｋＴ／ｑと
表され、ＶK はこのＶT を用いて数式２のように表せ
る。
の直流増幅率とすれば、各トランジスタのコレクタ電流
（ＩC1、ＩC2、ＩC3、ＩC4）は、数式１で示される。但
し、数式１において、ＶT は、ボルツマン定数ｋと絶対
温度Ｔと単位電子電荷ｑとを用いて、ＶT ＝ｋＴ／ｑと
表され、ＶK はこのＶT を用いて数式２のように表せ
る。
【０００６】
【数１】
【０００７】
【数２】ＶK ＝ＶT lnＫ
【０００８】数式１から、ＩC1−ＩC2（＝ΔＩ1 ）は数
式３、ＩC3−ＩC4（＝ΔＩ2 ）は数式４となるので、差
動出力電流ΔＩは数式５と求まる。
式３、ＩC3−ＩC4（＝ΔＩ2 ）は数式４となるので、差
動出力電流ΔＩは数式５と求まる。
【０００９】
【数３】
【００１０】
【数４】
【００１１】
【数５】
【００１２】そして、tanhｘは数式６のように級数展開
できるので、これを用いて差動出力電流を展開すると数
式７となり、入力信号ＶINの２乗項が含まれる。
できるので、これを用いて差動出力電流を展開すると数
式７となり、入力信号ＶINの２乗項が含まれる。
【００１３】
【数６】tanhｘ＝ｘ−（１／３）ｘ3 ……
【００１４】
【数７】
【００１５】そこで、入力信号ＶINを数式８とおくと、
入力信号ＶINの２乗項は数式９と求まり周波数が２逓倍
されることが解る。
入力信号ＶINの２乗項は数式９と求まり周波数が２逓倍
されることが解る。
【００１６】
【数８】ＶIN＝｜ＶIN｜cos(２πｆｔ）
【００１７】
【数９】
【００１８】次に、周波数ミキサ回路は、ギルバートセ
ルを用いたものが知られており、これはバイポーラ集積
回路上に構成されるが、これをＭＯＳ集積回路上に構成
するとすれば図９に示すようになる。図９において、こ
の周波数ミキサ回路は、入力端子対（１、２）間に２組
の差動対トランジスタ｛（Ｍ１１、Ｍ１２）、（Ｍ１
３、Ｍ１４）｝を配置し、また入力端子対（３、４）間
に前記２組の差動対トランジスタそれぞれを駆動する１
個の差動対トランジスタ（Ｍ１５、Ｍ１６）を配置し、
この１個の差動対トランジスタを１つの定電流源Ｉ00で
駆動するようにしたものである。
ルを用いたものが知られており、これはバイポーラ集積
回路上に構成されるが、これをＭＯＳ集積回路上に構成
するとすれば図９に示すようになる。図９において、こ
の周波数ミキサ回路は、入力端子対（１、２）間に２組
の差動対トランジスタ｛（Ｍ１１、Ｍ１２）、（Ｍ１
３、Ｍ１４）｝を配置し、また入力端子対（３、４）間
に前記２組の差動対トランジスタそれぞれを駆動する１
個の差動対トランジスタ（Ｍ１５、Ｍ１６）を配置し、
この１個の差動対トランジスタを１つの定電流源Ｉ00で
駆動するようにしたものである。
【００１９】即ち、２組の差動対トランジスタ｛（Ｍ１
１、Ｍ１２）、（Ｍ１３、Ｍ１４）｝では、一方のトラ
ンジスタ（Ｍ１１、Ｍ１３）のドレイン同士及び他方の
トランジスタ（Ｍ１２、Ｍ１４）のドレイン同士がそれ
ぞれ共通接続され、差動対トランジスタ（Ｍ１１、Ｍ１
２）の一方のトランジスタＭ１１のゲートと差動対トラ
ンジスタ（Ｍ１３、Ｍ１４）の他方のトランジスタＭ１
４のゲートとが共通に入力端子対（１、２）の一方の入
力端子１に接続され、差動対トランジスタ（Ｍ１１、Ｍ
１２）の他方のトランジスタＭ１２のゲートと差動対ト
ランジスタ（Ｍ１３、Ｍ１４）の一方のトランジスタＭ
１３のゲートとが共通に入力端子対（１、２）の他方の
入力端子２に接続される。
１、Ｍ１２）、（Ｍ１３、Ｍ１４）｝では、一方のトラ
ンジスタ（Ｍ１１、Ｍ１３）のドレイン同士及び他方の
トランジスタ（Ｍ１２、Ｍ１４）のドレイン同士がそれ
ぞれ共通接続され、差動対トランジスタ（Ｍ１１、Ｍ１
２）の一方のトランジスタＭ１１のゲートと差動対トラ
ンジスタ（Ｍ１３、Ｍ１４）の他方のトランジスタＭ１
４のゲートとが共通に入力端子対（１、２）の一方の入
力端子１に接続され、差動対トランジスタ（Ｍ１１、Ｍ
１２）の他方のトランジスタＭ１２のゲートと差動対ト
ランジスタ（Ｍ１３、Ｍ１４）の一方のトランジスタＭ
１３のゲートとが共通に入力端子対（１、２）の他方の
入力端子２に接続される。
【００２０】そして、１つの差動対トランジスタ（Ｍ１
５、Ｍ１６）では、一方のトランジスタＭ１５は、ドレ
インが差動対トランジスタ（Ｍ１１、Ｍ１２）のソース
に接続され、ゲートが入力端子対（３、４）の一方の入
力端子３に接続され、また他方のトランジスタＭ１６
は、ドレインが差動対トランジスタ（Ｍ１３、Ｍ１４）
のソースに接続され、ゲートが入力端子対（３、４）の
一方の入力端子４に接続される。入力端子対（１、２）
間には第２の交流信号（電圧ＶLo）が印加され、入力端
子対（３、４）間には第１の交流信号（電圧ＶRF）が印
加される。
５、Ｍ１６）では、一方のトランジスタＭ１５は、ドレ
インが差動対トランジスタ（Ｍ１１、Ｍ１２）のソース
に接続され、ゲートが入力端子対（３、４）の一方の入
力端子３に接続され、また他方のトランジスタＭ１６
は、ドレインが差動対トランジスタ（Ｍ１３、Ｍ１４）
のソースに接続され、ゲートが入力端子対（３、４）の
一方の入力端子４に接続される。入力端子対（１、２）
間には第２の交流信号（電圧ＶLo）が印加され、入力端
子対（３、４）間には第１の交流信号（電圧ＶRF）が印
加される。
【００２１】以下、図９に示す回路が周波数ミキサ回路
として動作することを示す。図９において、トランジス
タ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４）のゲート幅Ｗと
ゲート長Ｌの比（Ｗ／Ｌ）はそれぞれ等しく（Ｗ／Ｌ）
1 とし、またトランジスタのモビリティをμn 、単位面
積当たりのゲート酸化膜容量をＣOXとすると、トランス
コンダクタンスパラメータβ1 は数式１０とおけるの
で、スレッショルド電圧をＶT 、ゲート・ソース間電圧
をＶGSi(ｉ＝１１〜１４）とすると、ドレイン電流（Ｉ
d11、Ｉd12、Ｉd13、Ｉd14)は、数式１１〜同１４となる。
として動作することを示す。図９において、トランジス
タ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４）のゲート幅Ｗと
ゲート長Ｌの比（Ｗ／Ｌ）はそれぞれ等しく（Ｗ／Ｌ）
1 とし、またトランジスタのモビリティをμn 、単位面
積当たりのゲート酸化膜容量をＣOXとすると、トランス
コンダクタンスパラメータβ1 は数式１０とおけるの
で、スレッショルド電圧をＶT 、ゲート・ソース間電圧
をＶGSi(ｉ＝１１〜１４）とすると、ドレイン電流（Ｉ
d11、Ｉd12、Ｉd13、Ｉd14)は、数式１１〜同１４となる。
【００２２】
【数１０】
【００２３】
【数１１】Ｉd11 ＝β1(ＶGS11−ＶT)2
【００２４】
【数１２】Ｉd12 ＝β1(ＶGS12−ＶT)2
【００２５】
【数１３】Ｉd13 ＝β1(ＶGS13−ＶT)2
【００２６】
【数１４】Ｉd14 ＝β1(ＶGS14−ＶT)2
【００２７】ここで、Ｉd15、Ｉd16、Ｉ00、 ＶLOは数式１
５〜同１８とおける。
５〜同１８とおける。
【００２８】
【数１５】Ｉd11 ＋Ｉd12 ＝Ｉd15
【００２９】
【数１６】Ｉd13 ＋Ｉd14 ＝Ｉd16
【００３０】
【数１７】Ｉd15 ＋Ｉd16 ＝Ｉ00
【００３１】
【数１８】ＶGS11−ＶGS12＝ＶGS14−ＶGS13＝ＶLO
【００３２】次いで、Ｍ１５、Ｍ１６のゲート幅とゲー
ト長の比を（Ｗ／Ｌ）2 とすると、トランスコンダクタ
ンスパラメータβ2 は数式１９とおけるので、ドレイン
電流Ｉd15、同Ｉd16 は、数式１１〜同１４と同様に表記
でき数式２０，同２１のようになる。また、第１の交流
信号（電圧ＶRF）は数式２２で示される。
ト長の比を（Ｗ／Ｌ）2 とすると、トランスコンダクタ
ンスパラメータβ2 は数式１９とおけるので、ドレイン
電流Ｉd15、同Ｉd16 は、数式１１〜同１４と同様に表記
でき数式２０，同２１のようになる。また、第１の交流
信号（電圧ＶRF）は数式２２で示される。
【００３３】
【数１９】
【００３４】
【数２０】Ｉd15 ＝β2(ＶGS15−ＶT)2
【００３５】
【数２１】Ｉd16 ＝β2(ＶGS16−ＶT)2
【００３６】
【数２２】ＶGS15−ＶGS16＝ＶRF
【００３７】数式１７、同２０〜同２２を解いてＩVRF
＝Ｉd15 −Ｉd16 を求めると、数式２３となるので、Ｉ
d15 、Ｉd16 は数式２４、同２５のように求まる。
＝Ｉd15 −Ｉd16 を求めると、数式２３となるので、Ｉ
d15 、Ｉd16 は数式２４、同２５のように求まる。
【００３８】
【数２３】
【００３９】
【数２４】Ｉd15 ＝（１／２）（Ｉ00＋ＩVRF)
【００４０】
【数２５】Ｉd16 ＝（１／２）（Ｉ00−ＩVRF)
【００４１】また、ＩVLO を数式２６のようにおくと、
入力電圧ＶLOは数式２７のように表せる。
入力電圧ＶLOは数式２７のように表せる。
【００４２】
【数２６】
【００４３】
【数２７】
【００４４】そうすると、ΔＩ＝Ｉ31−Ｉ32は、数式２
８のようになる。
８のようになる。
【００４５】
【数２８】
【００４６】そして、数式２８において、｜ＶLo｜《√
（Ｉ00／β1 ）とすれば、ΔＩは、数式２９のように近
似できる。
（Ｉ00／β1 ）とすれば、ΔＩは、数式２９のように近
似できる。
【００４７】
【数２９】ΔＩ≒（１／Ｉ00）ＩVRF ・ＩVLO
【００４８】ここで、ＩVLO は、入力電圧ＶLOに対する
定電流源Ｉ00／２で駆動される差動増幅器の差動出力電
流に相当する。またＩVRF は、数式２３に示すように入
力電圧ＶRFに対する定電流源Ｉ00で駆動される差動増幅
器の差動出力電流を表す。
定電流源Ｉ00／２で駆動される差動増幅器の差動出力電
流に相当する。またＩVRF は、数式２３に示すように入
力電圧ＶRFに対する定電流源Ｉ00で駆動される差動増幅
器の差動出力電流を表す。
【００４９】従って、ＩVLO は入力電圧ＶLOにほぼ比例
し、ＩVRF は入力電圧ＶRFにほぼ比例するので、入力電
圧ＶRF及び同ＶLOが小さければ、図９に示す回路は乗算
器となる。
し、ＩVRF は入力電圧ＶRFにほぼ比例するので、入力電
圧ＶRF及び同ＶLOが小さければ、図９に示す回路は乗算
器となる。
【００５０】また、数式２８を更に級数展開すると、Δ
Ｉは数式３０となるので、入力電圧ＶLO、同ＶRFそれぞ
れの２次以上の項を無視すると、数式３１が得られる。
Ｉは数式３０となるので、入力電圧ＶLO、同ＶRFそれぞ
れの２次以上の項を無視すると、数式３１が得られる。
【００５１】
【数３０】
【００５２】
【数３１】
【００５３】ここで、入力電圧ＶLO、同ＶRFを数式３
２、同３３のようにおいて両者の積をとると、数式３４
に示すように、２周波の和と差の成分が得られる。
２、同３３のようにおいて両者の積をとると、数式３４
に示すように、２周波の和と差の成分が得られる。
【００５４】
【数３２】ＶLO＝｜ＶLO｜cos ２πｆLOｔ
【００５５】
【数３３】ＶRF＝｜ＶRF｜cos ２πｆRFｔ
【００５６】
【数３４】ＶLO・ＶRF＝（１／２）｜ＶLO｜｜ＶRF｜
［cos ｛２π（ｆLO＋ｆRF）ｔ｝＋cos ｛２π（ｆLO−
ｆRF）ｔ｝］
［cos ｛２π（ｆLO＋ｆRF）ｔ｝＋cos ｛２π（ｆLO−
ｆRF）ｔ｝］
【００５７】そして、Ｉ31、Ｉ32は、差動電流であるの
で、数式３５、同３６と表すことができ、それぞれ±
（１／２）ΔＩを含む。従って、図９に示すギルバート
セルは周波数ミキサ回路となっているのである。
で、数式３５、同３６と表すことができ、それぞれ±
（１／２）ΔＩを含む。従って、図９に示すギルバート
セルは周波数ミキサ回路となっているのである。
【００５８】
【数３５】Ｉ31＝（１／２）（Ｉ00＋ΔＩ）
【００５９】
【数３６】Ｉ32＝（１／２）（Ｉ00−ΔＩ）
【００６０】
【発明が解決しようとする課題】上述した従来の周波数
逓倍回路は、低電圧動作が可能であるが、差動対の一方
のトランジスタのエミッタサイズをＫ倍（Ｋ＞１）とし
ているので、トランジスタサイズが大きくなり、周波数
特性が劣化するという問題がある。
逓倍回路は、低電圧動作が可能であるが、差動対の一方
のトランジスタのエミッタサイズをＫ倍（Ｋ＞１）とし
ているので、トランジスタサイズが大きくなり、周波数
特性が劣化するという問題がある。
【００６１】また、周波数ミキサ回路をギルバートセル
を用いて図９に示すように構成すると、縦積み回路とな
るので、電源電圧が高くなる。また、素子数が多いの
で、ＮＦ（雑音指数）が劣化し、回路電流も増加する。
更に、乗算器特性は、入力電圧（ＶL0、ＶRF）が共に小
さい時にのみ近似しているので、大入力での動作ではエ
ミッタ抵抗の値を操作して対応するので３次歪が生ずる
等の問題がある。
を用いて図９に示すように構成すると、縦積み回路とな
るので、電源電圧が高くなる。また、素子数が多いの
で、ＮＦ（雑音指数）が劣化し、回路電流も増加する。
更に、乗算器特性は、入力電圧（ＶL0、ＶRF）が共に小
さい時にのみ近似しているので、大入力での動作ではエ
ミッタ抵抗の値を操作して対応するので３次歪が生ずる
等の問題がある。
【００６２】本発明の目的は、ＭＯＳ集積回路化に好適
な構成であって、低電圧動作が可能で、かつ、高周波数
動作が可能な周波数逓倍回路及び周波数ミキサ回路を提
供することにある。
な構成であって、低電圧動作が可能で、かつ、高周波数
動作が可能な周波数逓倍回路及び周波数ミキサ回路を提
供することにある。
【００６３】
【課題を解決するための手段】前記目的を達成するた
め、本発明の周波数逓倍回路及び周波数ミキサ回路は次
の如き構成を有する。即ち、第１発明の周波数逓倍回路
または周波数ミキサ回路は、一方のトランジスタの入力
端に交流信号または第１交流信号が印加され、他方のト
ランジスタの入力端に前記交流信号または第２交流信号
がオフセット電圧に重畳して印加される差動対； で構
成されることを特徴とするものである。
め、本発明の周波数逓倍回路及び周波数ミキサ回路は次
の如き構成を有する。即ち、第１発明の周波数逓倍回路
または周波数ミキサ回路は、一方のトランジスタの入力
端に交流信号または第１交流信号が印加され、他方のト
ランジスタの入力端に前記交流信号または第２交流信号
がオフセット電圧に重畳して印加される差動対； で構
成されることを特徴とするものである。
【００６４】第２発明の周波数逓倍回路または周波数ミ
キサ回路は、１つの差動対と； 交流信号、または、第
１交流信号と第２交流信号の和信号または差信号を入力
としこの差動対の２つのトランジスタの入力端間にオフ
セット電圧を形成する回路であって、一方のトランジス
タの入力端に入力信号を出力し、他方のトランジスタの
入力端に入力信号を当該オフセット電圧に重畳して出力
するオフセット電圧形成回路と； を備えたことを特徴
とするものである。
キサ回路は、１つの差動対と； 交流信号、または、第
１交流信号と第２交流信号の和信号または差信号を入力
としこの差動対の２つのトランジスタの入力端間にオフ
セット電圧を形成する回路であって、一方のトランジス
タの入力端に入力信号を出力し、他方のトランジスタの
入力端に入力信号を当該オフセット電圧に重畳して出力
するオフセット電圧形成回路と； を備えたことを特徴
とするものである。
【００６５】第３発明の周波数逓倍回路は、ほぼ等値の
定電流源で駆動される２つの差動対であって、この２つ
の差動対の相互間で、各差動対の一方のトランジスタの
出力端同士及び他方のトランジスタの出力端同士をそれ
ぞれ共通接続して差動出力対を構成し、各差動対の一方
のトランジスタと他方のトランジスタとの入力端間それ
ぞれにほぼ等値のオフセット電圧が出力端を共通接続し
たトランジスタの入力端側の極性を同じくして形成さ
れ、それぞれの入力端間における一方の入力端に交流信
号が印加され他方の入力端に交流信号がオフセット電圧
に重畳されて印加される； ことを特徴とするものであ
る。
定電流源で駆動される２つの差動対であって、この２つ
の差動対の相互間で、各差動対の一方のトランジスタの
出力端同士及び他方のトランジスタの出力端同士をそれ
ぞれ共通接続して差動出力対を構成し、各差動対の一方
のトランジスタと他方のトランジスタとの入力端間それ
ぞれにほぼ等値のオフセット電圧が出力端を共通接続し
たトランジスタの入力端側の極性を同じくして形成さ
れ、それぞれの入力端間における一方の入力端に交流信
号が印加され他方の入力端に交流信号がオフセット電圧
に重畳されて印加される； ことを特徴とするものであ
る。
【００６６】第４発明の周波数逓倍回路は、ほぼ等値の
定電流源で駆動される２つの差動対であって、この２つ
の差動対の相互間で、各差動対の一方のトランジスタの
出力端同士及び他方のトランジスタの出力端同士をそれ
ぞれ共通接続して差動出力対を構成する２つの差動対
と； 前記各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれに出力端を共通接続した
トランジスタの入力端側の極性を同じくしてほぼ等値の
オフセット電圧を形成する回路であって、それぞれの入
力端間における一方の入力端には入力信号を出力し、他
方の入力端には入力信号を当該オフセット電圧に重畳し
て出力する２つのオフセット電圧形成回路と； を備え
たことを特徴とするものである。
定電流源で駆動される２つの差動対であって、この２つ
の差動対の相互間で、各差動対の一方のトランジスタの
出力端同士及び他方のトランジスタの出力端同士をそれ
ぞれ共通接続して差動出力対を構成する２つの差動対
と； 前記各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれに出力端を共通接続した
トランジスタの入力端側の極性を同じくしてほぼ等値の
オフセット電圧を形成する回路であって、それぞれの入
力端間における一方の入力端には入力信号を出力し、他
方の入力端には入力信号を当該オフセット電圧に重畳し
て出力する２つのオフセット電圧形成回路と； を備え
たことを特徴とするものである。
【００６７】なお、第４発明の周波数逓倍回路におい
て； 前記２つのオフセット電圧形成回路は、それぞれ
の入力端間に交流信号が印加される場合と、一方の回路
の入力端に交流信号が印加され、他方の回路の入力端は
交流的に接地される場合とがある。
て； 前記２つのオフセット電圧形成回路は、それぞれ
の入力端間に交流信号が印加される場合と、一方の回路
の入力端に交流信号が印加され、他方の回路の入力端は
交流的に接地される場合とがある。
【００６８】第５発明の周波数ミキサ回路は、ほぼ等値
の定電流源で駆動される２つの差動対であって、この２
つの差動対の相互間で、各差動対の一方のトランジスタ
の出力端同士及び他方のトランジスタの出力端同士をそ
れぞれ共通接続して差動出力対を構成し、各差動対の一
方のトランジスタと他方のトランジスタとの入力端間そ
れぞれにほぼ等値のオフセット電圧が出力端を共通接続
したトランジスタの入力端側の極性を同じくして形成さ
れ、一方の入力端間における一方の入力端に第１交流信
号が印加され他方の入力端に第１交流信号がオフセット
電圧に重畳されて印加され、他方の入力端間における一
方の入力端に第２交流信号が印加され他方の入力端に第
２交流信号がオフセット電圧に重畳されて印加される；
ことを特徴とするものである。
の定電流源で駆動される２つの差動対であって、この２
つの差動対の相互間で、各差動対の一方のトランジスタ
の出力端同士及び他方のトランジスタの出力端同士をそ
れぞれ共通接続して差動出力対を構成し、各差動対の一
方のトランジスタと他方のトランジスタとの入力端間そ
れぞれにほぼ等値のオフセット電圧が出力端を共通接続
したトランジスタの入力端側の極性を同じくして形成さ
れ、一方の入力端間における一方の入力端に第１交流信
号が印加され他方の入力端に第１交流信号がオフセット
電圧に重畳されて印加され、他方の入力端間における一
方の入力端に第２交流信号が印加され他方の入力端に第
２交流信号がオフセット電圧に重畳されて印加される；
ことを特徴とするものである。
【００６９】第６発明の周波数ミキサ回路は、ほぼ等値
の定電流源で駆動される２つの差動対であって、この２
つの差動対の相互間で、各差動対の一方のトランジスタ
の出力端同士及び他方のトランジスタの出力端同士をそ
れぞれ共通接続して差動出力対を構成する２つの差動対
と； 前記各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれに出力端を共通接続した
トランジスタの入力端側の極性を同じくしてほぼ等値の
オフセット電圧を形成する回路であって、それぞれの入
力端間における一方の入力端には入力信号を出力し、他
方の入力端には入力信号を当該オフセット電圧に重畳し
て出力する２つのオフセット電圧形成回路と； を備え
たことを特徴とするものである。
の定電流源で駆動される２つの差動対であって、この２
つの差動対の相互間で、各差動対の一方のトランジスタ
の出力端同士及び他方のトランジスタの出力端同士をそ
れぞれ共通接続して差動出力対を構成する２つの差動対
と； 前記各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれに出力端を共通接続した
トランジスタの入力端側の極性を同じくしてほぼ等値の
オフセット電圧を形成する回路であって、それぞれの入
力端間における一方の入力端には入力信号を出力し、他
方の入力端には入力信号を当該オフセット電圧に重畳し
て出力する２つのオフセット電圧形成回路と； を備え
たことを特徴とするものである。
【００７０】なお、第６発明の周波数ミキサ回路におい
て； ２つのオフセット電圧形成回路は、一方の回路が
第１交流信号を入力とし他方の回路が第２交流信号を入
力とする場合と、一方の回路が第１交流信号と第２交流
信号との和信号または差信号を入力とし他方の回路の入
力端は交流的に接地される場合とがある。
て； ２つのオフセット電圧形成回路は、一方の回路が
第１交流信号を入力とし他方の回路が第２交流信号を入
力とする場合と、一方の回路が第１交流信号と第２交流
信号との和信号または差信号を入力とし他方の回路の入
力端は交流的に接地される場合とがある。
【００７１】また、前記オフセット電圧は、オフセット
電圧形成回路を構成する２つのトランジスタ自体の電圧
差で形成される場合と、オフセット電圧形成回路を構成
する１つのトランジスタの電流源側に介在させた抵抗に
よる電圧降下により形成される場合とがある。
電圧形成回路を構成する２つのトランジスタ自体の電圧
差で形成される場合と、オフセット電圧形成回路を構成
する１つのトランジスタの電流源側に介在させた抵抗に
よる電圧降下により形成される場合とがある。
【００７２】
【作用】次に、前記の如く構成される本発明の周波数逓
倍回路及び周波数ミキサ回路の作用を説明する。本発明
の周波数逓倍回路及び周波数ミキサ回路は、交流入力信
号が１種類であるか２種類であるかの相違があるのみ
で、両回路とも同一構成であって、１つの差動対の両入
力端の直流バイアス電圧を異ならせて２乗特性を実現し
たものと、２つの差動対の出力端をたすきがけ接続して
差動出力対を構成すると共に、入力端をオフセット電圧
を介してたすきがけ接続して２乗特性を実現したものと
からなる。
倍回路及び周波数ミキサ回路の作用を説明する。本発明
の周波数逓倍回路及び周波数ミキサ回路は、交流入力信
号が１種類であるか２種類であるかの相違があるのみ
で、両回路とも同一構成であって、１つの差動対の両入
力端の直流バイアス電圧を異ならせて２乗特性を実現し
たものと、２つの差動対の出力端をたすきがけ接続して
差動出力対を構成すると共に、入力端をオフセット電圧
を介してたすきがけ接続して２乗特性を実現したものと
からなる。
【００７３】本発明の周波数逓倍回路及び周波数ミキサ
回路は、ＭＯＳトランジスタで構成されるが、差動対が
２個の場合もいわゆる横一列に配置する構成であるので
原理的に低電圧動作が可能で、また最小単位のトランジ
スタを用いるので回路規模は増大せず高周波動作が可能
である。
回路は、ＭＯＳトランジスタで構成されるが、差動対が
２個の場合もいわゆる横一列に配置する構成であるので
原理的に低電圧動作が可能で、また最小単位のトランジ
スタを用いるので回路規模は増大せず高周波動作が可能
である。
【００７４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る周波数逓倍回路
を示す。この周波数逓倍回路は、ほぼ等値の定電流源Ｉ
0 で駆動される２つの差動対｛（Ｍ１、Ｍ２）（Ｍ３、
Ｍ４）｝で構成されるが、この２つの差動対の相互間
で、出力端（ドレイン）をたすきがけ接続して、即ち、
Ｍ１とＭ４の出力端（ドレイン）同士及びＭ２とＭ３の
出力端（ドレイン）同士をそれぞれ共通接続して差動出
力対を構成し、また入力端（ゲート）をほぼ等値のオフ
セット電圧ＶK を介してたすきがけ接続して、即ち、Ｍ
１とＭ３の入力端（ゲート）間及びＭ２とＭ４の入力端
（ゲート）間にほぼ等値のオフセット電圧ＶK を出力端
を共通接続したトランジスタの入力端側の極性を同じく
して介在させてある。
する。図１は、本発明の一実施例に係る周波数逓倍回路
を示す。この周波数逓倍回路は、ほぼ等値の定電流源Ｉ
0 で駆動される２つの差動対｛（Ｍ１、Ｍ２）（Ｍ３、
Ｍ４）｝で構成されるが、この２つの差動対の相互間
で、出力端（ドレイン）をたすきがけ接続して、即ち、
Ｍ１とＭ４の出力端（ドレイン）同士及びＭ２とＭ３の
出力端（ドレイン）同士をそれぞれ共通接続して差動出
力対を構成し、また入力端（ゲート）をほぼ等値のオフ
セット電圧ＶK を介してたすきがけ接続して、即ち、Ｍ
１とＭ３の入力端（ゲート）間及びＭ２とＭ４の入力端
（ゲート）間にほぼ等値のオフセット電圧ＶK を出力端
を共通接続したトランジスタの入力端側の極性を同じく
して介在させてある。
【００７５】従って、図１の例ではＭ１とＭ４の入力端
間に入力信号（電圧Ｖ1 ）が印加されるデイファレンシ
ャルタイプであるが、Ｍ２とＭ３の入力端にはこの入力
信号がオフセット電圧ＶK に重畳されて印加されること
になる。なお、オフセット電圧ＶK は、電池を用いて発
生しても良いが、図４や図５に示すようにトランジスタ
を用いて発生しても良い。
間に入力信号（電圧Ｖ1 ）が印加されるデイファレンシ
ャルタイプであるが、Ｍ２とＭ３の入力端にはこの入力
信号がオフセット電圧ＶK に重畳されて印加されること
になる。なお、オフセット電圧ＶK は、電池を用いて発
生しても良いが、図４や図５に示すようにトランジスタ
を用いて発生しても良い。
【００７６】以上の構成において、差動対（Ｍ１、Ｍ
２）の差動出力電流ΔＩ1 は数式３７と求まり、数式３
８と表記できる。
２）の差動出力電流ΔＩ1 は数式３７と求まり、数式３
８と表記できる。
【００７７】
【数３７】
【００７８】
【数３８】ΔＩ1 ＝Ｉ0 sgn(Ｖ1 −ＶK) （｜Ｖ1
−ＶK ｜≧√（Ｉ0 ／β））
−ＶK ｜≧√（Ｉ0 ／β））
【００７９】同様に、差動対（Ｍ３、Ｍ４）の差動出力
電流ΔＩ2 は数式３９と求まり、数式４０と表記でき
る。
電流ΔＩ2 は数式３９と求まり、数式４０と表記でき
る。
【００８０】
【数３９】
【００８１】
【数４０】ΔＩ2 ＝Ｉ0 sgn(Ｖ1 ＋ＶK) （｜Ｖ1
＋ＶK ｜≧√（Ｉ0 ／β））
＋ＶK ｜≧√（Ｉ0 ／β））
【００８２】従って、２つの差動対をたすきがけして得
られる差動出力電流ΔＩは数式４１と表せるが、数式３
７は次の数式４２で近似できる。このときの近似誤差
は、入力電圧範囲が、｜Ｖ1 −ＶK ｜≦√（Ｉ0 ／β）
の範囲においては３％以内である。同様に、数式３９は
次の数式４３で近似できる。
られる差動出力電流ΔＩは数式４１と表せるが、数式３
７は次の数式４２で近似できる。このときの近似誤差
は、入力電圧範囲が、｜Ｖ1 −ＶK ｜≦√（Ｉ0 ／β）
の範囲においては３％以内である。同様に、数式３９は
次の数式４３で近似できる。
【００８３】
【数４１】ΔＩ＝ΔＩ1 −ΔＩ2
【００８４】
【数４２】
【００８５】
【数４３】
【００８６】即ち、数式４２及び同４３から明らかなよ
うに、入力電圧Ｖ1 の２乗の項が含まれているので、図
１の回路は２逓倍回路となっているのである。この周波
数逓倍回路の伝達特性を図２に、トランスコンダクタン
ス特性を図３に示してある。
うに、入力電圧Ｖ1 の２乗の項が含まれているので、図
１の回路は２逓倍回路となっているのである。この周波
数逓倍回路の伝達特性を図２に、トランスコンダクタン
ス特性を図３に示してある。
【００８７】なお、図１の周波数逓倍回路は、Ｍ１とＭ
４の一方の入力端に交流信号を印加し、他方の入力端を
交流的に接地するシングルタイプとしても使用できるこ
とは言うまでもない。
４の一方の入力端に交流信号を印加し、他方の入力端を
交流的に接地するシングルタイプとしても使用できるこ
とは言うまでもない。
【００８８】次に、図１の構成にオフセット電圧形成回
路及び出力回路を付加した周波数逓倍回路の具体的な構
成例を図４及び図５に示す。まず、図４において、Ｍ５
とＭ６及びＭ７とＭ８はそれぞれオフセット電圧形成回
路を構成し、Ｍ９とＭ１０は出力回路を構成するアクテ
ィブロードである。
路及び出力回路を付加した周波数逓倍回路の具体的な構
成例を図４及び図５に示す。まず、図４において、Ｍ５
とＭ６及びＭ７とＭ８はそれぞれオフセット電圧形成回
路を構成し、Ｍ９とＭ１０は出力回路を構成するアクテ
ィブロードである。
【００８９】本実施例でのオフセット電圧形成回路は、
異なる電流値で駆動される２つのトランジスタで構成さ
れ、この２つのトランジスタの電圧差でオフセット電圧
ＶKを形成するものである。即ち、Ｍ５とＭ８はＩ00を
駆動電流とし、Ｍ６とＭ７はＫＩ00を駆動電流としてソ
ースフォロア動作をするトランジスタであるが、Ｍ５と
Ｍ６及びＭ７とＭ８はそれぞれ入力端を共通接続して入
力信号（電圧Ｖ1 ）が印加され、Ｍ５のソースにはＭ３
の入力端（ゲート）が接続され、Ｍ６のソースにはＭ１
の入力端（ゲート）が接続され、Ｍ７のソースにはＭ４
の入力端（ゲート）が接続され、Ｍ８のソースにはＭ２
の入力端（ゲート）が接続される。
異なる電流値で駆動される２つのトランジスタで構成さ
れ、この２つのトランジスタの電圧差でオフセット電圧
ＶKを形成するものである。即ち、Ｍ５とＭ８はＩ00を
駆動電流とし、Ｍ６とＭ７はＫＩ00を駆動電流としてソ
ースフォロア動作をするトランジスタであるが、Ｍ５と
Ｍ６及びＭ７とＭ８はそれぞれ入力端を共通接続して入
力信号（電圧Ｖ1 ）が印加され、Ｍ５のソースにはＭ３
の入力端（ゲート）が接続され、Ｍ６のソースにはＭ１
の入力端（ゲート）が接続され、Ｍ７のソースにはＭ４
の入力端（ゲート）が接続され、Ｍ８のソースにはＭ２
の入力端（ゲート）が接続される。
【００９０】従って、Ｍ１とＭ３の入力端間にはＭ５と
Ｍ６の電圧差（オフセット電圧）が印加され、Ｍ４とＭ
２の入力端間にはＭ８とＭ７の電圧差（オフセット電
圧）が印加される。そして、入力信号は、Ｍ１とＭ４の
入力端にはそのまま印加されるが、Ｍ３とＭ２の入力端
にはオフセット電圧に重畳されて印加される。
Ｍ６の電圧差（オフセット電圧）が印加され、Ｍ４とＭ
２の入力端間にはＭ８とＭ７の電圧差（オフセット電
圧）が印加される。そして、入力信号は、Ｍ１とＭ４の
入力端にはそのまま印加されるが、Ｍ３とＭ２の入力端
にはオフセット電圧に重畳されて印加される。
【００９１】なお２つのトランジスタの電圧差でオフセ
ット電圧を形成する方法としては、駆動電流値を異なら
せる方法の他に、駆動電流値は同じにして２つのトラン
ジスタの能力（これはゲート長とゲート幅の比で規定さ
れる）を異ならせる方法、駆動電流値と能力の双方を異
ならせる方法（ハイブリッド方式）等が考えられる。特
に、ハイブリッド方式では、チップサイズを重視するか
電流の低減を重視するか等の重み付けに従いパラメータ
を選択できるので設計の柔軟性に優れ、回路規模の縮小
化を容易にする利点がある。
ット電圧を形成する方法としては、駆動電流値を異なら
せる方法の他に、駆動電流値は同じにして２つのトラン
ジスタの能力（これはゲート長とゲート幅の比で規定さ
れる）を異ならせる方法、駆動電流値と能力の双方を異
ならせる方法（ハイブリッド方式）等が考えられる。特
に、ハイブリッド方式では、チップサイズを重視するか
電流の低減を重視するか等の重み付けに従いパラメータ
を選択できるので設計の柔軟性に優れ、回路規模の縮小
化を容易にする利点がある。
【００９２】また図５はオフセット電圧発生回路を１つ
のトランジスタ（Ｍ１１、Ｍ１２）で構成し、それぞれ
のソースに挿入した抵抗Ｒ1 の電圧降下でオフセット電
圧を形成した例を示す。Ｍ１１とＭ１２はそれぞれほぼ
等値の定電流源Ｉ00で駆動されソースフォロア動作をす
るが、Ｍ１１のソースに挿入した抵抗Ｒ1 のソース側が
Ｍ３の入力端に接続され電流源側がＭ１の入力端にそれ
ぞれ接続される。同様に、Ｍ１２のソースに挿入した抵
抗Ｒ1 のソース側がＭ２の入力端に接続され電流源側が
Ｍ４の入力端にそれぞれ接続される。
のトランジスタ（Ｍ１１、Ｍ１２）で構成し、それぞれ
のソースに挿入した抵抗Ｒ1 の電圧降下でオフセット電
圧を形成した例を示す。Ｍ１１とＭ１２はそれぞれほぼ
等値の定電流源Ｉ00で駆動されソースフォロア動作をす
るが、Ｍ１１のソースに挿入した抵抗Ｒ1 のソース側が
Ｍ３の入力端に接続され電流源側がＭ１の入力端にそれ
ぞれ接続される。同様に、Ｍ１２のソースに挿入した抵
抗Ｒ1 のソース側がＭ２の入力端に接続され電流源側が
Ｍ４の入力端にそれぞれ接続される。
【００９３】なお、図４及び図５に示す周波数逓倍回路
でも、シングルタイプの使用ができることは言うまでも
ない。
でも、シングルタイプの使用ができることは言うまでも
ない。
【００９４】次いで図６は、本発明の一実施例に係る周
波数ミキサ回路を示す。この周波数ミキサ回路は、定電
流源Ｉ0 で駆動される１つの差動対（Ｍ１、Ｍ２）で構
成され、Ｍ１の入力端（ゲート）には第１交流信号（電
圧ＶRF）が印加され、Ｍ２の入力端（ゲート）には第２
交流信号（電圧ＶLO）がオフセット電圧ＶK に重畳され
て印加される。
波数ミキサ回路を示す。この周波数ミキサ回路は、定電
流源Ｉ0 で駆動される１つの差動対（Ｍ１、Ｍ２）で構
成され、Ｍ１の入力端（ゲート）には第１交流信号（電
圧ＶRF）が印加され、Ｍ２の入力端（ゲート）には第２
交流信号（電圧ＶLO）がオフセット電圧ＶK に重畳され
て印加される。
【００９５】以上の構成において、Ｍ１とＭ２が飽和領
域で動作しているとすると、ドレイン電流Ｉd1は数式４
４、ドレイン電流Ｉd2は数式４５と表すことができ、両
電流の和が定電流源Ｉ0 である（数式４６）。
域で動作しているとすると、ドレイン電流Ｉd1は数式４
４、ドレイン電流Ｉd2は数式４５と表すことができ、両
電流の和が定電流源Ｉ0 である（数式４６）。
【００９６】
【数４４】Ｉd1＝β（ＶGS1 −ＶT)2
【００９７】
【数４５】Ｉd2＝β（ＶGS2 −ＶT)2
【００９８】
【数４６】Ｉd1＋Ｉd2＝Ｉ0
【００９９】また差動入力電圧Ｖinは、数式４７と表せ
るので、数式４４〜同４７から差動出力電流ΔＩ1 は、
入力電圧の範囲に応じて数式４８〜同５０と求まる。但
し、数式４８〜同５０において、Ｖμは、Ｖμ＝√（Ｉ
0 ／β）である。
るので、数式４４〜同４７から差動出力電流ΔＩ1 は、
入力電圧の範囲に応じて数式４８〜同５０と求まる。但
し、数式４８〜同５０において、Ｖμは、Ｖμ＝√（Ｉ
0 ／β）である。
【０１００】
【数４７】ＶRF−ＶLO−ＶK ＝Ｖin
【０１０１】
【数４８】
【０１０２】
【数４９】
【０１０３】
【数５０】
【０１０４】そして、数式４８は次の数式５１で近似で
きる。
きる。
【０１０５】
【数５１】
【０１０６】数式５１は、ＭＯＳトランジスタの２乗則
である数式４４、同４５から求まる数式４８に対し入力
電圧が｜Ｖin｜≦Ｖμの範囲内では誤差は３％以内に納
まっている。そして、ＭＯＳトランジスタの電流特性を
ショックレーの方程式で示されるＳＰＩＣＥモデルを用
いたシミュレーション値と比較すると、数式４８とＳＰ
ＩＣＥシミュレーション値との関係よりも数式５１とＳ
ＰＩＣＥシミュレーション値との関係の方が良い近似関
係になっている。因に、ＳＰＩＣＥシミュレーション値
も数式４８に対し入力電圧が｜Ｖin｜≦Ｖμの範囲内で
は誤差は３％以内に納まっている。
である数式４４、同４５から求まる数式４８に対し入力
電圧が｜Ｖin｜≦Ｖμの範囲内では誤差は３％以内に納
まっている。そして、ＭＯＳトランジスタの電流特性を
ショックレーの方程式で示されるＳＰＩＣＥモデルを用
いたシミュレーション値と比較すると、数式４８とＳＰ
ＩＣＥシミュレーション値との関係よりも数式５１とＳ
ＰＩＣＥシミュレーション値との関係の方が良い近似関
係になっている。因に、ＳＰＩＣＥシミュレーション値
も数式４８に対し入力電圧が｜Ｖin｜≦Ｖμの範囲内で
は誤差は３％以内に納まっている。
【０１０７】従って、数式５１は、差動対の入出力特性
を表す近似式としては非常に良いレベルにあると言え
る。この数式５１を展開すると数式５２となる。
を表す近似式としては非常に良いレベルにあると言え
る。この数式５１を展開すると数式５２となる。
【０１０８】
【数５２】
【０１０９】この数式５１には、ＶRFとＶLOの積ＶRFＶ
LOが含まれるので、数式３２、同３３、同３４によっ
て、２周波の和と差の成分が得られる。ここで、Ｉd1と
Ｉd2は差動電流であるから、Ｉd1は数式５３、Ｉd2は数
式５４と表される。それぞれ、±（１／２）ΔＩ1 を含
んでいる。従って、ΔＩ1 、あるいは、Ｉd1、Ｉd2を電
圧変換すれば、周波数ミキサ回路となるのである。
LOが含まれるので、数式３２、同３３、同３４によっ
て、２周波の和と差の成分が得られる。ここで、Ｉd1と
Ｉd2は差動電流であるから、Ｉd1は数式５３、Ｉd2は数
式５４と表される。それぞれ、±（１／２）ΔＩ1 を含
んでいる。従って、ΔＩ1 、あるいは、Ｉd1、Ｉd2を電
圧変換すれば、周波数ミキサ回路となるのである。
【０１１０】
【数５３】Ｉd1＝（Ｉ0 ＋ΔＩ1 ）／２
【０１１１】
【数５４】Ｉd2＝（Ｉ0 −ΔＩ1 ）／２
【０１１２】なお、オフセット電圧ＶK は、前述したよ
うに、入力端（ゲート）を共通接続した２つのトランジ
スタの電圧差、または、１つのトランジスタのソースに
介在させた抵抗の電圧降下を使用できるが、この場合に
は、トランジスタへの入力信号は、第１交流信号と第２
交流信号との和信号または差信号とすれば良い。
うに、入力端（ゲート）を共通接続した２つのトランジ
スタの電圧差、または、１つのトランジスタのソースに
介在させた抵抗の電圧降下を使用できるが、この場合に
は、トランジスタへの入力信号は、第１交流信号と第２
交流信号との和信号または差信号とすれば良い。
【０１１３】そして、以上の説明から明らかなように、
ＶRF＝ＶLOとすれば、周波数定倍回路となる。
ＶRF＝ＶLOとすれば、周波数定倍回路となる。
【０１１４】次いで図７は、本発明の他の実施例に係る
周波数ミキサ回路を示す。この周波数ミキサ回路は、ほ
ぼ等値の定電流源Ｉ0 で駆動される２つの差動対｛（Ｍ
１、Ｍ２）（Ｍ３、Ｍ４）｝で構成され、この２つの差
動対の相互間で、Ｍ１とＭ３の出力端（ドレイン）同士
及びＭ２とＭ４の出力端（ドレイン）同士をそれぞれ共
通接続して差動出力対を構成すると共に、Ｍ１とＭ４の
入力端（ゲート）間及びＭ２とＭ３の入力端（ゲート）
間にそれぞれほぼ等値のオフセット電圧ＶK が出力端同
士を共通接続したトランジスタの入力端の極性を同一に
して形成されている。以上の構成は図１の構成と実質同
一である。
周波数ミキサ回路を示す。この周波数ミキサ回路は、ほ
ぼ等値の定電流源Ｉ0 で駆動される２つの差動対｛（Ｍ
１、Ｍ２）（Ｍ３、Ｍ４）｝で構成され、この２つの差
動対の相互間で、Ｍ１とＭ３の出力端（ドレイン）同士
及びＭ２とＭ４の出力端（ドレイン）同士をそれぞれ共
通接続して差動出力対を構成すると共に、Ｍ１とＭ４の
入力端（ゲート）間及びＭ２とＭ３の入力端（ゲート）
間にそれぞれほぼ等値のオフセット電圧ＶK が出力端同
士を共通接続したトランジスタの入力端の極性を同一に
して形成されている。以上の構成は図１の構成と実質同
一である。
【０１１５】この周波数ミキサ回路は、第１交流信号
（電圧ＶRF）がＭ１の入力端に印加されＭ４の入力端に
オフセット電圧ＶK に重畳されて印加され、第２交流信
号（電圧ＶLO）がＭ３の入力端に印加されＭ２の入力端
にオフセット電圧ＶK に重畳されて印加される。
（電圧ＶRF）がＭ１の入力端に印加されＭ４の入力端に
オフセット電圧ＶK に重畳されて印加され、第２交流信
号（電圧ＶLO）がＭ３の入力端に印加されＭ２の入力端
にオフセット電圧ＶK に重畳されて印加される。
【０１１６】以上の構成において、差動出力電流ΔＩは
数式５５と求まる。
数式５５と求まる。
【０１１７】
【数５５】
【０１１８】この数式５５には、ＶRFとＶLOの積ＶRFＶ
LOが含まれるので、数式３２、同３３、同３４によっ
て、２周波の和と差の成分が得られる。ここで、Ｉ1 と
Ｉ2 は差動電流であるから、Ｉ1 は数式５６、Ｉ2 は数
式５７と表される。それぞれ、±（１／２）ΔＩを含ん
でいる。従って、ΔＩ、あるいは、Ｉ1 、Ｉ2 を電圧変
換すれば、周波数ミキサ回路となるのである。
LOが含まれるので、数式３２、同３３、同３４によっ
て、２周波の和と差の成分が得られる。ここで、Ｉ1 と
Ｉ2 は差動電流であるから、Ｉ1 は数式５６、Ｉ2 は数
式５７と表される。それぞれ、±（１／２）ΔＩを含ん
でいる。従って、ΔＩ、あるいは、Ｉ1 、Ｉ2 を電圧変
換すれば、周波数ミキサ回路となるのである。
【０１１９】
【数５６】Ｉ1 ＝Ｉ0 ＋ΔＩ／２
【０１２０】
【数５７】Ｉ2 ＝Ｉ0 −ΔＩ／２
【０１２１】図６及び図７の構成では、共に第１交流信
号と第２交流信号とを別々の入力端に印加しているので
２信号間は分離されており、また差動対を構成するトラ
ンジスタは最小寸法で構成できるので、高周波特性の劣
化は少ない。入力電圧範囲は、ＭＯＳトランジスタで
は、√（β／Ｉ0)と√（βＩ0)＝ｇm とのかねあいを考
慮して任意に定めることができる。この点がバイポーラ
トランジスタと本質的に異なる点である。
号と第２交流信号とを別々の入力端に印加しているので
２信号間は分離されており、また差動対を構成するトラ
ンジスタは最小寸法で構成できるので、高周波特性の劣
化は少ない。入力電圧範囲は、ＭＯＳトランジスタで
は、√（β／Ｉ0)と√（βＩ0)＝ｇm とのかねあいを考
慮して任意に定めることができる。この点がバイポーラ
トランジスタと本質的に異なる点である。
【０１２２】また、図７の構成において、信号入力端を
１つとし、その信号入力端に第１交流信号と第２交流信
号の和信号または差信号を印加しても良い。更に、その
１つの信号入力端に１種類の交流信号を印加すれば、周
波数逓倍回路となる。オフセット電圧の形成方法は前述
した。
１つとし、その信号入力端に第１交流信号と第２交流信
号の和信号または差信号を印加しても良い。更に、その
１つの信号入力端に１種類の交流信号を印加すれば、周
波数逓倍回路となる。オフセット電圧の形成方法は前述
した。
【０１２３】
【発明の効果】以上説明したように、本発明の周波数逓
倍回路及び周波数ミキサ回路は、交流入力信号が１種類
であるか２種類であるかの相違があるのみで、両回路と
も同一構成であって、１つの差動対の両入力端の直流バ
イアス電圧を異ならせて２乗特性を実現したものと、２
つの差動対の出力端をたすきがけ接続して差動出力対を
構成すると共に、入力端をオフセット電圧を介してたす
きがけ接続して２乗特性を実現したものとからなる。
倍回路及び周波数ミキサ回路は、交流入力信号が１種類
であるか２種類であるかの相違があるのみで、両回路と
も同一構成であって、１つの差動対の両入力端の直流バ
イアス電圧を異ならせて２乗特性を実現したものと、２
つの差動対の出力端をたすきがけ接続して差動出力対を
構成すると共に、入力端をオフセット電圧を介してたす
きがけ接続して２乗特性を実現したものとからなる。
【０１２４】従って、本発明の周波数逓倍回路及び周波
数ミキサ回路は、ＭＯＳトランジスタで構成されるが、
差動対が２個の場合もいわゆる横一列に配置する構成で
あるので原理的に低電圧動作が可能で、また最小単位の
トランジスタを用いるので回路規模は増大せず高周波動
作が可能であるという効果がある。
数ミキサ回路は、ＭＯＳトランジスタで構成されるが、
差動対が２個の場合もいわゆる横一列に配置する構成で
あるので原理的に低電圧動作が可能で、また最小単位の
トランジスタを用いるので回路規模は増大せず高周波動
作が可能であるという効果がある。
【図１】本発明の第１実施例に係る周波数逓倍回路の回
路図である。
路図である。
【図２】本発明の周波数逓倍回路の伝達特性図である。
【図３】本発明の周波数逓倍回路のトランスコンダクタ
ンス特性図である。
ンス特性図である。
【図４】本発明の第２実施例に係る周波数逓倍回路の回
路図である。
路図である。
【図５】本発明の第３実施例に係る周波数逓倍回路の回
路図である。
路図である。
【図６】本発明の第１実施例に係る周波数ミキサ回路の
回路図である。
回路図である。
【図７】本発明の第２実施例に係る周波数ミキサ回路の
回路図である。
回路図である。
【図８】従来の周波数逓倍回路の回路図である。
【図９】ギルバートセルで構成した周波数ミキサ回路の
回路図である。
回路図である。
Ｉ0 定電流源 Ｍ１〜Ｍ１６ ＭＯＳトランジスタ Ｖ1 ，ＶLO，ＶRF 入力電圧
Claims (8)
- 【請求項１】 一方のトランジスタの入力端に交流信号
または第１交流信号が印加され、他方のトランジスタの
入力端に前記交流信号または第２交流信号がオフセット
電圧に重畳して印加される差動対； で構成されること
を特徴とする周波数逓倍回路または周波数ミキサ回路。 - 【請求項２】 １つの差動対と； 交流信号、または、
第１交流信号と第２交流信号の和信号または差信号を入
力としこの差動対の２つのトランジスタの入力端間にオ
フセット電圧を形成する回路であって、一方のトランジ
スタの入力端に入力信号を出力し、他方のトランジスタ
の入力端に入力信号を当該オフセット電圧に重畳して出
力するオフセット電圧形成回路と； を備えたことを特
徴とする周波数逓倍回路または周波数ミキサ回路。 - 【請求項３】 ほぼ等値の定電流源で駆動される２つの
差動対であって、この２つの差動対の相互間で、各差動
対の一方のトランジスタの出力端同士及び他方のトラン
ジスタの出力端同士をそれぞれ共通接続して差動出力対
を構成し、各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれにほぼ等値のオフセット
電圧が出力端を共通接続したトランジスタの入力端側の
極性を同じくして形成され、それぞれの入力端間におけ
る一方の入力端に交流信号が印加され他方の入力端に交
流信号がオフセット電圧に重畳されて印加される； こ
とを特徴とする周波数逓倍回路。 - 【請求項４】 ほぼ等値の定電流源で駆動される２つの
差動対であって、この２つの差動対の相互間で、各差動
対の一方のトランジスタの出力端同士及び他方のトラン
ジスタの出力端同士をそれぞれ共通接続して差動出力対
を構成する２つの差動対と； 前記各差動対の一方のト
ランジスタと他方のトランジスタとの入力端間それぞれ
に出力端を共通接続したトランジスタの入力端側の極性
を同じくしてほぼ等値のオフセット電圧を形成する２つ
の回路であって、その２つの回路それぞれの入力端に交
流信号が印加され、または、一方の回路の入力端に交流
信号が印加され他方の入力端は交流的に接地され、前記
それぞれの入力端間における一方の入力端には入力信号
を出力し、他方の入力端には入力信号を当該オフセット
電圧に重畳して出力する２つのオフセット電圧形成回路
と； を備えたことを特徴とする周波数逓倍回路。 - 【請求項５】 ほぼ等値の定電流源で駆動される２つの
差動対であって、この２つの差動対の相互間で、各差動
対の一方のトランジスタの出力端同士及び他方のトラン
ジスタの出力端同士をそれぞれ共通接続して差動出力対
を構成し、各差動対の一方のトランジスタと他方のトラ
ンジスタとの入力端間それぞれにほぼ等値のオフセット
電圧が出力端を共通接続したトランジスタの入力端側の
極性を同じくして形成され、一方の入力端間における一
方の入力端に第１交流信号が印加され他方の入力端に第
１交流信号がオフセット電圧に重畳されて印加され、他
方の入力端間における一方の入力端に第２交流信号が印
加され他方の入力端に第２交流信号がオフセット電圧に
重畳されて印加される； ことを特徴とする周波数ミキ
サ回路。 - 【請求項６】 ほぼ等値の定電流源で駆動される２つの
差動対であって、この２つの差動対の相互間で、各差動
対の一方のトランジスタの出力端同士及び他方のトラン
ジスタの出力端同士をそれぞれ共通接続して差動出力対
を構成する２つの差動対と； 前記各差動対の一方のト
ランジスタと他方のトランジスタとの入力端間それぞれ
に出力端を共通接続したトランジスタの入力端側の極性
を同じくしてほぼ等値のオフセット電圧を形成する２つ
の回路であって、その２つの回路の一方の回路が第１交
流信号を入力とし、他方の回路が第２交流信号を入力と
する、または、一方の回路が第１交流信号と第２の交流
信号との和信号または差信号を入力とし、他方の回路の
入力端は交流的に接地され、前記それぞれの入力端間に
おける一方の入力端には入力信号を出力し、他方の入力
端には入力信号を当該オフセット電圧に重畳して出力す
る２つのオフセット電圧形成回路と； を備えたことを
特徴とする周波数ミキサ回路。 - 【請求項７】 請求項２、同４、同６の何れかに記載の
周波数逓倍回路または周波数ミキサ回路において； 前
記オフセット電圧形成回路は、入力端が共通接続され異
値の電流で駆動される２つのトランジスタで構成され、
または、入力端が共通接続されほぼ等値の電流で駆動さ
れる２つのトランジスタであって能力が異なるもので構
成され、または、入力端が共通接続され異値の電流で駆
動される２つのトランジスタであって能力が異なるもの
で構成され； 前記オフセット電圧は、当該２つのトラ
ンジスタ自体の電圧差で形成される； ことを特徴とす
る周波数逓倍回路または周波数ミキサ回路。 - 【請求項８】 請求項２、同４、同６の何れかに記載の
周波数逓倍回路または周波数ミキサ回路において； 前
記オフセット電圧形成回路は、１つのトランジスタで構
成され； 前記オフセット電圧は、この１つのトランジ
スタの電流源側に介在させた抵抗による電圧降下により
形成される； ことを特徴とする周波数逓倍回路または
周波数ミキサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6052976A JP2861795B2 (ja) | 1994-02-25 | 1994-02-25 | 周波数逓倍回路 |
| GB9503809A GB2287146B (en) | 1994-02-25 | 1995-02-24 | Frequency conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6052976A JP2861795B2 (ja) | 1994-02-25 | 1994-02-25 | 周波数逓倍回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3369498A Division JPH10200337A (ja) | 1998-01-30 | 1998-01-30 | 周波数ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240630A true JPH07240630A (ja) | 1995-09-12 |
| JP2861795B2 JP2861795B2 (ja) | 1999-02-24 |
Family
ID=12929935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6052976A Expired - Lifetime JP2861795B2 (ja) | 1994-02-25 | 1994-02-25 | 周波数逓倍回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2861795B2 (ja) |
| GB (1) | GB2287146B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001344559A (ja) * | 2000-05-30 | 2001-12-14 | Matsushita Electric Ind Co Ltd | アナログ乗算回路および可変利得増幅回路 |
| WO2006035373A1 (en) * | 2004-09-29 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Harmonic generation of a fundamental frequency system and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143703A (en) * | 1980-04-10 | 1981-11-09 | Pioneer Electronic Corp | Frequency converting circuit |
| JPS6115426A (ja) * | 1984-06-29 | 1986-01-23 | Matsushita Electric Ind Co Ltd | ミキサ装置 |
| JP2884869B2 (ja) * | 1991-12-12 | 1999-04-19 | 日本電気株式会社 | 周波数ミキサ回路 |
-
1994
- 1994-02-25 JP JP6052976A patent/JP2861795B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-24 GB GB9503809A patent/GB2287146B/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2287146A (en) | 1995-09-06 |
| GB2287146B (en) | 1998-07-08 |
| GB9503809D0 (en) | 1995-04-12 |
| JP2861795B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2841978B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPH06177672A (ja) | 差動増幅回路 | |
| JP2836452B2 (ja) | 対数増幅回路 | |
| JP2555990B2 (ja) | マルチプライヤ | |
| JP2576774B2 (ja) | トリプラおよびクァドルプラ | |
| JPH07109608B2 (ja) | マルチプライヤ | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JPH0730352A (ja) | 対数増幅回路 | |
| JPH07240630A (ja) | 周波数逓倍回路及び周波数ミキサ回路 | |
| JP2669397B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH06208635A (ja) | マルチプライヤ | |
| Wu et al. | A CMOS OTA with improved linearity based on current addition | |
| JPH06162229A (ja) | マルチプライヤ | |
| JP3030985B2 (ja) | 周波数ミキサ回路 | |
| JP3520175B2 (ja) | アナログ乗算器 | |
| JP2904053B2 (ja) | 差動増幅回路 | |
| JPH10200337A (ja) | 周波数ミキサ回路 | |
| JPH05102736A (ja) | 周波数ミキサ回路 | |
| JP3533747B2 (ja) | マルチプライヤ | |
| JP3159254B2 (ja) | チューニング可能なｍｏｓ型ｏｔａおよびそれを用いた周波数ミキサ回路 | |
| JP2526805B2 (ja) | マルチプライヤ | |
| JP2730489B2 (ja) | 差動増幅回路 | |
| JPH06266863A (ja) | 乗算回路 | |
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JPH0478044B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |