JPH07245307A - 相互接続配線構造およびその形成方法 - Google Patents
相互接続配線構造およびその形成方法Info
- Publication number
- JPH07245307A JPH07245307A JP6313871A JP31387194A JPH07245307A JP H07245307 A JPH07245307 A JP H07245307A JP 6313871 A JP6313871 A JP 6313871A JP 31387194 A JP31387194 A JP 31387194A JP H07245307 A JPH07245307 A JP H07245307A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- refractory metal
- metal
- chromium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/435—Cross-sectional shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
- H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エレクトロマイグレーションを最小にするよ
うに設計した相互接続を、半導体集積回路チップに形成
する方法を提供する。 【構成】 アルミニウムの線分の各々と高融点金属の線
分の各々とを交互に配列させた相互接続を形成するステ
ップと、アルミニウムの線分と高融点金属の線分とを互
いに整列させて、電気的接続の連続性を確実にするステ
ップとからなる方法。
うに設計した相互接続を、半導体集積回路チップに形成
する方法を提供する。 【構成】 アルミニウムの線分の各々と高融点金属の線
分の各々とを交互に配列させた相互接続を形成するステ
ップと、アルミニウムの線分と高融点金属の線分とを互
いに整列させて、電気的接続の連続性を確実にするステ
ップとからなる方法。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイス、より具
体的には、エレクトロマイグレーションによる故障を排
除するための、半導体集積回路の金属接点と相互接続の
設計に関する。本発明は、また、設計された構造体を作
成する種々のプロセスの提供に関する。
体的には、エレクトロマイグレーションによる故障を排
除するための、半導体集積回路の金属接点と相互接続の
設計に関する。本発明は、また、設計された構造体を作
成する種々のプロセスの提供に関する。
【０００２】
【従来の技術】一般的に、超小形電子回路のアルミニウ
ムによる相互接続の信頼性は、エレクトロマイグレーシ
ョンとよばれる現象によって制約される。性能を上げる
ために超小形電子回路が高密度になるにしたがい、アル
ミニウムによる相互接続の電界およびその結果生ずる電
流密度が増加する。したがって、回路密度が増加するに
つれ、エレクトロマイグレーションの率も増加する。
ムによる相互接続の信頼性は、エレクトロマイグレーシ
ョンとよばれる現象によって制約される。性能を上げる
ために超小形電子回路が高密度になるにしたがい、アル
ミニウムによる相互接続の電界およびその結果生ずる電
流密度が増加する。したがって、回路密度が増加するに
つれ、エレクトロマイグレーションの率も増加する。
【０００３】エレクトロマイグレーションは、主に２つ
のメカニズムによって回路故障を起こす。第１には、ア
ルミニウム原子が、相互接続領域から、追加の原子がそ
の領域を満たすよりも速く移動し、相互接続に空隙が生
成される。この空隙が成長すると、相互接続の電気抵抗
が増え、回路故障が起こる。第２には、金属の原子が、
領域から離れるより速くその領域の中に移動し、それに
より、その局部で金属原子が集積して（突き出しともよ
ばれる）、隣接する相互接続回路まで延び、それによ
り、電気的短絡を起こすことによる。
のメカニズムによって回路故障を起こす。第１には、ア
ルミニウム原子が、相互接続領域から、追加の原子がそ
の領域を満たすよりも速く移動し、相互接続に空隙が生
成される。この空隙が成長すると、相互接続の電気抵抗
が増え、回路故障が起こる。第２には、金属の原子が、
領域から離れるより速くその領域の中に移動し、それに
より、その局部で金属原子が集積して（突き出しともよ
ばれる）、隣接する相互接続回路まで延び、それによ
り、電気的短絡を起こすことによる。
【０００４】エレクトロマイグレーションの問題は、い
くつかの方法により解決が試みられてきた。もっとも一
般的な方法は２つあり、第１には、母材に第２の種を導
入すること、例えば、アルミニウムに０.２％ないし４
％の銅を混ぜて合金にすること、第２には、アルミニウ
ム回路の上および／または下に、例えば、チタン、タン
グステン、または、クロムの金属冗長層を設けることで
ある。
くつかの方法により解決が試みられてきた。もっとも一
般的な方法は２つあり、第１には、母材に第２の種を導
入すること、例えば、アルミニウムに０.２％ないし４
％の銅を混ぜて合金にすること、第２には、アルミニウ
ム回路の上および／または下に、例えば、チタン、タン
グステン、または、クロムの金属冗長層を設けることで
ある。
【０００５】ＡｌにＣｕを加えることについては、米国
特許第3,879,840号に記載されている。ＡｌーＣｕ内に
薄い金属間層を形成することについては、米国特許第4,
017,890号および第4,154,874号に記載がある。上記の方
法は、エレクトロマイグレーションによる故障を引き延
ばすことはできても、空隙が時間の経過とともに大きく
なり、したがって、空隙の成長を完全に防ぐことができ
ず、エレクトロマイグレーションによる故障を完全に避
けることができないことがわかっている。金属冗長層を
使用すると、使用しない場合に比べて、エレクトロマイ
グレーションによる金属配線の故障を１０ないし１００
倍引き延ばすことができる。しかし、本発明を使用すれ
ば、金属配線の寿命を１０００倍以上に延ばすことがで
きる。本発明によってこれが可能なのは、短距離効果と
よばれる現象によって、空隙の成長を完全になくすこと
ができるからである。
特許第3,879,840号に記載されている。ＡｌーＣｕ内に
薄い金属間層を形成することについては、米国特許第4,
017,890号および第4,154,874号に記載がある。上記の方
法は、エレクトロマイグレーションによる故障を引き延
ばすことはできても、空隙が時間の経過とともに大きく
なり、したがって、空隙の成長を完全に防ぐことができ
ず、エレクトロマイグレーションによる故障を完全に避
けることができないことがわかっている。金属冗長層を
使用すると、使用しない場合に比べて、エレクトロマイ
グレーションによる金属配線の故障を１０ないし１００
倍引き延ばすことができる。しかし、本発明を使用すれ
ば、金属配線の寿命を１０００倍以上に延ばすことがで
きる。本発明によってこれが可能なのは、短距離効果と
よばれる現象によって、空隙の成長を完全になくすこと
ができるからである。
【０００６】アルミニウムの短い相互接続部において短
距離効果が生じるのは、アルミニウム拡散係数が低い物
質の導線を介して電流が供給される場合である。短距離
効果の物理的な原理は、拡散障壁導線に対してアルミニ
ウム原子がたまり、バックストレスが強化されるからで
ある。このバックストレスは、エレクトロマイグレーシ
ョンを促進する力を妨げるように作用する。バックスト
レスが、エレクトロマイグレーションを促進する力と丁
度均衡する状況で、定常状態になる。この状態のもとで
は、それ以上のエレクトロマイグレーションによる損害
は起こらない。
距離効果が生じるのは、アルミニウム拡散係数が低い物
質の導線を介して電流が供給される場合である。短距離
効果の物理的な原理は、拡散障壁導線に対してアルミニ
ウム原子がたまり、バックストレスが強化されるからで
ある。このバックストレスは、エレクトロマイグレーシ
ョンを促進する力を妨げるように作用する。バックスト
レスが、エレクトロマイグレーションを促進する力と丁
度均衡する状況で、定常状態になる。この状態のもとで
は、それ以上のエレクトロマイグレーションによる損害
は起こらない。
【０００７】短距離効果の存在は何人かの研究者によっ
て確かめられている。これについては、例えば、「アル
ミニウム・フィルムのエレクトロマイグレーション閾
値」（"Electromigration Threshold of Aluminum Film
s", H.V.Schreiber, Solid State Electronics, Vol. 2
8, No. 6, p. 617）、「タングステン拡散障壁を有する
アルミニウム・メタラジにおけるエレクトロマイグレー
ションの短距離効果」（"Evidence of the Electromigr
ation Short-Length Effect in Aluminum basedMetallu
rgy with Tungsten Diffusion Barriers", R.G.Filipp
i, et al., the Proceedings of the Materials Resear
ch Symposium, Vol.309, pp.141-148)、および、「バッ
クフロー効果によるエレクトロマイグレーション抵抗の
増加」（"Increase in Electromigration Resistance b
y Enhancing Backflow Effect", X.X.Li, et al., the
Proceedings of the 30th International Reliability
Physics Symposium, March 1992, p.211）を参照された
い。実験結果に基づけば、臨界値ｊcr以下の電流密度に
対して、長さＬの相互接続がエレクトロマイグレーショ
ン免疫性を示す。このｊcrの値は、相互接続の長さＬに
反比例することがわかっている。短距離効果に関する上
記の研究者は、さまざまな手段を使ってこの現象の存在
を証明している。しかし、これらの手段は、ＶＬＳＩや
ＵＬＳＩのような大規模集積回路の製造可能性に不可欠
な、自己整列された形状と微細ピッチを利用していな
い。
て確かめられている。これについては、例えば、「アル
ミニウム・フィルムのエレクトロマイグレーション閾
値」（"Electromigration Threshold of Aluminum Film
s", H.V.Schreiber, Solid State Electronics, Vol. 2
8, No. 6, p. 617）、「タングステン拡散障壁を有する
アルミニウム・メタラジにおけるエレクトロマイグレー
ションの短距離効果」（"Evidence of the Electromigr
ation Short-Length Effect in Aluminum basedMetallu
rgy with Tungsten Diffusion Barriers", R.G.Filipp
i, et al., the Proceedings of the Materials Resear
ch Symposium, Vol.309, pp.141-148)、および、「バッ
クフロー効果によるエレクトロマイグレーション抵抗の
増加」（"Increase in Electromigration Resistance b
y Enhancing Backflow Effect", X.X.Li, et al., the
Proceedings of the 30th International Reliability
Physics Symposium, March 1992, p.211）を参照された
い。実験結果に基づけば、臨界値ｊcr以下の電流密度に
対して、長さＬの相互接続がエレクトロマイグレーショ
ン免疫性を示す。このｊcrの値は、相互接続の長さＬに
反比例することがわかっている。短距離効果に関する上
記の研究者は、さまざまな手段を使ってこの現象の存在
を証明している。しかし、これらの手段は、ＶＬＳＩや
ＵＬＳＩのような大規模集積回路の製造可能性に不可欠
な、自己整列された形状と微細ピッチを利用していな
い。
【０００８】
【発明が解決しようとする課題】本発明の目的は、ＶＬ
ＳＩおよびＵＬＳＩのような集積回路の環境で実現され
た短距離効果現象を利用する方法とメタラジ構造を提供
することである。
ＳＩおよびＵＬＳＩのような集積回路の環境で実現され
た短距離効果現象を利用する方法とメタラジ構造を提供
することである。
【０００９】本発明の目的は、また、超微細ピッチを有
し、エレクトロマイグレーション故障に免疫性のある相
互接続メタラジを提供することである。
し、エレクトロマイグレーション故障に免疫性のある相
互接続メタラジを提供することである。
【００１０】本発明の目的は、さらに、５０ないし１０
０μｍごとに直列に挿入された拡散障壁を有する、アル
ミニウムまたは銅による金属回路を形成することであ
る。
０μｍごとに直列に挿入された拡散障壁を有する、アル
ミニウムまたは銅による金属回路を形成することであ
る。
【００１１】
【課題を解決するための手段】これらの目的は、エレク
トロマイグレーションを最小にするように設計した相互
接続を半導体集積回路に形成する方法によって達成で
き、この方法は、高導電性金属の線分の各々と高融点金
属の線分の各々とを交互に配置した相互接続を形成する
ステップと、高導電性金属の線分と高融点金属の線分と
を互いに整列させて電気的接続の連続性を確実にするス
テップとを有する方法である。
トロマイグレーションを最小にするように設計した相互
接続を半導体集積回路に形成する方法によって達成で
き、この方法は、高導電性金属の線分の各々と高融点金
属の線分の各々とを交互に配置した相互接続を形成する
ステップと、高導電性金属の線分と高融点金属の線分と
を互いに整列させて電気的接続の連続性を確実にするス
テップとを有する方法である。
【００１２】本発明は、それぞれが自己整列した形状を
持つ、４つの別個の実施例を提供し、それにより、所望
のメタラジ構造を達成するものである。はじめの２つの
実施例では、アルミニウム線分は加法プロセス（例え
ば、リフトオフすなわち食刻）によって画定され、タン
グステン線分は加法プロセスまたは減法プロセスのどち
らかによって画定される。あとの２つの実施例では、ア
ルミニウム線分は減法プロセス（例えば反応性イオンエ
ッチング）によって画定され、タングステン線分は加法
プロセスまたは減法プロセスのどちらかによって画定さ
れる。
持つ、４つの別個の実施例を提供し、それにより、所望
のメタラジ構造を達成するものである。はじめの２つの
実施例では、アルミニウム線分は加法プロセス（例え
ば、リフトオフすなわち食刻）によって画定され、タン
グステン線分は加法プロセスまたは減法プロセスのどち
らかによって画定される。あとの２つの実施例では、ア
ルミニウム線分は減法プロセス（例えば反応性イオンエ
ッチング）によって画定され、タングステン線分は加法
プロセスまたは減法プロセスのどちらかによって画定さ
れる。
【００１３】
【実施例】以下の説明で使う技術的／科学的用語は、特
に断らない限り、当業者が通常使う意味で使われてい
る。本発明を実施したりテストする場合、以下に述べる
ものと似た、あるいは同等の方法と物質を使うこともで
きるが、以下に記述する方法と物質を使用することが望
ましい。以下に述べる物質、方法、および実施例は具体
例として述べるものであって、本発明を限定するもので
はない。
に断らない限り、当業者が通常使う意味で使われてい
る。本発明を実施したりテストする場合、以下に述べる
ものと似た、あるいは同等の方法と物質を使うこともで
きるが、以下に記述する方法と物質を使用することが望
ましい。以下に述べる物質、方法、および実施例は具体
例として述べるものであって、本発明を限定するもので
はない。
【００１４】以下の図において、同じ符号は同じか同等
の要素または部品を指し、特に、全ての図において使用
している層１および層２は、それぞれ、通常の基板およ
びパッシベーション層を表す。当業者には明らかなよう
に、基板は、従来の方法によって複数のデバイス（図示
せず）が形成されている半導体ウェーハ、あるいは、回
路配線のある中間層をもつかあるいは持たない、セラミ
ックまたは有機物質で作られた基板でよい。同様に、パ
ッシベーション層は、非有機的または有機的な成分、ま
たはそれを組合せた成分を含むものでよい。
の要素または部品を指し、特に、全ての図において使用
している層１および層２は、それぞれ、通常の基板およ
びパッシベーション層を表す。当業者には明らかなよう
に、基板は、従来の方法によって複数のデバイス（図示
せず）が形成されている半導体ウェーハ、あるいは、回
路配線のある中間層をもつかあるいは持たない、セラミ
ックまたは有機物質で作られた基板でよい。同様に、パ
ッシベーション層は、非有機的または有機的な成分、ま
たはそれを組合せた成分を含むものでよい。
【００１５】図２（Ａ）に、基板１の表面に付着された
ＳｉＯ2のパッシベーション層２を示す。トレンチ５
は、パッシベーション層２上のフォトレジストの単層構
造あるいは複層構造に画定された相互接続回路パターン
に対応する。トレンチ５は、相互接続回路として必要と
される深さに、パッシベーション層２を反応性イオンエ
ッチングすることによって形成される。図では、トレン
チ５を１つだけ示したが、複数のトレンチが画定できる
と理解されたい。
ＳｉＯ2のパッシベーション層２を示す。トレンチ５
は、パッシベーション層２上のフォトレジストの単層構
造あるいは複層構造に画定された相互接続回路パターン
に対応する。トレンチ５は、相互接続回路として必要と
される深さに、パッシベーション層２を反応性イオンエ
ッチングすることによって形成される。図では、トレン
チ５を１つだけ示したが、複数のトレンチが画定できる
と理解されたい。
【００１６】次のステップは、図２（Ｂ）に示すよう
に、このトレンチを、タングステンあるいは同様の高融
点金属（例えば、モリブデン、タンタル、チタン、クロ
ム、クロム／酸化クロム、あるいはそれらの合金）で作
られた拡散障壁で充填する。これは、先ず、化学蒸着
（ＣＶＤ）法によって、タングステン層を少なくともト
レンチ５の深さに等しい厚さに付着させ、次に、化学的
／機械的ポリッシングで余分なタングステンを除去し
て、なめらかなパッシベーション層表面２およびタング
ステンで充填された平坦なトレンチ６を形成する。
に、このトレンチを、タングステンあるいは同様の高融
点金属（例えば、モリブデン、タンタル、チタン、クロ
ム、クロム／酸化クロム、あるいはそれらの合金）で作
られた拡散障壁で充填する。これは、先ず、化学蒸着
（ＣＶＤ）法によって、タングステン層を少なくともト
レンチ５の深さに等しい厚さに付着させ、次に、化学的
／機械的ポリッシングで余分なタングステンを除去し
て、なめらかなパッシベーション層表面２およびタング
ステンで充填された平坦なトレンチ６を形成する。
【００１７】次に、図２（Ｃ）に示すように、フォトレ
ジストがつけられパターン付けされて、タングステンで
充填されたトレンチ６の上の小さな部分の上にフォトレ
ジスト接点７が形成される。次に、図２（Ｄ）に示すよ
うに、余分なタングステンを、フッ素を基にしたガスを
使った反応性イオンエッチングで除去し、トレンチにタ
ングステンの短い線分６（４）を残す。次に、図２
（Ｅ）に示すように、アルミニウムまたはアルミニウム
合金の層をブランケット付着させ、化学的／機械的ポリ
ッシングを行って、トレンチの残りの部分をアルミニウ
ム８（３）で充填する。
ジストがつけられパターン付けされて、タングステンで
充填されたトレンチ６の上の小さな部分の上にフォトレ
ジスト接点７が形成される。次に、図２（Ｄ）に示すよ
うに、余分なタングステンを、フッ素を基にしたガスを
使った反応性イオンエッチングで除去し、トレンチにタ
ングステンの短い線分６（４）を残す。次に、図２
（Ｅ）に示すように、アルミニウムまたはアルミニウム
合金の層をブランケット付着させ、化学的／機械的ポリ
ッシングを行って、トレンチの残りの部分をアルミニウ
ム８（３）で充填する。
【００１８】このプロセスの結果、図１に示すように、
タングステンとアルミニウムの線分が交互に自己整列さ
れた、所望の相互接続パターン構造が得られる。
タングステンとアルミニウムの線分が交互に自己整列さ
れた、所望の相互接続パターン構造が得られる。
【００１９】当業者には明らかなように、上記の方法
は、金属を相互に変え、それに伴うエッチングとプロセ
ス順序を変えて、修正することができる。例えば、先
ず、アルミニウム（またはアルミニウム合金）または銅
を付着させ、塩素を基にした反応性イオンエッチングで
ポリッシングとパターン付けを行い、トレンチにアルミ
ニウム（またはアルミニウム合金または銅）の小さい線
分を形成することができる。この後、タングステンまた
は他の高融点金属（例えばモリブデン、タンタル、チタ
ン、クロム、クロム／酸化クロム、あるいはそれらの合
金）を付着させ、その後、余分のタングステンを化学的
／機械的ポリッシングで除去して、なめらかなパッシベ
ーション層２を残す。
は、金属を相互に変え、それに伴うエッチングとプロセ
ス順序を変えて、修正することができる。例えば、先
ず、アルミニウム（またはアルミニウム合金）または銅
を付着させ、塩素を基にした反応性イオンエッチングで
ポリッシングとパターン付けを行い、トレンチにアルミ
ニウム（またはアルミニウム合金または銅）の小さい線
分を形成することができる。この後、タングステンまた
は他の高融点金属（例えばモリブデン、タンタル、チタ
ン、クロム、クロム／酸化クロム、あるいはそれらの合
金）を付着させ、その後、余分のタングステンを化学的
／機械的ポリッシングで除去して、なめらかなパッシベ
ーション層２を残す。
【００２０】本発明のもう１つの実施例として、図３
（Ａ）に示すように、アルミニウムあるいはその合金の
層９をブランケット付着させ、アルミニウムにフォトマ
スクを付け反応性イオンエッチングを行って、窪みすな
わちホール１０の配列を形成する。ホールの配列の間隔
は、回路が必要とするワイヤの最小の長さまたは100 μ
ｍのどちらか短い方より大きくならないように設計され
る。
（Ａ）に示すように、アルミニウムあるいはその合金の
層９をブランケット付着させ、アルミニウムにフォトマ
スクを付け反応性イオンエッチングを行って、窪みすな
わちホール１０の配列を形成する。ホールの配列の間隔
は、回路が必要とするワイヤの最小の長さまたは100 μ
ｍのどちらか短い方より大きくならないように設計され
る。
【００２１】次に、図３（Ｂ）と図３（Ｃ）に示すよう
に、タングステンの層１１が、アルミニウム層より厚く
付着される。次に、図３（Ｄ）に示すように、アルミニ
ウムの表面９が露出されるまで、余分なタングステン１
１が化学的／機械的ポリッシングで除去される。次に、
図４（Ａ）に示すように、フォトマスク１４によって、
必要とされる回路がこの複合層にパターン付けされ、そ
の下のパッシベーション層２がなめらかになるまで、塩
素を基にしたガスを使用した反応性イオンエッチングで
アルミニウムを除去する（図４（Ｂ））。フッ素を基に
した反応性イオンエッチングで、側面に突き出ているタ
ングステン１１を除去する（図４（Ｃ））。レジストを
除去した後、所望の回路構成が得られる（図４
（Ｄ））。
に、タングステンの層１１が、アルミニウム層より厚く
付着される。次に、図３（Ｄ）に示すように、アルミニ
ウムの表面９が露出されるまで、余分なタングステン１
１が化学的／機械的ポリッシングで除去される。次に、
図４（Ａ）に示すように、フォトマスク１４によって、
必要とされる回路がこの複合層にパターン付けされ、そ
の下のパッシベーション層２がなめらかになるまで、塩
素を基にしたガスを使用した反応性イオンエッチングで
アルミニウムを除去する（図４（Ｂ））。フッ素を基に
した反応性イオンエッチングで、側面に突き出ているタ
ングステン１１を除去する（図４（Ｃ））。レジストを
除去した後、所望の回路構成が得られる（図４
（Ｄ））。
【００２２】回路配線とタングステン配列のレイアウト
を上手に組合せることにより、突き出たタングステンの
形成を避けることができる。その場合、フッ素を基にし
たエッチングは要らなくなる。
を上手に組合せることにより、突き出たタングステンの
形成を避けることができる。その場合、フッ素を基にし
たエッチングは要らなくなる。
【００２３】上に述べた実施例は、タングステンの層を
付着させ、配列パターンにしたがって適切なフォトマス
キングでパターン付けし、フッ素を基にしたガスの反応
性イオンエッチングでタングステンを除去することによ
り、最初に長方形のホールを形成するように修正するこ
とができる。このように形成された長方形は、その長さ
が、相互接続配線の幅より大きいことが望ましい。次
に、アルミニウムのブランケット層を付着させ、余分な
アルミニウムをポリッシングすることにより、アルミニ
ウムとタングステンの平坦な表面が得られる。所望の配
線パターンはフォトマスキングで画定し、塩素を基にし
たガスでアルミニウムを反応性イオンエッチングするこ
とにより得られる。突き出たタングステンは、フッ素を
基にした反応性イオンエッチングで除去される。
付着させ、配列パターンにしたがって適切なフォトマス
キングでパターン付けし、フッ素を基にしたガスの反応
性イオンエッチングでタングステンを除去することによ
り、最初に長方形のホールを形成するように修正するこ
とができる。このように形成された長方形は、その長さ
が、相互接続配線の幅より大きいことが望ましい。次
に、アルミニウムのブランケット層を付着させ、余分な
アルミニウムをポリッシングすることにより、アルミニ
ウムとタングステンの平坦な表面が得られる。所望の配
線パターンはフォトマスキングで画定し、塩素を基にし
たガスでアルミニウムを反応性イオンエッチングするこ
とにより得られる。突き出たタングステンは、フッ素を
基にした反応性イオンエッチングで除去される。
【００２４】さらにもう一つの実施例では、先ず、タン
グステン接点１２が形成され（図５（Ａ））、アルミニ
ウム層９がブランケット付着される（図５（Ｂ））。次
に、図５（Ｃ）に示すように、基板が化学的／機械的に
ポリッシングされ、埋め込まれたタングステン１２を平
坦化し露出する。所望の配線パターンにしたがってフォ
トレジスト・パターン１３が形成され（図５（Ｄ））、
反応性イオンエッチングでアルミニウムが除去される
（図６（Ａ））。突き出たタングステン１２が反応性イ
オンエッチングで除去され（図６（Ｂ））、フォトレジ
スト・マスク１３が除去されて、自己整列されたアルミ
ニウムの線分３およびタングステンの線分４が所望の配
線パターンで残る（図６（Ｃ））。また、この実施例で
のタングステン接点の中間的構造（図５（Ａ））は、先
ずＣＶＤによって、ウェーハにタングステンを選択的に
付着させることによっても行えることを強調しておきた
い。
グステン接点１２が形成され（図５（Ａ））、アルミニ
ウム層９がブランケット付着される（図５（Ｂ））。次
に、図５（Ｃ）に示すように、基板が化学的／機械的に
ポリッシングされ、埋め込まれたタングステン１２を平
坦化し露出する。所望の配線パターンにしたがってフォ
トレジスト・パターン１３が形成され（図５（Ｄ））、
反応性イオンエッチングでアルミニウムが除去される
（図６（Ａ））。突き出たタングステン１２が反応性イ
オンエッチングで除去され（図６（Ｂ））、フォトレジ
スト・マスク１３が除去されて、自己整列されたアルミ
ニウムの線分３およびタングステンの線分４が所望の配
線パターンで残る（図６（Ｃ））。また、この実施例で
のタングステン接点の中間的構造（図５（Ａ））は、先
ずＣＶＤによって、ウェーハにタングステンを選択的に
付着させることによっても行えることを強調しておきた
い。
【００２５】上記の実施例あるいはそれを修正した実施
例によって、アルミニウムあるいは同様の導電性の高い
金属の線分と、自己整列されたタングステンの拡散障壁
の線分とを直列に並べることにより、図１に示した所望
の配線が得られる。さらに、高導電性金属を、該高導電
性金属の下の高融点金属の薄い金属層の下層または上層
（即ち、該高導電性金属の上に形成した高融点金属の薄
い層）で、あるいは上層と下層両層で構成してもよい。
図１で示したＣＶＤタングステンは理想的な障壁物質と
して作用するが、プロセス温度でアルミニウムの拡散係
数が小さい上記の高融点物質もこの目的に使うことがで
きる。エレクトロマイグレーションを完全に封鎖するた
めのアルミニウム線分の最大の長さは、電流密度に依存
して決められる。電流密度が増えるにしたがい、アルミ
ニウム線分の長さは短くなる。回路配線の抵抗値の増分
は、いくらかそれより抵抗の高い拡散障壁金属によって
起こされるが、通常その増分は１５％以下である。
例によって、アルミニウムあるいは同様の導電性の高い
金属の線分と、自己整列されたタングステンの拡散障壁
の線分とを直列に並べることにより、図１に示した所望
の配線が得られる。さらに、高導電性金属を、該高導電
性金属の下の高融点金属の薄い金属層の下層または上層
（即ち、該高導電性金属の上に形成した高融点金属の薄
い層）で、あるいは上層と下層両層で構成してもよい。
図１で示したＣＶＤタングステンは理想的な障壁物質と
して作用するが、プロセス温度でアルミニウムの拡散係
数が小さい上記の高融点物質もこの目的に使うことがで
きる。エレクトロマイグレーションを完全に封鎖するた
めのアルミニウム線分の最大の長さは、電流密度に依存
して決められる。電流密度が増えるにしたがい、アルミ
ニウム線分の長さは短くなる。回路配線の抵抗値の増分
は、いくらかそれより抵抗の高い拡散障壁金属によって
起こされるが、通常その増分は１５％以下である。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、アルミニウムの線分と高融点金属の線
分とを交互に配置した相互接続を形成するステップと、
上記のアルミニウム線分と上記の高融点金属線分とを互
いに整列させて電気的接続の連続性を確実にするステッ
プと、を有する方法。 （２）上記高融点金属線分が、タングステン、モリブデ
ン、タンタル、チタン、クロム、クロム／酸化クロム、
および、それらの合金よりなるグループから選択され
る、上記（１）に記載の方法。 （３）上記アルミニウム線分が金属エッチングと化学的
／機械的エッチングの組み合わせにより形成され、上記
高融点金属線分が化学的／機械的ポリッシングにより形
成される、上記（１）に記載の方法。 （４）上記高融点金属線分が、さらに、金属エッチング
と化学的／機械的ポリッシングの組み合せにより形成さ
れ、上記アルミニウム線分が化学的／機械的ポリッシン
グのみにより形成される、上記（１）に記載の方法。 （５）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、基板の上の相互接続を形成する場所に
高融点金属による接点を形成するステップと、上記基板
上にアルミニウムによるブランケット層を付着させて上
記の高融点金属接点を覆うステップと、上記アルミニウ
ムのブランケット層をポリッシングして上記高融点金属
接点を露出させるステップと、フォトマスキングと反応
性イオンエッチングを用いて、露出された上記のアルミ
ニウムと上記高融点金属接点とを交互に接続することに
より相互接続を形成するステップと、を有する方法。 （６）上記高融点金属接点を形成する方法が、高融点金
属の層を付着させ、接点を配列したパターンをフォトマ
スキングし、上記高融点金属をエッチングすることを含
む、上記（５）に記載の方法。 （７）上記高融点金属接点が長方形の形状を有し、上記
長方形の長さが相互接続の回路配線の幅より長い、上記
（５）に記載の方法。 （８）上記相互接続を形成するステップが、フッ素を基
にしたガスの中での反応性イオンエッチングを行う前あ
るいは後に行う、塩素を基にしたガスの中での反応性イ
オンエッチングにより行われる、上記（６）に記載の方
法。 （９）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、フォトマスキングとアルミニウムをエ
ッチングすることにより、アルミニウム層にホールの配
列を形成するステップと、上記アルミニウム層の上に高
融点金属の層を付着させるステップと、上記高融点金属
層をポリッシングしてアルミニウム層を露出させ、それ
により、高融点金属の接点が埋め込まれたアルミニウム
層を形成するステップと、高融点金属接点が埋め込まれ
た上記アルミニウム層をフォトマスキングし、さらにエ
ッチングして、交互に配列されたアルミニウムと高融点
金属の線分を有する相互接続を形成するステップと、を
有する方法。 （１０）上記高融点金属が、タングステン、モリブデ
ン、タンタル、チタン、クロム、クロム／酸化クロム、
および、それらの合金よりなるグループから選択され
る、上記（９）に記載の方法。 （１１）上記高融点金属接点が長方形の形状を有し、上
記長方形の長さが相互接続の回路配線の所望の幅より長
い、上記（９）に記載の方法。 （１２）上記相互接続を形成するステップが、フッ素を
基にしたガスの中での反応性イオンエッチングと組み合
わせた、塩素を基にしたガスの中での反応性イオンエッ
チングにより行われる、上記（９）に記載の方法。 （１３）半導体集積回路の、エレクトロマイグレーショ
ンを最小にするための相互接続配線構造であって、基板
と、上記基板上の高導電性金属の部分と、上記高導電性
金属の部分の間に配置された拡散障壁金属の同一平面の
部分と、を有し、上記高導電性金属の部分と上記拡散障
壁金属の部分とを互いに接続して電気的接続の連続性を
確実にするようにした、配線構造。 （１４）上記高導電性金属の部分の各々の長さが１ない
し１００μｍの範囲である、上記（１３）に記載の配線
構造。 （１５）上記拡散障壁金属の部分の各々の長さが０.１
ないし１００μｍの範囲である、上記（１３）に記載の
配線構造。 （１６）上記拡散障壁金属が、タングステン、モリブデ
ン、タンタル、窒素を含むタンタル、チタン、クロム、
クロム／酸化クロム、およびそれらの合金よりなるグル
ープから選択される、上記（１３）に記載の配線構造。 （１７）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の下
層を有する銅、アルミニウム、およびアルミニウム合金
よりなるグループから選択される、上記（１３）に記載
の配線構造。 （１８）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の上
層を有する銅、アルミニウム、およびアルミニウム合金
よりなるグループから選択される、上記（１３）に記載
の配線構造。 （１９）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の上
層および下層を有する銅、アルミニウム、およびアルミ
ニウム合金よりなるグループから選択される、上記（１
３）に記載の配線構造。
の事項を開示する。 （１）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、アルミニウムの線分と高融点金属の線
分とを交互に配置した相互接続を形成するステップと、
上記のアルミニウム線分と上記の高融点金属線分とを互
いに整列させて電気的接続の連続性を確実にするステッ
プと、を有する方法。 （２）上記高融点金属線分が、タングステン、モリブデ
ン、タンタル、チタン、クロム、クロム／酸化クロム、
および、それらの合金よりなるグループから選択され
る、上記（１）に記載の方法。 （３）上記アルミニウム線分が金属エッチングと化学的
／機械的エッチングの組み合わせにより形成され、上記
高融点金属線分が化学的／機械的ポリッシングにより形
成される、上記（１）に記載の方法。 （４）上記高融点金属線分が、さらに、金属エッチング
と化学的／機械的ポリッシングの組み合せにより形成さ
れ、上記アルミニウム線分が化学的／機械的ポリッシン
グのみにより形成される、上記（１）に記載の方法。 （５）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、基板の上の相互接続を形成する場所に
高融点金属による接点を形成するステップと、上記基板
上にアルミニウムによるブランケット層を付着させて上
記の高融点金属接点を覆うステップと、上記アルミニウ
ムのブランケット層をポリッシングして上記高融点金属
接点を露出させるステップと、フォトマスキングと反応
性イオンエッチングを用いて、露出された上記のアルミ
ニウムと上記高融点金属接点とを交互に接続することに
より相互接続を形成するステップと、を有する方法。 （６）上記高融点金属接点を形成する方法が、高融点金
属の層を付着させ、接点を配列したパターンをフォトマ
スキングし、上記高融点金属をエッチングすることを含
む、上記（５）に記載の方法。 （７）上記高融点金属接点が長方形の形状を有し、上記
長方形の長さが相互接続の回路配線の幅より長い、上記
（５）に記載の方法。 （８）上記相互接続を形成するステップが、フッ素を基
にしたガスの中での反応性イオンエッチングを行う前あ
るいは後に行う、塩素を基にしたガスの中での反応性イ
オンエッチングにより行われる、上記（６）に記載の方
法。 （９）半導体集積回路チップに、エレクトロマイグレー
ションを最小にするように設計された相互接続を形成す
る方法であって、フォトマスキングとアルミニウムをエ
ッチングすることにより、アルミニウム層にホールの配
列を形成するステップと、上記アルミニウム層の上に高
融点金属の層を付着させるステップと、上記高融点金属
層をポリッシングしてアルミニウム層を露出させ、それ
により、高融点金属の接点が埋め込まれたアルミニウム
層を形成するステップと、高融点金属接点が埋め込まれ
た上記アルミニウム層をフォトマスキングし、さらにエ
ッチングして、交互に配列されたアルミニウムと高融点
金属の線分を有する相互接続を形成するステップと、を
有する方法。 （１０）上記高融点金属が、タングステン、モリブデ
ン、タンタル、チタン、クロム、クロム／酸化クロム、
および、それらの合金よりなるグループから選択され
る、上記（９）に記載の方法。 （１１）上記高融点金属接点が長方形の形状を有し、上
記長方形の長さが相互接続の回路配線の所望の幅より長
い、上記（９）に記載の方法。 （１２）上記相互接続を形成するステップが、フッ素を
基にしたガスの中での反応性イオンエッチングと組み合
わせた、塩素を基にしたガスの中での反応性イオンエッ
チングにより行われる、上記（９）に記載の方法。 （１３）半導体集積回路の、エレクトロマイグレーショ
ンを最小にするための相互接続配線構造であって、基板
と、上記基板上の高導電性金属の部分と、上記高導電性
金属の部分の間に配置された拡散障壁金属の同一平面の
部分と、を有し、上記高導電性金属の部分と上記拡散障
壁金属の部分とを互いに接続して電気的接続の連続性を
確実にするようにした、配線構造。 （１４）上記高導電性金属の部分の各々の長さが１ない
し１００μｍの範囲である、上記（１３）に記載の配線
構造。 （１５）上記拡散障壁金属の部分の各々の長さが０.１
ないし１００μｍの範囲である、上記（１３）に記載の
配線構造。 （１６）上記拡散障壁金属が、タングステン、モリブデ
ン、タンタル、窒素を含むタンタル、チタン、クロム、
クロム／酸化クロム、およびそれらの合金よりなるグル
ープから選択される、上記（１３）に記載の配線構造。 （１７）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の下
層を有する銅、アルミニウム、およびアルミニウム合金
よりなるグループから選択される、上記（１３）に記載
の配線構造。 （１８）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の上
層を有する銅、アルミニウム、およびアルミニウム合金
よりなるグループから選択される、上記（１３）に記載
の配線構造。 （１９）上記高導電性金属が、タンタル、窒素を含むタ
ンタル、クロム、クロム／酸化クロム、チタン、窒化チ
タン、チタンータングステン、ハフニウム、およびそれ
らの合金よりなるグループから選択された拡散金属の上
層および下層を有する銅、アルミニウム、およびアルミ
ニウム合金よりなるグループから選択される、上記（１
３）に記載の配線構造。
【００２７】
【発明の効果】本発明は、エレクトロマイグレーション
を最小にするように設計した相互接続を半導体集積回路
に形成することを目的とし、高導電性金属の線分の各々
と高融点金属の線分の各々とを交互に整列させて相互接
続を形成する方法、および、そのように形成された相互
接続を提供するものである。本発明による相互接続は、
短距離効果を活かしたメタラジ構造を持ち、上記実施例
で述べたように、さらに金属冗長層を有し、また大規模
集積回路の製造に適する自己整列の形状と微細ピッチと
を備えるもので、短距離効果を活かさず金属冗長層を持
たない場合に比べて、回路の寿命を１０００倍以上に延
ばすという効果をもたらすものである。
を最小にするように設計した相互接続を半導体集積回路
に形成することを目的とし、高導電性金属の線分の各々
と高融点金属の線分の各々とを交互に整列させて相互接
続を形成する方法、および、そのように形成された相互
接続を提供するものである。本発明による相互接続は、
短距離効果を活かしたメタラジ構造を持ち、上記実施例
で述べたように、さらに金属冗長層を有し、また大規模
集積回路の製造に適する自己整列の形状と微細ピッチと
を備えるもので、短距離効果を活かさず金属冗長層を持
たない場合に比べて、回路の寿命を１０００倍以上に延
ばすという効果をもたらすものである。
【図１】シリコン・ウェーハの上のパッシベーション層
の上に、アルミニウム線分とタングステン線分とを交互
に配列した、本発明の結果物の断面図。
の上に、アルミニウム線分とタングステン線分とを交互
に配列した、本発明の結果物の断面図。
【図２】アルミニウム線分とタングステン線分の両方を
加法プロセスで画定した、本発明の１つの実施例の製造
プロセスの過程を示す。
加法プロセスで画定した、本発明の１つの実施例の製造
プロセスの過程を示す。
【図３】アルミニウム線分が減法プロセス（反応性イオ
ンエッチング）で画定され、タングステン線分が加法プ
ロセスで画定された、本発明のもう１つの実施例の製造
プロセスの過程（図４に続く）を示す。
ンエッチング）で画定され、タングステン線分が加法プ
ロセスで画定された、本発明のもう１つの実施例の製造
プロセスの過程（図４に続く）を示す。
【図４】図３の続きの製造プロセスの過程を示す。
【図５】アルミニウム線分およびタングステン線分の両
方とも減法プロセスで製造された、本発明のさらにもう
１つの実施例の製造プロセスの過程（図６に続く）を示
す。
方とも減法プロセスで製造された、本発明のさらにもう
１つの実施例の製造プロセスの過程（図６に続く）を示
す。
【図６】図５の続きの製造プロセスの過程を示す。
１ 基板層 ２ パッシベーション層 ３ アルミニウムの線分 ４ タングステンの線分 ５ トレンチ ６ タングステンで充填されたトレンチ ７ フォトレジスト接点 ８ アルミニウムで充填されたトレンチ ９ アルミニウム層 １０ ホールの配列 １１ タングステン層 １２ タングステン接点 １３ フォトレジスト・パターン １４ フォトマスキング
フロントページの続き (72)発明者 ダニエル・マーク・ボイン アメリカ合衆国78758テキサス州オーステ ィン、メトリック・ブールバード 11700、 アパートメント ナンバー309 (72)発明者 ホーマツダイア・ミノシェール・ダラル アメリカ合衆国12547ニューヨーク州ミル トン、カッセル・ロード 16
Claims (19)
- 【請求項１】 半導体集積回路チップに、エレクトロマ
イグレーションを最小にするように設計された相互接続
を形成する方法であって、 アルミニウムの線分と高融点金属の線分とを交互に配置
した相互接続を形成するステップと、 上記のアルミニウム線分と上記の高融点金属線分とを互
いに整列させて電気的接続の連続性を確実にするステッ
プと、 を有する方法。 - 【請求項２】 上記高融点金属線分が、タングステン、
モリブデン、タンタル、チタン、クロム、クロム／酸化
クロム、および、それらの合金よりなるグループから選
択される、請求項１に記載の方法。 - 【請求項３】 上記アルミニウム線分が金属エッチング
と化学的／機械的エッチングの組み合わせにより形成さ
れ、上記高融点金属線分が化学的／機械的ポリッシング
により形成される、請求項１に記載の方法。 - 【請求項４】 上記高融点金属線分が、さらに、金属エ
ッチングと化学的／機械的ポリッシングの組み合せによ
り形成され、上記アルミニウム線分が化学的／機械的ポ
リッシングのみにより形成される、請求項１に記載の方
法。 - 【請求項５】 半導体集積回路チップに、エレクトロマ
イグレーションを最小にするように設計された相互接続
を形成する方法であって、 基板の上の相互接続を形成する場所に高融点金属による
接点を形成するステップと、 上記基板上にアルミニウムによるブランケット層を付着
させて上記の高融点金属接点を覆うステップと、 上記アルミニウムのブランケット層をポリッシングして
上記高融点金属接点を露出させるステップと、 フォトマスキングと反応性イオンエッチングを用いて、
露出された上記のアルミニウムと上記高融点金属接点と
を交互に接続することにより相互接続を形成するステッ
プと、 を有する方法。 - 【請求項６】 上記高融点金属接点を形成する方法が、
高融点金属の層を付着させ、接点を配列したパターンを
フォトマスキングし、上記高融点金属をエッチングする
ことを含む、請求項５に記載の方法。 - 【請求項７】 上記高融点金属接点が長方形の形状を有
し、上記長方形の長さが相互接続の回路配線の幅より長
い、請求項５に記載の方法。 - 【請求項８】 上記相互接続を形成するステップが、フ
ッ素を基にしたガスの中での反応性イオンエッチングを
行う前あるいは後に行う、塩素を基にしたガスの中での
反応性イオンエッチングにより行われる、請求項６に記
載の方法。 - 【請求項９】 半導体集積回路チップに、エレクトロマ
イグレーションを最小にするように設計された相互接続
を形成する方法であって、 フォトマスキングとアルミニウムをエッチングすること
により、アルミニウム層にホールの配列を形成するステ
ップと、 上記アルミニウム層の上に高融点金属の層を付着させる
ステップと、 上記高融点金属層をポリッシングしてアルミニウム層を
露出させ、それにより、高融点金属の接点が埋め込まれ
たアルミニウム層を形成するステップと、 高融点金属接点が埋め込まれた上記アルミニウム層をフ
ォトマスキングし、さらにエッチングして、交互に配列
されたアルミニウムと高融点金属の線分を有する相互接
続を形成するステップと、 を有する方法。 - 【請求項１０】上記高融点金属が、タングステン、モリ
ブデン、タンタル、チタン、クロム、クロム／酸化クロ
ム、および、それらの合金よりなるグループから選択さ
れる、請求項９に記載の方法。 - 【請求項１１】上記高融点金属接点が長方形の形状を有
し、上記長方形の長さが相互接続の回路配線の所望の幅
より長い、請求項９に記載の方法。 - 【請求項１２】上記相互接続を形成するステップが、フ
ッ素を基にしたガスの中での反応性イオンエッチングと
組み合わせた、塩素を基にしたガスの中での反応性イオ
ンエッチングにより行われる、請求項９に記載の方法。 - 【請求項１３】半導体集積回路の、エレクトロマイグレ
ーションを最小にするための相互接続配線構造であっ
て、 基板と、 上記基板上の高導電性金属の部分と、 上記高導電性金属の部分の間に配置された拡散障壁金属
の同一平面の部分と、 を有し、上記高導電性金属の部分と上記拡散障壁金属の
部分とを互いに接続して電気的接続の連続性を確実にす
るようにした、配線構造。 - 【請求項１４】上記高導電性金属の部分の各々の長さが
１ないし１００μｍの範囲である、請求項１３に記載の
配線構造。 - 【請求項１５】上記拡散障壁金属の部分の各々の長さが
０.１ないし１００μｍの範囲である、請求項１３に記
載の配線構造。 - 【請求項１６】上記拡散障壁金属が、タングステン、モ
リブデン、タンタル、窒素を含むタンタル、チタン、ク
ロム、クロム／酸化クロム、およびそれらの合金よりな
るグループから選択される、請求項１３に記載の配線構
造。 - 【請求項１７】上記高導電性金属が、タンタル、窒素を
含むタンタル、クロム、クロム／酸化クロム、チタン、
窒化チタン、チタンータングステン、ハフニウム、およ
びそれらの合金よりなるグループから選択された拡散金
属の下層を有する銅、アルミニウム、およびアルミニウ
ム合金よりなるグループから選択される、請求項１３に
記載の配線構造。 - 【請求項１８】上記高導電性金属が、タンタル、窒素を
含むタンタル、クロム、クロム／酸化クロム、チタン、
窒化チタン、チタンータングステン、ハフニウム、およ
びそれらの合金よりなるグループから選択された拡散金
属の上層を有する銅、アルミニウム、およびアルミニウ
ム合金よりなるグループから選択される、請求項１３に
記載の配線構造。 - 【請求項１９】上記高導電性金属が、タンタル、窒素を
含むタンタル、クロム、クロム／酸化クロム、チタン、
窒化チタン、チタンータングステン、ハフニウム、およ
びそれらの合金よりなるグループから選択された拡散金
属の上層および下層を有する銅、アルミニウム、および
アルミニウム合金よりなるグループから選択される、請
求項１３に記載の配線構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US203158 | 1994-02-28 | ||
| US08/203,158 US5470788A (en) | 1994-02-28 | 1994-02-28 | Method of making self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245307A true JPH07245307A (ja) | 1995-09-19 |
| JP2860258B2 JP2860258B2 (ja) | 1999-02-24 |
Family
ID=22752756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6313871A Expired - Lifetime JP2860258B2 (ja) | 1994-02-28 | 1994-12-16 | 相互接続配線の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5470788A (ja) |
| JP (1) | JP2860258B2 (ja) |
| KR (1) | KR0167812B1 (ja) |
| TW (1) | TW269742B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444918B1 (en) | 2001-02-14 | 2002-09-03 | Oki Electric Industry Co., Ltd. | Interconnection structure of semiconductor element |
| JP2011009740A (ja) * | 2009-06-25 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | 半導体デバイスのための電力グリッド構造体及びその製造方法 |
| JP2011119587A (ja) * | 2009-12-07 | 2011-06-16 | Oki Semiconductor Co Ltd | 半導体素子の製造方法及び半導体素子 |
| JP2018519656A (ja) * | 2015-06-30 | 2018-07-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 相互接続構造体及びその製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5736457A (en) * | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
| US5689139A (en) * | 1995-09-11 | 1997-11-18 | Advanced Micro Devices, Inc. | Enhanced electromigration lifetime of metal interconnection lines |
| JP3500308B2 (ja) | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
| US6650043B1 (en) * | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
| US6465376B2 (en) | 1999-08-18 | 2002-10-15 | International Business Machines Corporation | Method and structure for improving electromigration of chip interconnects |
| US6448173B1 (en) | 2000-06-07 | 2002-09-10 | International Business Machines Corporation | Aluminum-based metallization exhibiting reduced electromigration and method therefor |
| US7312141B2 (en) | 2000-09-26 | 2007-12-25 | International Business Machines Corporation | Shapes-based migration of aluminum designs to copper damascene |
| US6528883B1 (en) | 2000-09-26 | 2003-03-04 | International Business Machines Corporation | Shapes-based migration of aluminum designs to copper damascene |
| US6383920B1 (en) | 2001-01-10 | 2002-05-07 | International Business Machines Corporation | Process of enclosing via for improved reliability in dual damascene interconnects |
| US7087997B2 (en) * | 2001-03-12 | 2006-08-08 | International Business Machines Corporation | Copper to aluminum interlayer interconnect using stud and via liner |
| US6818996B2 (en) * | 2002-12-20 | 2004-11-16 | Lsi Logic Corporation | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps |
| US20040175918A1 (en) * | 2003-03-05 | 2004-09-09 | Taiwan Semiconductor Manufacturing Company | Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP |
| WO2005048314A2 (en) * | 2003-11-12 | 2005-05-26 | Silicon Pipe, Inc. | Tapered dielectric and conductor structures and applications thereof |
| US7224068B2 (en) * | 2004-04-06 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stable metal structure with tungsten plug |
| US8089160B2 (en) * | 2007-12-12 | 2012-01-03 | International Business Machines Corporation | IC interconnect for high current |
| US8138603B2 (en) * | 2008-05-06 | 2012-03-20 | International Business Machines Corporation | Redundancy design with electro-migration immunity |
| US8211776B2 (en) | 2010-01-05 | 2012-07-03 | International Business Machines Corporation | Integrated circuit line with electromigration barriers |
| US8232646B2 (en) * | 2010-01-21 | 2012-07-31 | International Business Machines Corporation | Interconnect structure for integrated circuits having enhanced electromigration resistance |
| US8237286B2 (en) | 2010-04-15 | 2012-08-07 | International Business Machines Corporation | Integrated circuit interconnect structure |
| US9202743B2 (en) | 2012-12-17 | 2015-12-01 | International Business Machines Corporation | Graphene and metal interconnects |
| US9293412B2 (en) | 2012-12-17 | 2016-03-22 | International Business Machines Corporation | Graphene and metal interconnects with reduced contact resistance |
| US9123726B2 (en) | 2013-01-18 | 2015-09-01 | International Business Machines Corporation | Selective local metal cap layer formation for improved electromigration behavior |
| US9076847B2 (en) | 2013-01-18 | 2015-07-07 | International Business Machines Corporation | Selective local metal cap layer formation for improved electromigration behavior |
| US9431346B2 (en) | 2013-04-30 | 2016-08-30 | GlobalFoundries, Inc. | Graphene-metal E-fuse |
| US9257391B2 (en) | 2013-04-30 | 2016-02-09 | GlobalFoundries, Inc. | Hybrid graphene-metal interconnect structures |
| US9171801B2 (en) | 2013-05-09 | 2015-10-27 | Globalfoundries U.S. 2 Llc | E-fuse with hybrid metallization |
| US9305879B2 (en) | 2013-05-09 | 2016-04-05 | Globalfoundries Inc. | E-fuse with hybrid metallization |
| US9059166B2 (en) * | 2013-05-09 | 2015-06-16 | International Business Machines Corporation | Interconnect with hybrid metallization |
| US9536830B2 (en) | 2013-05-09 | 2017-01-03 | Globalfoundries Inc. | High performance refractory metal / copper interconnects to eliminate electromigration |
| US9793206B1 (en) | 2016-09-29 | 2017-10-17 | International Business Machines Corporation | Heterogeneous metallization using solid diffusion removal of metal interconnects |
| US10559530B2 (en) | 2017-12-27 | 2020-02-11 | International Business Machines Corporation | Forming dual metallization interconnect structures in single metallization level |
| US11361987B2 (en) | 2020-05-14 | 2022-06-14 | International Business Machines Corporation | Forming decoupled interconnects |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338832A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 半導体装置の配線構造 |
| JPH04206528A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 半導体装置における配線構造 |
| JPH04328832A (ja) * | 1991-04-30 | 1992-11-17 | Hitachi Ltd | 半導体装置 |
| JPH04364733A (ja) * | 1991-06-12 | 1992-12-17 | Sony Corp | 配線の形成方法 |
| JPH0613470A (ja) * | 1992-06-24 | 1994-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3813263A (en) * | 1969-06-30 | 1974-05-28 | Ibm | Method for reducing electromigration damage at metal interfaces |
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4636404A (en) * | 1982-06-17 | 1987-01-13 | Mass. Institute Of Technology | Method and apparatus for forming low resistance lateral links in a semiconductor device |
| US4826785A (en) * | 1987-01-27 | 1989-05-02 | Inmos Corporation | Metallic fuse with optically absorptive layer |
| JPH0274039A (ja) * | 1988-09-09 | 1990-03-14 | Texas Instr Japan Ltd | 電子回路装置 |
| JPH0467635A (ja) * | 1990-07-09 | 1992-03-03 | Toshiba Corp | 配線の形成方法 |
-
1994
- 1994-02-28 US US08/203,158 patent/US5470788A/en not_active Expired - Fee Related
- 1994-11-14 TW TW083110516A patent/TW269742B/zh active
- 1994-12-16 JP JP6313871A patent/JP2860258B2/ja not_active Expired - Lifetime
- 1994-12-30 KR KR1019940040058A patent/KR0167812B1/ko not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338832A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 半導体装置の配線構造 |
| JPH04206528A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 半導体装置における配線構造 |
| JPH04328832A (ja) * | 1991-04-30 | 1992-11-17 | Hitachi Ltd | 半導体装置 |
| JPH04364733A (ja) * | 1991-06-12 | 1992-12-17 | Sony Corp | 配線の形成方法 |
| JPH0613470A (ja) * | 1992-06-24 | 1994-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444918B1 (en) | 2001-02-14 | 2002-09-03 | Oki Electric Industry Co., Ltd. | Interconnection structure of semiconductor element |
| JP2011009740A (ja) * | 2009-06-25 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | 半導体デバイスのための電力グリッド構造体及びその製造方法 |
| JP2011119587A (ja) * | 2009-12-07 | 2011-06-16 | Oki Semiconductor Co Ltd | 半導体素子の製造方法及び半導体素子 |
| JP2018519656A (ja) * | 2015-06-30 | 2018-07-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 相互接続構造体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0167812B1 (ko) | 1999-02-01 |
| US5470788A (en) | 1995-11-28 |
| KR950025939A (ko) | 1995-09-18 |
| JP2860258B2 (ja) | 1999-02-24 |
| TW269742B (ja) | 1996-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860258B2 (ja) | 相互接続配線の形成方法 | |
| US7062850B2 (en) | Method of forming electrical interconnects having electromigration-inhibiting segments to a critical length | |
| US6445073B1 (en) | Damascene metallization process and structure | |
| JP3500308B2 (ja) | 集積回路 | |
| US6294835B1 (en) | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof | |
| US5981374A (en) | Sub-half-micron multi-level interconnection structure and process thereof | |
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| EP0709887A2 (en) | An interconnect structure using Al2Cu for an integrated circuit chip | |
| US4436582A (en) | Multilevel metallization process for integrated circuits | |
| KR100773256B1 (ko) | 평행한 커패시터들에 대한 스택형 구조 및 제조 방법 | |
| US4812419A (en) | Via connection with thin resistivity layer | |
| EP0701282A2 (en) | Interconnect structure having reduced peak localized current density and method of fabricating an interconnect level in a semiconductor device | |
| US6597067B1 (en) | Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration | |
| JPH08213397A (ja) | ダマスク金属化構造体を備えた半導体デバイス | |
| US4242698A (en) | Maximum density interconnections for large scale integrated circuits | |
| US6228767B1 (en) | Non-linear circuit elements on integrated circuits | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| US6904675B1 (en) | Method of forming electrical interconnects having electromigration-inhibiting plugs | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| US7436040B2 (en) | Method and apparatus for diverting void diffusion in integrated circuit conductors | |
| WO2001099184A2 (en) | Dual damascene process utilizing a low-k dual dielectric | |
| EP1119046A2 (en) | Wire bonding technique and architecture suitable for copper metallization in semiconductor structures | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050030709A (ko) | 금속배선의 상부영역에 합금막을 갖는 반도체 소자의 제조방법들 | |
| KR100606537B1 (ko) | 풀백 공정을 이용한 반도체 소자의 금속배선 형성 방법 |