JPH04206528A - 半導体装置における配線構造 - Google Patents
半導体装置における配線構造Info
- Publication number
- JPH04206528A JPH04206528A JP32939290A JP32939290A JPH04206528A JP H04206528 A JPH04206528 A JP H04206528A JP 32939290 A JP32939290 A JP 32939290A JP 32939290 A JP32939290 A JP 32939290A JP H04206528 A JPH04206528 A JP H04206528A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- slit
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本Ｑ明Ａ１２（アルミニウム）またはＡｅを主成分とす
る合金を配線材料とする半導体装置における配線構造に
関する。
る合金を配線材料とする半導体装置における配線構造に
関する。
半導体装置の回路配線に使われている微細化されたＡｌ
配線において、Ａｌのマイグレーションが問題となって
いる。
配線において、Ａｌのマイグレーションが問題となって
いる。
Ａｌのマイグレーションは、Ａ７！配線につヨイ電流を
通したときにＡβ原子が電流におされて粒界にそって移
動し、／ｌ断線が生じる現象であり、特に微細化された
配線構造におこりやすい。
通したときにＡβ原子が電流におされて粒界にそって移
動し、／ｌ断線が生じる現象であり、特に微細化された
配線構造におこりやすい。
このＡβ配線におけるマイグレーション対策については
、日経マイクロデバイス１９８６年１２月号の第８５頁
から第１００頁にかけて記載されているように、／ｌ中
に他の不純物、たとえば、Ｃｕ （ｗ４）等を入れる
ことでＡＩ！配線のマイグレーションを押さこむ技術が
知られている。
、日経マイクロデバイス１９８６年１２月号の第８５頁
から第１００頁にかけて記載されているように、／ｌ中
に他の不純物、たとえば、Ｃｕ （ｗ４）等を入れる
ことでＡＩ！配線のマイグレーションを押さこむ技術が
知られている。
上記した従来技術では、Ａ６配線の形成に気相化学反応
を利用してＡｅｌｍを形成するＣＶＤ法を採用した場合
に、Ａｚ等の薄膜形成と同時に他の金属を不純物として
入れることが実際上困難である点に充分配慮がなされて
おらず、ＣＶＤ法によるＡｔｔｌｌ［形成技術をそのま
ま半導体装置製造に通用する場合の妨げになるという問
題かある。
を利用してＡｅｌｍを形成するＣＶＤ法を採用した場合
に、Ａｚ等の薄膜形成と同時に他の金属を不純物として
入れることが実際上困難である点に充分配慮がなされて
おらず、ＣＶＤ法によるＡｔｔｌｌ［形成技術をそのま
ま半導体装置製造に通用する場合の妨げになるという問
題かある。
本発明は上記した問題を解決するためになされたもので
あり、その目的はＡｊ２配線におけるマイグレーション
を防止できる配線構造を提供することにあり、他の目的
は上記配線構造とすることで他の金属の有無にかかわる
ことなくマイグレーションに起因する不良の発生のない
へ２配線技術を提供することにある。
あり、その目的はＡｊ２配線におけるマイグレーション
を防止できる配線構造を提供することにあり、他の目的
は上記配線構造とすることで他の金属の有無にかかわる
ことなくマイグレーションに起因する不良の発生のない
へ２配線技術を提供することにある。
本発明のさらに他の目的は、上記構造のＡＺ配線を形成
する手段として、他の金属を含まないＡ７！ａＩＩ１％
ｉを形成するＣＶＤ法の適用にある。
する手段として、他の金属を含まないＡ７！ａＩＩ１％
ｉを形成するＣＶＤ法の適用にある。
上記目的を達成するために本発明は、基体上にアルミニ
ウムまたはアルミニウムを主とする合金の膜で形成した
配線を有する半導体装置において上記配線にはこれを横
切る方向にある間隔をもって配線を分断するいくつかの
スリットを有するとともに、この分断された配線間を電
気的に接続するアルミニウム以外の金属の領域が設けら
れていることを特徴とするものである。
ウムまたはアルミニウムを主とする合金の膜で形成した
配線を有する半導体装置において上記配線にはこれを横
切る方向にある間隔をもって配線を分断するいくつかの
スリットを有するとともに、この分断された配線間を電
気的に接続するアルミニウム以外の金属の領域が設けら
れていることを特徴とするものである。
本発明は上記半導体装置の配線構造において、アルミニ
ウム以外の金属の領域はスリットを埋めこむように形成
されるものである。
ウム以外の金属の領域はスリットを埋めこむように形成
されるものである。
本発明はまた、上記半導体装置の配線構造において、ア
ルミニウム以外の金属の領域は分断された配線の上面ま
たは上下両面を包みこむとともに分断さｉた隣り合う配
線を互いに電気的に接続するように形成されるものであ
る。
ルミニウム以外の金属の領域は分断された配線の上面ま
たは上下両面を包みこむとともに分断さｉた隣り合う配
線を互いに電気的に接続するように形成されるものであ
る。
本発明はさらにまた、上記半導体装置の配線構造におい
て、アルミニウム以外の金属の領域は、上記配線下に形
成された連続する電導体膜であるものである。
て、アルミニウム以外の金属の領域は、上記配線下に形
成された連続する電導体膜であるものである。
Ａ＃ｌｉｉ：線のＡ／原子が電流により粒界にそって移
動する場合、その移動方向は主として電流の方向、すな
わち配線の長さ方向である。一方、７１１１Ｊ配線が、
ＡＩ！配線に応力を及ぼすパシベーション膜で覆われて
いる場合に、ＡＩｌ原子が移動しやすい方向は、応力の
比較的小さな方向である配線の長さ方向である。
動する場合、その移動方向は主として電流の方向、すな
わち配線の長さ方向である。一方、７１１１Ｊ配線が、
ＡＩ！配線に応力を及ぼすパシベーション膜で覆われて
いる場合に、ＡＩｌ原子が移動しやすい方向は、応力の
比較的小さな方向である配線の長さ方向である。
本発明では、Ａ６配線を横切る方向にスリットやＡＩ以
外の金属を配置した領域がバリアとなって、ＡＪ環原子
長さ方向の移動を抑制する。すなわち、Ａ／原子が移動
できる範囲を長さ方向においても限定する。さらに、こ
のバリアの間隔を縮め、Ａｌ原子が移動できる領域を、
その領域内では移動した原子の部分を／ｌが弾性変形し
て補える範囲にまで狭めることにより、ＡＮ配線内での
マイグレーションが起こりにくくなり、それによって断
線したり、局所的に細くなったりすることを阻止する。
外の金属を配置した領域がバリアとなって、ＡＪ環原子
長さ方向の移動を抑制する。すなわち、Ａ／原子が移動
できる範囲を長さ方向においても限定する。さらに、こ
のバリアの間隔を縮め、Ａｌ原子が移動できる領域を、
その領域内では移動した原子の部分を／ｌが弾性変形し
て補える範囲にまで狭めることにより、ＡＮ配線内での
マイグレーションが起こりにくくなり、それによって断
線したり、局所的に細くなったりすることを阻止する。
以下、本発明の一実施例を第１図、第２図により説明す
る。
る。
第１・図は本発明によるＡ７！配線構造の平面図であっ
て第２図（ｅ）に対応するものである。Ｓｉ基板５上に
形晟された絶縁膜の下地３上にＡ／配線１があり、この
ＡＩ！配線を横切るようにスリット状のＷ（タングステ
ン）領域２が配置されている。
て第２図（ｅ）に対応するものである。Ｓｉ基板５上に
形晟された絶縁膜の下地３上にＡ／配線１があり、この
ＡＩ！配線を横切るようにスリット状のＷ（タングステ
ン）領域２が配置されている。
このスリット伏Ｗ領域の間隔ｄは、配線抵抗の増大が許
容できる範囲でできる限り狭くする。
容できる範囲でできる限り狭くする。
たとえば、Ａｉ配線ｌの厚さＣを０．５μｍ、配線の幅
すを０．５〜１．０μｍとする場合、スリ・ノド間隔ａ
を５〜ＩＯμｍ、スリット幅ｄを０．１〜０．３μｍと
する。
すを０．５〜１．０μｍとする場合、スリ・ノド間隔ａ
を５〜ＩＯμｍ、スリット幅ｄを０．１〜０．３μｍと
する。
第２図（ａ）〜（ｄ）は上記の配線構造を形成する工程
フローを示した縦断面図である。
フローを示した縦断面図である。
（ａ）Ｓｉ基板５上の絶縁膜に接続孔１０を開口してあ
り、Ｓｉ とＡｉ！の接触部でおこる反応を防止するた
めのバリアメタル（Ｗ）ａｉｌｌ＊４を表面全面に形成
しである。
り、Ｓｉ とＡｉ！の接触部でおこる反応を防止するた
めのバリアメタル（Ｗ）ａｉｌｌ＊４を表面全面に形成
しである。
（ｂ） こ（７）上にＣＶＤ法によりＡＮＩＩｖ＃６を
所要の厚さに形成する。
所要の厚さに形成する。
（ｃ）次に、Ａ ７！Ｉｌ＊６の一部をバターニングし
て配線部分以外のＡｌを除去すると同時に、配線となる
部分に対し配線を横切る方向に、ある間隔でスリット部
８を形成する。
て配線部分以外のＡｌを除去すると同時に、配線となる
部分に対し配線を横切る方向に、ある間隔でスリット部
８を形成する。
（ｄ）その後、配線の上にＡ！マイグレーションに対す
るバリアとしてＷをＣＶＤ法で全面にデポジットし、ス
リット部２を完全にＷで埋め込む。
るバリアとしてＷをＣＶＤ法で全面にデポジットし、ス
リット部２を完全にＷで埋め込む。
（ｅ）最後に上面の全面エッチハックを行い、スリット
部以外の部分のｗｙを除去して、本発明における配線構
造を完成する。
部以外の部分のｗｙを除去して、本発明における配線構
造を完成する。
上記構造において、スリット状に配置されたＷ領域２は
、Ａｌ原子が配線の長さ方向に移動できる範囲を限定す
る役割をもつ。
、Ａｌ原子が配線の長さ方向に移動できる範囲を限定す
る役割をもつ。
本実施例において、Ａｌ原子の特に配線方向ににおける
移動を制限して、マイグレーションによるＡ１配線の断
線や細りなどを防止する。
移動を制限して、マイグレーションによるＡ１配線の断
線や細りなどを防止する。
このような作用効果は、ＡＩ２配線中の他の金属の有無
にかかわらず得られるので、ＣＶＤ法による不純物を含
まないＡＪ薄膜を配線として使用できる。上記Ａｆ薄膜
はステップカバレジが優れているので、段差の大きな下
地基板上でも接続不良や断線の生じることなく信頼性の
高いＡｌ配線構造の形成が可能になる。
にかかわらず得られるので、ＣＶＤ法による不純物を含
まないＡＪ薄膜を配線として使用できる。上記Ａｆ薄膜
はステップカバレジが優れているので、段差の大きな下
地基板上でも接続不良や断線の生じることなく信頼性の
高いＡｌ配線構造の形成が可能になる。
第３図ないし第６図は本発明の他の実施例をそ゛れぞれ
に配線の縦断面図で示すものである。
に配線の縦断面図で示すものである。
第３図は基板（図示されない）の上にＣＶＤ法等による
Ｗｍ９を形成し、−′その上にＣＶＤ法によるＡｌ配線
６を形成する例である。
Ｗｍ９を形成し、−′その上にＣＶＤ法によるＡｌ配線
６を形成する例である。
このＡｌ配線６にはこれを横切る方向に適当間隔でスリ
ット８を設けである。この実施例ではスリット内に特に
Ａ／以外の金属からなる領域を設けな（でもよい。しか
し、スリットがあることにより、配線方向におけるマイ
グレーションは生じることなく、一方、下地のＷ膜９に
よってＡ／配線６全体の電気的接続は保たれる。なお、
スリット幅ｄを極端にせまくすれば、スリット８による
配線内の抵抗は小さいものとなる。
ット８を設けである。この実施例ではスリット内に特に
Ａ／以外の金属からなる領域を設けな（でもよい。しか
し、スリットがあることにより、配線方向におけるマイ
グレーションは生じることなく、一方、下地のＷ膜９に
よってＡ／配線６全体の電気的接続は保たれる。なお、
スリット幅ｄを極端にせまくすれば、スリット８による
配線内の抵抗は小さいものとなる。
第４図は第３図に示したＡＩｔ配線６の上面にＣＶＤ法
によるＷ膜４を形成したサンドイッチ構造とした例であ
って、第２図の（ｄ）に対応するものである。
によるＷ膜４を形成したサンドイッチ構造とした例であ
って、第２図の（ｄ）に対応するものである。
この実施例におけるマイグレーション防止の作用効果と
Ａｌ配線全体の電気的接続の効果は第３図で示した例の
場合と同様である。
Ａｌ配線全体の電気的接続の効果は第３図で示した例の
場合と同様である。
第５図は、第３図に示したＡｆｆｉ配線６の下地にＷ膜
等を設けることなく、スリットのみ入れてこのスリット
内にＡｌ以外の金属、たとえば、ＷをＣＶＤ法によって
埋め込んでスリット状Ｗ領域２とし、上面のＷｉｌｌ！
を取り除いた場合の実施例である。
等を設けることなく、スリットのみ入れてこのスリット
内にＡｌ以外の金属、たとえば、ＷをＣＶＤ法によって
埋め込んでスリット状Ｗ領域２とし、上面のＷｉｌｌ！
を取り除いた場合の実施例である。
この例ではスリット内に埋め込まれた金属領域２のみが
ＡＮ配線６全体を電気的に接続するとともにＡ１マイグ
レーションを防ぐ作用効果をもつものである。
ＡＮ配線６全体を電気的に接続するとともにＡ１マイグ
レーションを防ぐ作用効果をもつものである。
第６図は第５図の例の配線を形成する工程で上面にＷ［
ｉ１４を残存させた場合の実施例である。
ｉ１４を残存させた場合の実施例である。
この場合の作用効果は第３図の例の場合とほとんど変わ
らない。
らない。
これらの実施例において共通するところは、Ａｌ配線に
スリットを設けることによってＡＪ配線のマイグレーシ
ョンを防止し、スリット内または／およびＡＮ配線の下
面、または／および上面にＷＩＩｉｊ！の領域を設ける
ことでＡ１配線全体の電気的接続を保持するものであり
、ＣＶＤ法によるＷ膜の形成工程を考えることによって
形態が変わってくるものである。
スリットを設けることによってＡＪ配線のマイグレーシ
ョンを防止し、スリット内または／およびＡＮ配線の下
面、または／および上面にＷＩＩｉｊ！の領域を設ける
ことでＡ１配線全体の電気的接続を保持するものであり
、ＣＶＤ法によるＷ膜の形成工程を考えることによって
形態が変わってくるものである。
本発明によれば、Ａｊ？配線中にＡｌ以外の金属を存在
させることの有無にかかわることなく、Ａｌマイグレー
ション防止を効果的に防止し、Ａｌ配線の信頼性を向上
させうる。
させることの有無にかかわることなく、Ａｌマイグレー
ション防止を効果的に防止し、Ａｌ配線の信頼性を向上
させうる。
本発明は特に微細なＡｌ配線使用する半導体装置におい
て有効であり、他の金属を含まないＣＶＤ法によるＡＪ
ｉｌｌｌｐを利用できるものである。
て有効であり、他の金属を含まないＣＶＤ法によるＡＪ
ｉｌｌｌｐを利用できるものである。
第１図は本発明の一実施例を示すＡＪ配線構造の平面図
である。 第２図（ａ）〜（ｅ）は二本発明によるＡＩ！、配線構
造を作成するための工程を示す断面図であって、特に（
ｅ）図は第１図におけるＡ−Ａ’縦断３・・・下地絶縁
膜、 ４・・・Ａｌ−Ｓｉ反応防止用バリアメタル（
Ｗ） 、５・・・Ｓｉ基板、６・・・ＣＶＤ法によるＡ
ｌ１１ｌ１１！（ＡＩｌ配線）、７・・・ＣＶＤ法によ
るＷ薄膜、 第 １ 図 第２図
である。 第２図（ａ）〜（ｅ）は二本発明によるＡＩ！、配線構
造を作成するための工程を示す断面図であって、特に（
ｅ）図は第１図におけるＡ−Ａ’縦断３・・・下地絶縁
膜、 ４・・・Ａｌ−Ｓｉ反応防止用バリアメタル（
Ｗ） 、５・・・Ｓｉ基板、６・・・ＣＶＤ法によるＡ
ｌ１１ｌ１１！（ＡＩｌ配線）、７・・・ＣＶＤ法によ
るＷ薄膜、 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 １、基体上にアルミニウムまたはアルミニウムを主とす
る合金の膜で形成した配線を有する半導体装置において
、上記配線にはこれを横切る方向にある間隔をもって配
線を分断するいくつかのスリットを有するとともに、こ
の分断された配線間を電気的に接続するアルミニウム以
外の金属の領域が設けられていることを特徴とする半導
体装置における配線構造。 ２、請求項１に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域はスリットを埋め
こむように形成される。 ３、請求項１に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域は分断された配線
の上面または上下両面を包みこむとともに分断された隣
り合う配線を互いに電気的に接続するように形成される
。 ４、請求項１に記載の半導体装置における配線構造にお
いて、アルミニウム以外の金属の領域は配線下に形成さ
れたタングステンより成る連続する電導体膜である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32939290A JPH04206528A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置における配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32939290A JPH04206528A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置における配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206528A true JPH04206528A (ja) | 1992-07-28 |
Family
ID=18220924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32939290A Pending JPH04206528A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置における配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245307A (ja) * | 1994-02-28 | 1995-09-19 | Internatl Business Mach Corp <Ibm> | 相互接続配線構造およびその形成方法 |
| KR100374229B1 (ko) * | 1995-09-21 | 2003-05-12 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP2011119587A (ja) * | 2009-12-07 | 2011-06-16 | Oki Semiconductor Co Ltd | 半導体素子の製造方法及び半導体素子 |
-
1990
- 1990-11-30 JP JP32939290A patent/JPH04206528A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245307A (ja) * | 1994-02-28 | 1995-09-19 | Internatl Business Mach Corp <Ibm> | 相互接続配線構造およびその形成方法 |
| KR100374229B1 (ko) * | 1995-09-21 | 2003-05-12 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| JP2011119587A (ja) * | 2009-12-07 | 2011-06-16 | Oki Semiconductor Co Ltd | 半導体素子の製造方法及び半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5439731A (en) | Interconnect structures containing blocked segments to minimize stress migration and electromigration damage | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| JPH07245307A (ja) | 相互接続配線構造およびその形成方法 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JPH04206528A (ja) | 半導体装置における配線構造 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP2752863B2 (ja) | 半導体装置 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPS6057647A (ja) | 半導体装置 | |
| JPH0418760A (ja) | 半導体装置 | |
| JP2797473B2 (ja) | 半導体装置の配線構造 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS6244813B2 (ja) | ||
| JPH04186828A (ja) | 半導体装置 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPS63253644A (ja) | 半導体装置 | |
| JPH03200331A (ja) | 半導体集積回路 | |
| JPH0319231A (ja) | 半導体装置 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPS61220441A (ja) | 多層配線構造体 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPH03239334A (ja) | 半導体装置 |