JPH07249680A - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH07249680A JPH07249680A JP3854894A JP3854894A JPH07249680A JP H07249680 A JPH07249680 A JP H07249680A JP 3854894 A JP3854894 A JP 3854894A JP 3854894 A JP3854894 A JP 3854894A JP H07249680 A JPH07249680 A JP H07249680A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- substrate
- dielectric
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 単結晶島領域を包み込む誘電体膜の膜質の向
上を図ると共に、反りを格段に減少させることのできる
誘電体分離基板及びその製造方法を提供する。 【構成】 単結晶島領域を支持基板から絶縁する底面
部、及び、単結晶島領域を互いに他と絶縁する溝が形成
された側面部にそれぞれ無欠陥層を設ける。この誘電体
分離基板を製造するに当たり、それぞれ誘電体膜を形成
する以前に非酸化性雰囲気中で略1150℃の温度で、
略10分以上保持して酸素析出物を外方拡散する工程を
備える。
上を図ると共に、反りを格段に減少させることのできる
誘電体分離基板及びその製造方法を提供する。 【構成】 単結晶島領域を支持基板から絶縁する底面
部、及び、単結晶島領域を互いに他と絶縁する溝が形成
された側面部にそれぞれ無欠陥層を設ける。この誘電体
分離基板を製造するに当たり、それぞれ誘電体膜を形成
する以前に非酸化性雰囲気中で略1150℃の温度で、
略10分以上保持して酸素析出物を外方拡散する工程を
備える。
Description
【0001】
【産業上の利用分野】本発明は、2枚の単結晶シリコン
が、誘電体膜を介して、積重ねた形で一体化され、一方
のシリコン基板の主面から誘電体膜に達する溝により一
方のシリコン基板が複数の領域に分離され、かつ、溝の
内面にも誘電体膜が形成された誘電体分離基板及びその
製造方法に関する。
が、誘電体膜を介して、積重ねた形で一体化され、一方
のシリコン基板の主面から誘電体膜に達する溝により一
方のシリコン基板が複数の領域に分離され、かつ、溝の
内面にも誘電体膜が形成された誘電体分離基板及びその
製造方法に関する。
【0002】
【従来の技術】ICやLSI等で素子間の分離を誘電体
で行う、いわゆる、誘電体分離法はp−n接合分離法と
比較して次の利点を有している。 漏れ電流を小さくすることができる。 耐圧を大きくすることができる。 電圧印加の方向に気を配る必要がない。
で行う、いわゆる、誘電体分離法はp−n接合分離法と
比較して次の利点を有している。 漏れ電流を小さくすることができる。 耐圧を大きくすることができる。 電圧印加の方向に気を配る必要がない。
【0003】理想的な誘電体分離は、各素子の電極接続
部を除いて絶縁体で完全に包み込むことにより達成され
る。その方法として幾多の提案がなされているが、直接
接着技術によるものが結晶の良質な性質を維持できる点
で優れている。
部を除いて絶縁体で完全に包み込むことにより達成され
る。その方法として幾多の提案がなされているが、直接
接着技術によるものが結晶の良質な性質を維持できる点
で優れている。
【0004】直接接着技術による誘電体分離は、先ず、
2枚のシリコン基板を用意し、このうちの一方の表面に
誘電体膜としての酸化膜を形成した後、他方と積重ねた
形で一体化する。次に、一方のシリコン基板を、その主
面から重ね合わせ面に介在する酸化膜に達する素子分離
溝を形成して複数の領域に分離する。次に、溝の内面に
も酸化膜を形成する。これによって、酸化膜によって完
全に包み込まれた単結晶島領域を有する誘電体分離基板
が得られる。
2枚のシリコン基板を用意し、このうちの一方の表面に
誘電体膜としての酸化膜を形成した後、他方と積重ねた
形で一体化する。次に、一方のシリコン基板を、その主
面から重ね合わせ面に介在する酸化膜に達する素子分離
溝を形成して複数の領域に分離する。次に、溝の内面に
も酸化膜を形成する。これによって、酸化膜によって完
全に包み込まれた単結晶島領域を有する誘電体分離基板
が得られる。
【0005】図3はこの方法を採用して得られた誘電体
分離基板の断面図である。ここで、第1のシリコン基板
1と支持基板となる第2のシリコン基板2とが酸化膜3
を介して接合されている。第1のシリコン基板1は、酸
化膜3に達する素子間分離溝4によって複数の単結晶島
領域5に分離されている。そして、素子間分離溝4の内
面にも酸化膜6が形成されている。
分離基板の断面図である。ここで、第1のシリコン基板
1と支持基板となる第2のシリコン基板2とが酸化膜3
を介して接合されている。第1のシリコン基板1は、酸
化膜3に達する素子間分離溝4によって複数の単結晶島
領域5に分離されている。そして、素子間分離溝4の内
面にも酸化膜6が形成されている。
【0006】この構造の誘電体分離基板は素子が酸化膜
によって囲まれた構造となるため、高耐圧素子と低耐圧
素子、あるいは、複数の高耐圧素子を併設する複合型高
耐圧半導体装置の製造に適している。この場合、活性層
と支持基板、あるいは、活性層と活性層とが酸化膜3,
4によってそれぞれ電気的に絶縁されているため、絶縁
耐圧の上限は酸化膜によって決定される。
によって囲まれた構造となるため、高耐圧素子と低耐圧
素子、あるいは、複数の高耐圧素子を併設する複合型高
耐圧半導体装置の製造に適している。この場合、活性層
と支持基板、あるいは、活性層と活性層とが酸化膜3,
4によってそれぞれ電気的に絶縁されているため、絶縁
耐圧の上限は酸化膜によって決定される。
【0007】
【発明が解決しようとする課題】一般に、シリコン結晶
は、石英ルツボ中でSiを溶融し、種結晶を用いて単結
晶として製造される。この製造過程でルツボから酸素が
溶け出し、この酸素が結晶中に取込まれる。結晶中に取
込まれた酸素は、素子の製造工程における各種の熱処理
によりBMD(Bulk Micro Deffect)と称する析出物を
形成する。
は、石英ルツボ中でSiを溶融し、種結晶を用いて単結
晶として製造される。この製造過程でルツボから酸素が
溶け出し、この酸素が結晶中に取込まれる。結晶中に取
込まれた酸素は、素子の製造工程における各種の熱処理
によりBMD(Bulk Micro Deffect)と称する析出物を
形成する。
【0008】図3に示した単結晶島領域5にも酸素析出
物や、酸素に起因する結晶欠陥(以下、単に酸素析出物
と言う)8が残存しており、無欠陥層(Denuded Zone)
9は酸化膜3の近傍の極めて狭い領域に限られる。
物や、酸素に起因する結晶欠陥(以下、単に酸素析出物
と言う)8が残存しており、無欠陥層(Denuded Zone)
9は酸化膜3の近傍の極めて狭い領域に限られる。
【0009】半導体装置の製造過程では幾度もの熱処理
工程があり、この時、酸素析出物8が拡散して酸化膜3
及び酸化膜6に閉じ込められる。酸化膜中にこれらの酸
素析出物が閉じ込められると、酸化膜の膜質が低下す
る。すなわち、耐圧が低下する。
工程があり、この時、酸素析出物8が拡散して酸化膜3
及び酸化膜6に閉じ込められる。酸化膜中にこれらの酸
素析出物が閉じ込められると、酸化膜の膜質が低下す
る。すなわち、耐圧が低下する。
【0010】因みに、SiO2 の絶縁耐圧は11MV/
cmと言われているが、酸素析出物が閉じ込められた酸
化膜の絶縁耐圧は4〜5MV/cmと半分程度に下が
り、低い電界で破壊する。図3中の10はその絶縁破壊箇
所を示している。
cmと言われているが、酸素析出物が閉じ込められた酸
化膜の絶縁耐圧は4〜5MV/cmと半分程度に下が
り、低い電界で破壊する。図3中の10はその絶縁破壊箇
所を示している。
【0011】この対策として、従来は酸化膜の厚みを厚
くして絶縁耐圧の低下分を補償していた。しかしなが
ら、シリコン(Si)と二酸化シリコン(SiO2 )と
では、熱膨脹係数が1桁も異なることから、酸化膜の膜
厚を厚くすると基板自体に反りが発生する。かかる基板
の反りは、パターニングの精度低下や、搬送エラー発生
の一因ともなり、その解決が強く望まれていた。
くして絶縁耐圧の低下分を補償していた。しかしなが
ら、シリコン(Si)と二酸化シリコン(SiO2 )と
では、熱膨脹係数が1桁も異なることから、酸化膜の膜
厚を厚くすると基板自体に反りが発生する。かかる基板
の反りは、パターニングの精度低下や、搬送エラー発生
の一因ともなり、その解決が強く望まれていた。
【0012】本発明は上記の点に鑑みてなされたもの
で、酸化膜の膜質の向上を図ると共に、反りを格段に減
少させることのできる誘電体分離基板及びその製造方法
を提供することを目的とする。
で、酸化膜の膜質の向上を図ると共に、反りを格段に減
少させることのできる誘電体分離基板及びその製造方法
を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明に係る誘電体分離
基板は、第1のシリコン基板と第2のシリコン基板と
が、誘電体膜として形成したSi酸化膜を介して、積重
ねた形で一体化され、第1のシリコン基板の主面から誘
電体膜に達する溝により第1のシリコン基板が複数の島
領域に分離され、かつ、溝の内面にも誘電体膜としてS
i酸化膜が形成された誘電体分離基板において、島領域
の底面部及び側面部に、無欠陥層を設けたことを特徴と
している。
基板は、第1のシリコン基板と第2のシリコン基板と
が、誘電体膜として形成したSi酸化膜を介して、積重
ねた形で一体化され、第1のシリコン基板の主面から誘
電体膜に達する溝により第1のシリコン基板が複数の島
領域に分離され、かつ、溝の内面にも誘電体膜としてS
i酸化膜が形成された誘電体分離基板において、島領域
の底面部及び側面部に、無欠陥層を設けたことを特徴と
している。
【0014】また、本発明に係る誘電体分離基板の製造
方法は、第1のシリコン基板及び第2のシリコン基板を
用意し、第1のシリコン基板を非酸化雰囲気中にて、略
1150℃以上の温度で、略10分以上保持し、第1の
シリコン基板及び第2のシリコン基板のいずれか一方の
表面に誘電体膜を形成した後、他方と積重ねた形で一体
化し、第1のシリコン基板を、その主面から重ね合わせ
面に介在する誘電体膜に達する溝を形成して、第1のシ
リコン基板を複数の領域に分離し、この複数の領域に分
離された第1のシリコン基板及びこれに一体化された第
2のシリコン基板を非酸化雰囲気中にて、略1150℃
以上の温度で、略10分以上保持することを特徴として
いる。
方法は、第1のシリコン基板及び第2のシリコン基板を
用意し、第1のシリコン基板を非酸化雰囲気中にて、略
1150℃以上の温度で、略10分以上保持し、第1の
シリコン基板及び第2のシリコン基板のいずれか一方の
表面に誘電体膜を形成した後、他方と積重ねた形で一体
化し、第1のシリコン基板を、その主面から重ね合わせ
面に介在する誘電体膜に達する溝を形成して、第1のシ
リコン基板を複数の領域に分離し、この複数の領域に分
離された第1のシリコン基板及びこれに一体化された第
2のシリコン基板を非酸化雰囲気中にて、略1150℃
以上の温度で、略10分以上保持することを特徴として
いる。
【0015】
【作用】発明者等は、酸素に起因した欠陥や析出物は、
結晶の表面に酸化膜や窒化膜等がない状態で、かつ、非
酸化性雰囲気中で略1150℃の温度で、略10分以上
保持すると、結晶中の酸素析出物は外方拡散し、表層を
無欠陥層にすることができるという実際的な知識を持合
わせている。本発明はこのことを巧みに利用したもの
で、単結晶島領域を支持基板から絶縁する底面部、及
び、単結晶島領域を互いに他と絶縁する溝が形成された
側面部にそれぞれ無欠陥層を設けることによりその後の
熱処理工程で酸素析出物が誘電体膜に閉じ込められると
いう事態を未然に防ぐことができる。
結晶の表面に酸化膜や窒化膜等がない状態で、かつ、非
酸化性雰囲気中で略1150℃の温度で、略10分以上
保持すると、結晶中の酸素析出物は外方拡散し、表層を
無欠陥層にすることができるという実際的な知識を持合
わせている。本発明はこのことを巧みに利用したもの
で、単結晶島領域を支持基板から絶縁する底面部、及
び、単結晶島領域を互いに他と絶縁する溝が形成された
側面部にそれぞれ無欠陥層を設けることによりその後の
熱処理工程で酸素析出物が誘電体膜に閉じ込められると
いう事態を未然に防ぐことができる。
【0016】この誘電体分離基板を製造するに当たり、
それぞれ誘電体膜を形成する以前に上述した酸素の外方
拡散の工程を含めたので、他と絶縁を図るべき部位に確
実に無欠陥層を形成することができる。
それぞれ誘電体膜を形成する以前に上述した酸素の外方
拡散の工程を含めたので、他と絶縁を図るべき部位に確
実に無欠陥層を形成することができる。
【0017】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図1は本発明の一実施例の構成を示す断
面図である。図中、図3と同一の符号を付した部位はそ
れぞれ同一の部位を示している。ここで、第1のシリコ
ン基板1と支持基板となる第2のシリコン基板2とが酸
化膜3を介して一体的に接合されている。第1のシリコ
ン基板1は、酸化膜3に達する素子間分離溝4によって
複数の単結晶島領域5に分離されている。そして、素子
間分離溝4の内面にも酸化膜6が形成されている。単結
晶島領域5には酸素析出物8が存在するが、酸化膜3と
隣接する底面部、及び酸化膜6と隣接する側面部にそれ
ぞれ無欠陥層9が設けられている点が、図3と構成を異
にしている。この無欠陥層9の厚みは、その後の熱処理
においても酸素析出物8が酸化膜6に到達しない程度で
あり、例えば、非酸化雰囲気中にて、略1150℃以上
の温度で、略10分以上保持すると数十μmとなる。
細に説明する。図1は本発明の一実施例の構成を示す断
面図である。図中、図3と同一の符号を付した部位はそ
れぞれ同一の部位を示している。ここで、第1のシリコ
ン基板1と支持基板となる第2のシリコン基板2とが酸
化膜3を介して一体的に接合されている。第1のシリコ
ン基板1は、酸化膜3に達する素子間分離溝4によって
複数の単結晶島領域5に分離されている。そして、素子
間分離溝4の内面にも酸化膜6が形成されている。単結
晶島領域5には酸素析出物8が存在するが、酸化膜3と
隣接する底面部、及び酸化膜6と隣接する側面部にそれ
ぞれ無欠陥層9が設けられている点が、図3と構成を異
にしている。この無欠陥層9の厚みは、その後の熱処理
においても酸素析出物8が酸化膜6に到達しない程度で
あり、例えば、非酸化雰囲気中にて、略1150℃以上
の温度で、略10分以上保持すると数十μmとなる。
【0018】このような構成によれば、その後の熱処理
工程においても、酸化膜3又は6中に酸素析出物8が閉
じ込められることはなく、これによって、絶縁耐圧の低
下を防ぎ得ると同時に、膜厚の増大を抑えることができ
る。
工程においても、酸化膜3又は6中に酸素析出物8が閉
じ込められることはなく、これによって、絶縁耐圧の低
下を防ぎ得ると同時に、膜厚の増大を抑えることができ
る。
【0019】次に、図1に示した誘電体分離基板の製造
方法について、図2を参照して説明する。先ず、(a) に
示すように、第1のシリコン基板1及び第2のシリコン
基板2を用意する。これらの基板としては、p型でそれ
ぞれ150mmの直径を有しており、比抵抗が50〜1
00Ωで、結晶方位が(100)の単結晶を用いてい
る。そして、第1のシリコン基板1を素子形成用、第2
のシリコン基板2を支持基板用としたとき、第1のシリ
コン基板1をアルゴンガスの雰囲気中で、1200℃で
10分間の加熱処理を施す。これによって、第1のシリ
コン基板1の表面部に残存する酸素析出物が外方拡散
し、ここに無欠陥層が形成される。
方法について、図2を参照して説明する。先ず、(a) に
示すように、第1のシリコン基板1及び第2のシリコン
基板2を用意する。これらの基板としては、p型でそれ
ぞれ150mmの直径を有しており、比抵抗が50〜1
00Ωで、結晶方位が(100)の単結晶を用いてい
る。そして、第1のシリコン基板1を素子形成用、第2
のシリコン基板2を支持基板用としたとき、第1のシリ
コン基板1をアルゴンガスの雰囲気中で、1200℃で
10分間の加熱処理を施す。これによって、第1のシリ
コン基板1の表面部に残存する酸素析出物が外方拡散
し、ここに無欠陥層が形成される。
【0020】次に、(b) に示すように、第1のシリコン
基板1の表面部に誘電体膜としての酸化膜3を1.0μ
mの厚みで形成し、第2のシリコン基板2と重ね合わせ
た形で一体化する。この一体化は鏡面どうしを空気中で
接触させ、1100℃にて2時間加熱することにより、
強固の接着が得られる。
基板1の表面部に誘電体膜としての酸化膜3を1.0μ
mの厚みで形成し、第2のシリコン基板2と重ね合わせ
た形で一体化する。この一体化は鏡面どうしを空気中で
接触させ、1100℃にて2時間加熱することにより、
強固の接着が得られる。
【0021】次に、(c) に示すように、第1のシリコン
基板1を研磨し、50μmの厚みのものが残るように調
整をする。
基板1を研磨し、50μmの厚みのものが残るように調
整をする。
【0022】次に、(d) に示すように、素子間分離溝4
を形成する。この場合、第1のシリコン基板1上に図示
省略の酸化膜を0.5μmの厚さで形成し、続いて、ホ
トリソグラフィ技術により素子間分離溝4に対応する部
位を除去し、残された酸化膜をマスクとして、アルカリ
系のエッチング液により異方性エッチングを行う。そし
て、酸化膜3が露呈した段階でエッチングを終了する。
その後、マスクとして用いた図示省略の酸化膜を除去
し、続いて、水素ガス雰囲気中で、1200℃で30分
間の加熱処理を行う。この処理により第1のシリコン基
板1の全表面部から酸素析出物が外方拡散され、素子間
分離溝4に隣接する側面部に無欠陥領域が形成される。
この段階で水素ガスの炉内への流入を止め、残存する水
素ガスを燃焼させ、温度の低下を待つ。
を形成する。この場合、第1のシリコン基板1上に図示
省略の酸化膜を0.5μmの厚さで形成し、続いて、ホ
トリソグラフィ技術により素子間分離溝4に対応する部
位を除去し、残された酸化膜をマスクとして、アルカリ
系のエッチング液により異方性エッチングを行う。そし
て、酸化膜3が露呈した段階でエッチングを終了する。
その後、マスクとして用いた図示省略の酸化膜を除去
し、続いて、水素ガス雰囲気中で、1200℃で30分
間の加熱処理を行う。この処理により第1のシリコン基
板1の全表面部から酸素析出物が外方拡散され、素子間
分離溝4に隣接する側面部に無欠陥領域が形成される。
この段階で水素ガスの炉内への流入を止め、残存する水
素ガスを燃焼させ、温度の低下を待つ。
【0023】次に,(e) に示したように、素子間分離溝
4の内面を含む第1のシリコン基板1の表面部に0.8
μmの酸化膜6を形成する。この場合、前工程で用いた
水素ガスが完全に燃焼し終わると同時に酸素ガスに切換
える。そして、炉内温度が1100℃に到達した時点で
水素ガスを炉内に送り込む。
4の内面を含む第1のシリコン基板1の表面部に0.8
μmの酸化膜6を形成する。この場合、前工程で用いた
水素ガスが完全に燃焼し終わると同時に酸素ガスに切換
える。そして、炉内温度が1100℃に到達した時点で
水素ガスを炉内に送り込む。
【0024】次に、(f) に示したように、素子間分離溝
4が完全に埋め込まれるまで多結晶シリコンを堆積さ
せ、過剰に堆積された多結晶シリコンを除去すると共
に、第1のシリコン基板1の表面が露出するまで研磨す
る。
4が完全に埋め込まれるまで多結晶シリコンを堆積さ
せ、過剰に堆積された多結晶シリコンを除去すると共
に、第1のシリコン基板1の表面が露出するまで研磨す
る。
【0025】以上、(a) 〜(f) の処理を実行することに
よって誘電体膜としての酸化膜で包み込まれた単結晶島
領域を有する誘電体分離基板が得られる。
よって誘電体膜としての酸化膜で包み込まれた単結晶島
領域を有する誘電体分離基板が得られる。
【0026】この実施例による誘電体分離基板の単結晶
島領域5間、及び単結晶島領域5と第2のシリコン基板
2との間にそれぞれ電圧を印加して絶縁耐圧を測定した
が、1000〜1100Vまでは絶縁破壊は起こらなか
った。因みに、酸素の外方拡散を行わなかった誘電体分
離基板の絶縁耐圧を測定をしたところ、400〜800
Vであった。かくして、本実施例によるものは絶縁耐圧
の増大が図られている。
島領域5間、及び単結晶島領域5と第2のシリコン基板
2との間にそれぞれ電圧を印加して絶縁耐圧を測定した
が、1000〜1100Vまでは絶縁破壊は起こらなか
った。因みに、酸素の外方拡散を行わなかった誘電体分
離基板の絶縁耐圧を測定をしたところ、400〜800
Vであった。かくして、本実施例によるものは絶縁耐圧
の増大が図られている。
【0027】一方、酸素の外方拡散を行わない従来の誘
電体分離基板に1000V以上の絶縁耐圧を持たせるに
は酸化膜の厚さを2.5μmにしなければならなかっ
た。この場合には基板自体の反り(研磨によって発生す
る)が大きく、その大きさは200μmにも達したが、
本実施例では80μm以下に抑えることができた。この
反りが大きい程、搬送のエラーが発生したり、パターニ
ング不良が発生したりする。反りに起因するエラー分を
除いた歩留まりは、従来のものは20%に満たなかった
ものが、本実施例では95%であった。
電体分離基板に1000V以上の絶縁耐圧を持たせるに
は酸化膜の厚さを2.5μmにしなければならなかっ
た。この場合には基板自体の反り(研磨によって発生す
る)が大きく、その大きさは200μmにも達したが、
本実施例では80μm以下に抑えることができた。この
反りが大きい程、搬送のエラーが発生したり、パターニ
ング不良が発生したりする。反りに起因するエラー分を
除いた歩留まりは、従来のものは20%に満たなかった
ものが、本実施例では95%であった。
【0028】なお、上記実施例では誘電体膜として、そ
の形成に容易な酸化膜を用いたが、厚膜の形成技術が確
立されておれば窒化膜を用いても上述したと同様な効果
が得られる。
の形成に容易な酸化膜を用いたが、厚膜の形成技術が確
立されておれば窒化膜を用いても上述したと同様な効果
が得られる。
【0029】
【発明の効果】以上の説明により明らかなように本発明
によれば、誘電体膜の膜質の向上を図り得、かつ、反り
を低く抑えることができ、これによって、製品の歩留ま
りを大幅に向上させることができるという効果が得られ
る。
によれば、誘電体膜の膜質の向上を図り得、かつ、反り
を低く抑えることができ、これによって、製品の歩留ま
りを大幅に向上させることができるという効果が得られ
る。
【図1】本発明の一実施例に係る誘電体分離基板の構成
を示す断面図。
を示す断面図。
【図2】本発明の一実施例に係る誘電帯分離基板の製造
工程を説明するための断面図。
工程を説明するための断面図。
【図3】従来の誘電体分離基板の構成を示す断面図。
1 第1のシリコン基板 2 第2のシリコン基板 3,6 酸化膜(誘電体膜) 4 素子間分離溝 5 単結晶島領域 8 酸素析出物 9 無欠陥層
Claims (2)
- 【請求項1】第1のシリコン基板と第2のシリコン基板
とが、誘電体膜として形成したSi酸化膜を介して、積
重ねた形で一体化され、前記第1のシリコン基板の主面
から前記誘電体膜に達する溝によって前記第1のシリコ
ン基板が複数の島領域に分離され、かつ、前記溝の内面
に誘電体膜としてSi酸化膜が形成された誘電体分離基
板において、前記島領域の底面部及び側面部に、無欠陥
層を設けたことを特徴とする誘電体分離基板。 - 【請求項2】第1のシリコン基板及び第2のシリコン基
板を用意し、 前記第1のシリコン基板を非酸化雰囲気中にて、略11
50℃以上の温度で、略10分以上保持し、 前記第1のシリコン基板及び前記第2のシリコン基板の
いずれか一方の表面に誘電体膜を形成した後、他方と積
重ねた形で一体化し、 前記第1のシリコン基板を、その主面から重ね合わせ面
に介在する前記誘電体膜に達する溝を形成して、前記第
1のシリコン基板を複数の領域に分離し、 この複数の領域に分離された前記第1のシリコン基板及
びこれに一体化された前記第2のシリコン基板を非酸化
雰囲気中にて、略1150℃以上の温度で、略10分以
上保持する、 ことを特徴とする誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3854894A JPH07249680A (ja) | 1994-03-09 | 1994-03-09 | 誘電体分離基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3854894A JPH07249680A (ja) | 1994-03-09 | 1994-03-09 | 誘電体分離基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249680A true JPH07249680A (ja) | 1995-09-26 |
Family
ID=12528351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3854894A Pending JPH07249680A (ja) | 1994-03-09 | 1994-03-09 | 誘電体分離基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233612A (ja) * | 1997-12-01 | 1999-08-27 | Samsung Electronics Co Ltd | 半導体装置のトレンチ隔離形成方法 |
-
1994
- 1994-03-09 JP JP3854894A patent/JPH07249680A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233612A (ja) * | 1997-12-01 | 1999-08-27 | Samsung Electronics Co Ltd | 半導体装置のトレンチ隔離形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Soiウエーハの製造方法 | |
| JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
| JP3900741B2 (ja) | Soiウェーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JPH06275525A (ja) | Soi基板及びその製造方法 | |
| JPH0964319A (ja) | Soi基板およびその製造方法 | |
| JPH07249680A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
| JP2811798B2 (ja) | 半導体基板の製造方法 | |
| JP3887973B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
| JP2007095951A (ja) | 半導体基板およびその製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP3864886B2 (ja) | Soiウエーハ | |
| JP4239324B2 (ja) | 張り合わせsoiウェーハの製造方法 | |
| JPH08255882A (ja) | Soi基板の製造方法およびsoi基板 | |
| JP3795150B2 (ja) | 酸化膜接着基板及びその製造方法 | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 | |
| JPH0547914A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| JPH04356961A (ja) | 半導体基板及びその製造方法 | |
| JPH0430449A (ja) | 半導体集積装置の製造方法 |