JPH07250102A - データ伝送回路 - Google Patents

Abstract

(57)【要約】 【目的】 データの入出力処理、あるいは送受信処理が
中断されることなく、送受信データのフレームとフレー
ムの間隔が極めて短い伝送が可能な、データ伝送回路を
提供する。 【構成】 データ入力部１と、データの書き込みと読み
出しが同時に実施可能なデュアルポートメモリ３、４
と、書き込み専用であるデータバス２と、読み出し専用
であるデータバス５と、データ送信部６とを用いる。デ
ータ入力部１は所定時間毎にデュアルポートメモリ３ま
たは４を選択し、所定単位のデータをデータバス２を介
して書き込む。データ送信部６は所定時間毎に、データ
入力部１が選択したデュアルポートメモリとは異なるデ
ュアルポートメモリ３または４を選択し、所定単位のデ
ータをデータバス５を介して読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルデータを外部
装置との間で送受信するデータ伝送回路に関する。

【０００２】

【従来の技術】図４に、従来のデータ伝送回路の構成の
一例を示す。図４（ａ）は、入力されたデータのフレー
ムフォーマットを変換して送信するためのデータ送信回
路である。また、図４（ｂ）は受信したデータのフレー
ムフォーマットを変換してデータを出力するためのデー
タ受信回路である。一般にこれらの回路では、データ入
力部１またはデータ受信部８、メモリ９、データ送信部
６またはデータ出力部７のそれぞれがデータバス１０に
接続されている。図４（ａ）に示すデータ送信回路でデ
ータを送信する場合、まず、データ入力部１が送信すべ
きデータを入力し、そのデータをデータバス１０を介し
てメモリ９に書き込む。この作業が終了後、データ送信
部６がメモリ９からデータバス１０を介してデータを読
み出し、所定のフレームフォーマットに変換してから送
信する。また、図４（ｂ）に示すデータ受信回路でデー
タを受信する場合には、データ受信部８がデータを受信
して、受信したデータをメモリ９に書き込みが可能なフ
レームフォーマットに変換する。その後、データバス１
０を介してメモリ９に書き込む。この作業が終了した
後、データ出力部７がメモリ９からデータバス１０を介
してデータを読み出し、出力する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
データ伝送回路では、１本のデータバスにすべての装置
が接続されている。このため、図４（ａ）におけるデー
タ送信回路にあっては、データ入力部１がメモリ９へデ
ータの書き込みを行っている間は、データ送信部６はメ
モリ９からデータの読み出しができない。従って、デー
タの入力が終了していないとデータの送信ができないこ
とになる。図５は、従来のデータ送信回路における、メ
モリ９に対するデータの読み書きの時間的関係を示すタ
イミングチャートである。図５においては、データ入力
部１がデータをメモリ９に書き込むタイミングを
（ａ）、データ送信部６がデータをメモリ９から読み出
すタイミングを（ｂ）として示している。また、斜線部
分はメモリ９をアクセスしている時間を示している。

【０００４】一方、図４（ｂ）におけるデータ受信回路
にあっても、図４（ａ）におけるデータ送信回路と同様
に、データの出力が終了していないとデータの受信がで
きない。この場合においては、図５における（ａ）がデ
ータ出力部７がデータをメモリ９から読み出すタイミン
グを、（ｂ）がデータ受信部８がデータをメモリ９に書
き込むタイミングを示す。

【０００５】前述の通り、従来のデータ伝送回路による
と、データの入力とデータの送信、あるいはデータの受
信とデータの出力は同時に実行できない。このため、実
際の伝送処理時間Ｔtはデータの入出力時間とデータの
送受信時間の合計時間となってしまう。また、送受信デ
ータのフレームとフレームの間隔がない連続した送受信
は困難である。さらには、フレームとフレームの間隔を
短くしたい場合には、データ入出力の処理のために十分
な時間が取れないという問題を持っている。本発明は、
前述のような背景のもとになされたもので、データの入
出力処理が中断されることがなく、また、送受信データ
のフレームとフレームの間隔が極めて短い伝送が可能な
データ伝送回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
デジタルデータを外部装置との間で送受信するデータ伝
送回路において、それぞれ第１および第２の入出力ポー
トを有する第１および第２の記憶手段と、前記第１およ
び第２の記憶手段のそれぞれの第１の入出力ポートに接
続され、所定時間毎に前記第１または第２の記憶手段を
交互に選択し、選択した記憶手段に所定単位のデジタル
データを書き込む書込手段と、前記第１および第２の記
憶手段のそれぞれの第２の入出力ポートに接続され、所
定時間毎に前記書込手段が選択した記憶手段とは異なる
記憶手段を選択し、選択した記憶手段から所定単位のデ
ジタルデータを読み出す読出手段とを具備することを特
徴としている。請求項２記載の発明は、デジタルデータ
を外部装置との間で送受信するデータ伝送回路におい
て、第１および第２の入出力ポートと、第１および第２
の記憶領域とを有する記憶手段と、前記第１の入出力ポ
ートに接続され、所定時間毎に前記第１または第２の記
憶領域を交互に選択し、選択した記憶領域に所定単位の
デジタルデータを書き込む書込手段と、前記第２の入出
力ポートに接続され、所定時間毎に前記書込手段が選択
した記憶領域とは異なる記憶領域を選択し、選択した記
憶領域から所定単位のデジタルデータを読み出す読出手
段とを具備することを特徴としている。

【０００７】

【作用】本発明によれば、書込手段は、所定時間毎に、
第１または第２の記憶手段、あるいは第１または第２の
記憶領域を交互に選択し、選択した記憶手段、あるいは
記憶領域に所定単位のデジタルデータを書き込む。一
方、読出手段は、所定時間毎に、書込手段が選択した記
憶手段、あるいは記憶領域とは異なる記憶手段、あるい
は記憶領域を選択し、選択した記憶手段、あるいは記憶
領域から所定単位のデジタルデータを読み出す。

【０００８】

【実施例】以下、本発明の実施例によるデータ伝送回路
について説明する。 Ａ．データ送信回路 図１は、本発明の第１の実施例によるデータ送信回路の
構成を示すブロック図である。１はデータ入力部であ
り、送信すべきデータを入力して、データバス２を介し
てデュアルポートメモリ３または４に同データを書き込
むためのバッファである。６はデータ送信部であり、デ
ュアルポートメモリ３または４からデータバス５を介し
てデータを読み出し、フレームフォーマットを変換して
送信する。

【０００９】次に、図１に示すデータ送信回路の動作に
ついて説明する。まず、データ入力部１はデータを入力
し、同データをデータバス２を介して順次デュアルポー
トメモリ３に書き込む。次にデータ入力部１は、１フレ
ーム分のデータ入力が終了したら、次フレームのデータ
を入力し、同データをデータバス２を介してデュアルポ
ートメモリ４に書き込む。さらにデータ入力部１は、こ
のフレームのデータ入力が終了したら、その次のフレー
ムのデータを入力し、同データをデータバス２を介して
デュアルポートメモリ３に書き込む。このように、１フ
レーム毎にデュアルポートメモリ３とデュアルポートメ
モリ４を交互に切り換えて書き込む。

【００１０】一方、データ送信部６は、データ入力部１
がデュアルポートメモリ３にデータの書き込みを行って
いる際にあっては、デュアルポートメモリ４からデータ
バス５を介してデータを読み出し、同データのフレーム
フォーマットを変換して送信する。また、データ送信部
６は、データ入力部１がデュアルポートメモリ４にデー
タの書き込みを行っている際にあっては、デュアルポー
トメモリ３から、データバス５を介してデータを読み出
し、同データのフレームフォーマットを変換して送信す
る。

【００１１】図３は本発明の第１の実施例における、デ
ータの入力とデータの送信の時間的関係を示すタイミン
グチャートである。同図中（ａ）は、データ入力部１が
デュアルポートメモリ３または４にデータを書き込むタ
イミングを、同図（ｂ）は、データ送信部６がデュアル
ポートメモリ３または４からデータを読み出すタイミン
グを示している。また、Ｔfは１フレームのデータの伝
送時間を、斜線部は、データ入力部１またはデータ送信
部６が、デュアルポートメモリ３または４をアクセスし
ているタイミングを示している。

【００１２】前述のように、図１に示すデータ送信回路
においては、データバス２は、データをデータ入力部１
からデュアルポートメモリ３または４に書き込むために
のみ使用される。また、データバス５は、データをデュ
アルポートメモリ３または４からデータ送信部６へと読
み出すためにのみ使用される。従って、データ入力部１
は１フレーム分のデータを連続してデュアルポートメモ
リ３または４に書き込むことが可能であり、その処理が
データ送信部６の処理によって中断されることはない。
また、データ送信部６は１フレーム分のデータを連続し
て読み出すことが可能であり、その処理がデータ入力部
１の処理によって中断されることはない。

【００１３】Ｂ．データ受信回路 図２は、本発明の第２の実施例によるデータ受信回路の
構成の一例である。８はデータ受信部であり、データを
受信して、同データのフレームフォーマットを変換した
後、データバス２を介してデュアルポートメモリ３また
は４へ書き込む。７はデータ出力部であり、デュアルポ
ートメモリ３または４からデータバス５を介して読み出
し、出力するためのバッファである。

【００１４】次に、図２に示すデータ受信回路の動作に
ついて説明する。まず、データ受信部８はデータを受信
し、同データのフレームフォーマットを変換し、データ
バス２を介して順次デュアルポートメモリ３に書き込
む。次にデータ受部８は、１フレーム分のデータ受信が
終了したら、次フレームのデータを受信する。さらに、
受信したデータのフレームフォーマットを変換し、デー
タバス２を介してデュアルポートメモリ４に書き込む。
さらにデータ受信部８は、このフレームのデータ受信が
終了したら、その次のフレームのデータを受信し、同デ
ータのフレームフォーマットを変換し、データバス２を
介してデュアルポートメモリ３に書き込む。このよう
に、１フレーム毎にデュアルポートメモリ３とデュアル
ポートメモリ４を交互に切り換えて書き込む。

【００１５】一方、データ出力部７は、データ受信部８
がデュアルポートメモリ３にデータの書き込みを行って
いる際には、デュアルポートメモリ４からデータバス５
を介してデータを読み出し、出力する。また、データ出
力部７は、データ受信部８がデュアルポートメモリ４に
データの書き込みを行っている際には、デュアルポート
メモリ３から、データバス５を介してデータを読み出
し、出力する。

【００１６】ここで、前述の図３中（ａ）は、データ出
力部７がデュアルポートメモリ３または４をアクセスし
ているタイミングをも示し、同図（ｂ）は、データ受信
部８がデュアルポートメモリ３または４をアクセスして
いるタイミングをも示す。また、Ｔfは１フレームのデ
ータの伝送時間を、斜線部は、データ出力部７またはデ
ータ受信部８が、デュアルポートメモリ３または４をア
クセスしているタイミングをも示している。

【００１７】前述のように、図２に示すデータ受信回路
において、データバス２はデータをデータ受信部８から
デュアルポートメモリ３または４に書き込むためにのみ
使用される。また、データバス５はデータをデュアルポ
ートメモリ３または４からデータ出力部７へと読み出す
ためにのみ使用される。従って、データ受信部８は１フ
レーム分のデータを連続してデュアルポートメモリ３ま
たは４に書き込むことが可能であり、その処理がデータ
出力部７の処理によって中断されることはない。また、
データ出力部７は１フレーム分のデータを連続して読み
出すことが可能であり、その処理がデータ受信部８の処
理によって中断されることはない。

【００１８】ところで、通常のデュアルポートメモリ
は、２つのポートを介して、同一アドレスのデータを、
同時にアクセスできない構造となっている。従って、一
方のポートにおいてデータの書き込み中は、他方のポー
トの同一アドレスにおいては読み出しにウエイトがかか
り、処理が中断される。しかしながら、本発明にあって
は、１系統のデュアルポートメモリにおいて、同時にデ
ータの書き込みと読み出しのアクセスが行われることは
ないので、処理が中断されることはない。

【００１９】なお、前述の第１および第２の実施例おい
ては、デュアルポートメモリ３とデュアルポートメモリ
４の２系統具備し、１フレーム毎にデータの書き込みと
読み出しを交互に行っている。これについては、データ
バス２とデータバス５が同一アドレスを同時にアクセス
しないように、１つのデュアルポートメモリをアドレス
上においてデュアルポートメモリ３に相当する記憶領域
とデュアルポートメモリ４に相当する記憶領域に分割し
て用いてもよい。

【００２０】

【発明の効果】以上述べたように、本発明によれば、デ
ータの入力とフォーマット変換後のデータの送信、また
はデータの受信とフォーマット変換後のデータの出力を
独立して行うことが可能になる。従って、データの入出
力処理あるいはデータの送受信処理が中断されることが
なく、また、送受信データのフレームとフレームの間隔
が極めて短いデータ伝送が可能である。

【図面の簡単な説明】

【図１】 本発明の第１の実施例によるデータ送信回路
の構成を示すブロック図である。

【図２】 本発明の第２の実施例によるデータ受信回路
の構成を示すブロック図である。

【図３】 本発明の第１の実施例によるデータ送信時の
タイミングチャートである。

【図４】 従来のデータ伝送回路の構成を示すブロック
図である。

【図５】 従来のデータ伝送回路によるデータ送信時の
タイミングチャートである。

【符号の説明】

１…データ入力部、２…データバス（書き込み側）、３
…デュアルポートメモリ（第１系統）、４…デュアルポ
ートメモリ（第２系統）、５…データバス（読み出し
側）、６…データ送信部、７…データ出力部、８…デー
タ受信部、９…メモリ、１０…データバス。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタルデータを外部装置との間で送受
   信するデータ伝送回路において、 それぞれ第１および第２の入出力ポートを有する第１お
   よび第２の記憶手段と、 前記第１および第２の記憶手段のそれぞれの第１の入出
   力ポートに接続され、所定時間毎に前記第１または第２
   の記憶手段を交互に選択し、選択した記憶手段に所定単
   位のデジタルデータを書き込む書込手段と、 前記第１および第２の記憶手段のそれぞれの第２の入出
   力ポートに接続され、所定時間毎に前記書込手段が選択
   した記憶手段とは異なる記憶手段を選択し、選択した記
   憶手段から所定単位のデジタルデータを読み出す読出手
   段とを具備することを特徴とするデータ伝送回路。
2. 【請求項２】 デジタルデータを外部装置との間で送受
   信するデータ伝送回路において、 第１および第２の入出力ポートと、第１および第２の記
   憶領域とを有する記憶手段と、 前記第１の入出力ポートに接続され、所定時間毎に前記
   第１または第２の記憶領域を交互に選択し、選択した記
   憶領域に所定単位のデジタルデータを書き込む書込手段
   と、 前記第２の入出力ポートに接続され、所定時間毎に前記
   書込手段が選択した記憶領域とは異なる記憶領域を選択
   し、選択した記憶領域から所定単位のデジタルデータを
   読み出す読出手段とを具備することを特徴とするデータ
   伝送回路。