JPH0725433U - ウォッチドッグタイマ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ウォッチドッグタイマ装置の有効／無効状態
および計時開始からＣＰＵに対する割り込み信号発生ま
での一定時間をＣＰＵのプログラムの実行によって設定
可能としたウォッチドッグタイマ装置を提供する。 【構成】 発振回路５、分周回路６およびカウンタ７に
よる計時手段を備えるとともに、ＣＰＵの動作により所
定値が書き込まれる時間設定用レジスタ８と状態設定用
レジスタ９を設ける。 【効果】 ＣＰＵの実行するプログラムの内容に応じて
ウォッチドッグタイマ装置の有効／無効状態を切り換
え、且つタイムアウト時間を変更することが可能とな
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、ＣＰＵの異常な処理状態を監視するウォッチドッグタイマ装置に 関する。

【０００２】

【従来の技術】

一般に、ウォッチドッグタイマ装置は、システムの状態または信号を監視し、 所定の時間を超えて変化しない時、誤りが生じたものとして検出するためのタイ マ装置である。従来よりマイクロプロセッサなどを制御部に有する装置において は、ＣＰＵの異常動作を監視して機器の異常動作を防止するためにウォッチドッ グタイマ装置が設けられている。この装置は、計時開始から一定時間経過時にＣ ＰＵに対して割り込み信号を発生する計時手段を備え、ＣＰＵはその計時手段か ら割り込みがかからないように定期的に計時手段をリセットするように構成し、 ＣＰＵの正常動作時には割り込みがかからぬようにし、何らかの原因でＣＰＵが 異常動作した際に、計時手段のリセットルーチンを実行せずに一定時間経過すれ ば、ＣＰＵに割り込みがかかり、以降の異常動作を回避する。

【０００３】 従来のウォッチドッグタイマ装置の構成例を図５に示す。図５において３２は クロック信号を発生するクロック信号発生回路、３１はクロック信号発生回路３ ２の発生するクロック周波数を切り換える切り換え回路であり、例えば基板上に 設けた複数の電極間のうち一つの電極間をピンによって接続する回路（ディック ピン）が用いられる。３３はクロック信号発生回路３２より出力されるクロック 信号をカウントするカウンタである。従って、カウンタ３３はクロック周波数切 り換え回路３１の設定に応じた周波数のクロック信号をカウントし、カウンタ３ ３が一定値を超えたときに出力される信号（例えばオーバーフロー信号）によっ てＣＰＵに対し割り込みをかけるように構成している。

【０００４】

【考案が解決しようとする課題】 ところが、このような従来のウォッチドッグタイマ装置においては、図５に示 したクロック信号発生回路３２とカウンタ３３による計時手段の計時開始からＣ ＰＵに対する割り込み信号の発生までの一定時間（以下「タイムアウト時間」と 言う。）は、クロック周波数切り換え回路３１の手動設定により行わなければな らず、これをＣＰＵのプログラム実行処理によって行うことはできなかった。ま た、クロック信号発生回路３２とカウンタ３３による計時手段はＣＰＵとは独立 して動作するため、ＣＰＵのプログラム実行内容に拘らず、常にタイムアウト時 間以内にカウンタ３３をリセットしなければならないため、ＣＰＵのプログラム 処理内容によってはウォッチドッグタイマ装置を有効に利用できないという問題 があった。例えば、ある一連の処理の最初に行う初期化処理時には、ＣＰＵの処 理能力等に起因する処理の都合上、比較的長時間ウォッチドッグタイマ装置の計 時手段をリセットできない場合があり、むしろウォッチドッグタイマ装置が不要 となる場合がある。また処理内容に応じて、無限ループに入ったか否かの最適な 判定時間は異なる。しかも、処理内容が変わる毎にタイムアウト時間を設定しよ うとしても、そのためにはシステムをダウンさせなければならず、例えばプログ ラマブルコントローラ（ＰＣ）やいわゆるプログラマブルロジックコントローラ （ＰＬＣ）を無人の現場に設置して、その制御部のタイムアウト時間を現場から 離れた遠隔地で設定変更することはできなかった。

【０００５】 この考案の目的は、計時開始からＣＰＵに対する割り込み信号の発生までの一 定時間をＣＰＵのプログラムの実行によって変更できるようにしたウォッチドッ グタイマ装置を提供することにある。

【０００６】 この考案の他の目的は、ウォッチドッグタイマ装置をＣＰＵのプログラム実行 によってその有効／無効状態を切り換えられるようにしたウォッチドッグタイマ 装置を提供することにある。

【０００７】 この考案の更に他の目的は、ウォッチドッグタイマ装置の有効／無効状態およ び計時開始からＣＰＵに対する割り込み信号発生までの一定時間をＣＰＵのプロ グラムの実行によって設定可能としたウォッチドッグタイマ装置を提供すること にある。

【０００８】

【課題を解決するための手段】

この考案の請求項１に係るウォッチドッグタイマ装置は、計時開始から一定時 間経過時にＣＰＵに対して割込信号を発生する計時手段を備えるウォッチドッグ タイマ装置において、 ＣＰＵの動作により前記一定時間設定用の所定値が書き込まれる時間設定用レ ジスタを設けるとともに、前記計時手段を、前記時間設定用レジスタから前記所 定値を入力して、該所定値に対応して計時時間を変化させる時間カウント回路か ら構成したことを特徴とする。

【０００９】 請求項２に係るウォッチドッグタイマ装置は、計時開始から一定時間経過時に ＣＰＵに対して割込信号を発生する計時手段を備えるウォッチドッグタイマ装置 において、 ＣＰＵの動作によりウォッチドッグタイマの有効／無効状態が設定される状態 設定用レジスタを設けるとともに、前記計時手段を、前記状態設定用レジスタの 状態がウォッチドッグタイマの有効状態であるときクロック信号をカウントし、 無効状態であるときリセット状態を保つ時間カウント回路とから構成したことを 特徴とする。

【００１０】 請求項３に係るウォッチドッグタイマ装置は、計時開始から一定時間経過時に ＣＰＵに対して割込信号を発生する計時手段を備えるウォッチドッグタイマ装置 において、 ＣＰＵの動作により前記一定時間設定用の所定値が書き込まれる時間設定用レ ジスタと、ＣＰＵの動作によりウォッチドッグタイマの有効／無効状態が設定さ れる状態設定用レジスタを設けるとともに、前記計時手段を、前記状態設定用レ ジスタの状態がウォッチドッグタイマの有効状態であるとき前記時間設定用レジ スタから前記所定値を入力するとともにクロック信号をカウントして前記所定値 に対応して計時時間を変化させ、無効状態であるときリセット状態を保つ時間カ ウント回路とから構成したことを特徴とする。

【００１１】 請求項４に係るウォッチドッグタイマ装置は、請求項１または３記載のものに おいて、前記時間カウント回路を、一定周期のクロック信号を発生するクロック 信号発生回路と、前記時間設定用レジスタの出力信号によって定まる分周比で前 記クロック信号を分周する分周回路と、該分周回路の出力信号をカウントし、カ ウント開始から一定数カウントしたときに前記割込信号を発生するカウンタとか ら構成したことを特徴とする。

【００１２】 請求項５に係るウォッチドッグタイマ装置は、請求項１または３記載のものに おいて、前記時間カウント回路を、一定周期のクロック信号を発生するクロック 信号発生回路と、前記クロック信号をカウントするとともに前記時間設定用レジ スタの値によってカウント開始から前記割込信号を発生するまでのカウント数を 変えるカウンタとから構成したことを特徴とする。

【００１３】

【作用】

請求項１に係るウォッチドッグタイマ装置では、時間設定用レジスタにはＣＰ Ｕの動作により一定時間設定用の所定値が書き込まれ、時間カウント回路は前記 時間設定用レジスタからの値を入力して対応する計時時間を変化させる。これに よりＣＰＵの実行するプログラムの内容に応じてタイムアウト時間を変更するこ とが可能となる。

【００１４】 請求項２に係るウォッチドッグタイマ装置では、状態設定用レジスタにはＣＰ Ｕの動作によってウォッチドッグタイマの有効／無効状態が設定され、時間カウ ント回路は前記状態設定用レジスタの状態がウォッチドッグタイマの有効状態で あるときクロック信号をカウントし、無効状態であるときリセット状態を保つ。

【００１５】 これによりＣＰＵの実行するプログラムに応じてウォッチドッグタイマ装置の有 効／無効状態を切り換えることができ、必要に応じてプログラムの実行途中でウ ォッチドッグタイマ装置の使用／不使用が設定できる。

【００１６】 請求項３に係るウォッチドッグタイマ装置では、時間設定用レジスタにはＣＰ Ｕの動作により一定時間設定用の所定値が書き込まれ、状態設定用レジスタには ＣＰＵの動作によってウォッチドッグタイマの有効／無効状態が設定される。時 間カウント回路は前記状態設定用レジスタの状態がウォッチドッグタイマの有効 状態であるとき、前記時間設定用レジスタからの値を入力するとともにクロック 信号をカウントして対応する計時時間を変化させ、無効状態であるときにはリセ ット状態を保つ。これにより、ＣＰＵの実行するプログラムの内容に応じてウォ ッチドッグタイマ装置の有効／無効状態を切り換え、タイムアウト時間を変更す ることが可能となる。

【００１７】 請求項４に係るウォッチドッグタイマ装置では、クロック信号発生回路は一定 周期のクロック信号を発生し、分周回路は前記時間設定用レジスタの出力信号に よって定まる分周比で前記クロック信号を分周し、カウンタは該分周回路の出力 信号をカウントし、カウント開始から一定数カウントしたときに前記割込信号を 発生する。これにより時間設定用レジスタの設定値に応じてタイムアウト時間が 変更される。

【００１８】 請求項５に係るウォッチドッグタイマ装置では、クロック信号発生回路は一定 周期のクロック信号を発生し、カウンタはクロック信号をカウントするとともに 前記時間設定用レジスタの値によってカウント開始から前記割込信号を発生する までのカウント数を変える。これにより時間設定用レジスタの設定値に応じてタ イムアウト時間が変更される。

【００１９】

【実施例】

この考案の実施例であるウォッチドッグタイマ装置を備えたプログラマブルコ ントローラの構成をブロック図として図１に示す。

【００２０】 図１においてＣＰＵ１はＲＯＭ２にあらかじめ書き込んだプログラムを実行す る。ＲＡＭ３はそのプログラムの実行に際して各種ワーキングエリアとして用い る。４はウォッチドッグタイマ装置であり、この装置内において発振回路５は一 定周波数信号を発生し、分周回路６は発振回路５の出力信号を定められた分周比 で分周する。時間設定用レジスタ８は分周回路６に対し分周比を定める複数ビッ トの信号を与える。ＣＰＵ１はこの時間設定用レジスタ８に一定時間設定用の所 定値を書き込む。カウンタ７は分周回路６の出力信号をカウントする。状態設定 用レジスタ９はウォッチドッグタイマの有効／無効状態を設定するためのレジス タである。この状態設定用レジスタ９は複数ビットからなり、そのうち一つのビ ット出力に応じてカウンタ７をリセット状態またはリセット解除状態に保つ。Ｃ ＰＵ１はこの状態設定用レジスタ９に対しウォッチドッグタイマの有効／無効状 態を設定し、状態設定用レジスタ９の出力をローレベルとして、ゲート１０を介 してカウンタ７のリセット端子をローレベルにすることによってカウンタをリセ ット状態に保つ。逆に状態設定用レジスタ９の出力をハイレベルとしてゲート１ ０を介してカウンタ７のリセット端子をハイレベルとすることによってカウンタ ７をリセット解除状態に保つ。Ｉ／Ｏポート１１はウォッチドッグタイマ装置の 利用時において定期的にカウンタ７をリセットするために用いるポートであり、 ＣＰＵ１はＩ／Ｏポート１１を介してカウンタ７をリセットする。図１において １２は時計回路であり、現在の日付および時刻を計時する。マルチプレクサ１３ は外部から入力される複数のアナログ信号のうち一つを選択し、ＡＤコンバータ １４はそれをデジタルデータに変換する。ＣＰＵ１はＡＤコンバータ１４からデ ジタルデータを読み取る。接点入力部１５は外部から複数の接点信号を入力し、 ＣＰＵ１はこの設定入力部１５から複数の接点信号を読み取る。接点出力部１６ はリレーユニットなどからなり、ＣＰＵ１はこの接点出力部１６を介して外部に 複数の接点信号を出力する。表示器１７はプログラマブルコントローラ全体の状 態などを表示する。ＣＰＵ１はインタフェース１８を介して所定内容の表示を行 う。キー入力部１９はキー接点およびスイッチ接点の入力部であり、ＣＰＵ１は インタフェース２０を介してその入力を読み取る。通信制御回路２１はホスト装 置との間で各種データの伝送制御を行う。ＣＰＵ１はインタフェース２２を介し てこれを制御しホスト装置との間で通信を行う。

【００２１】 次に、図１に示したプログラマブルコントローラの処理手順の例をフローチャ ートとして図２に示す。まず、図１に示した状態設定用レジスタ９に対しウォッ チドッグタイマの無効状態を示す値を設定することによってカウンタ７をリセッ ト状態に保つ（ｎ０）。続いて、図１に示した時間設定用レジスタ８に対し所定 値を設定することによってウォッチドッグタイマのタイムアウト時間を設定する （ｎ１）。その後、状態設定用レジスタ９にウォッチドッグタイマの有効状態を 示す値を設定してカウンタ７をリセット解除状態とし、初期化処理を行う（ｎ２ →ｎ３）。このようにして初期化処理時に適応したタイムアウト時間でウォッチ ドッグタイマを作動させる。初期化処理終了後は、状態設定用レジスタ９に対し ウォッチドッグタイマの無効状態を示す値を設定し、続いて時間設定用レジスタ に新たなタイムアウト時間を設定する（ｎ４→ｎ５）。その後再び状態設定用レ ジスタ９に対しウォッチドッグタイマの有効状態を示す値を設定して通常処理を 行う（ｎ６→ｎ７）。このようにして通常処理に適応するタイムアウト時間の下 でウォッチドッグタイマ装置を作動させる。

【００２２】 次に、ウォッチドッグタイマ装置の他の構成例を図４に示す。図４において２ ３は一定周波数のクロック信号を発生するクロック信号発生回路である。カウン タ７´は図１に示したカウンタ７とは異なり、カウンタ７′のリセット解除後、 時間設定用レジスタ８の内容をプリセットして、そのプリセット値からカウント を開始することによって、時間設定用レジスタ８に設定されるデータに応じてカ ウント周期（カウント開始からオーバーフロー信号を出力するまでのカウント数 ）を切り換える。このような構成であっても、時間設定用レジスタ８に対しタイ ムアウト時間に対応する所定値を書き込むことによって所定のタイムアウト時間 でウォッチドッグタイマ動作をおこなわせることができる。

【００２３】 次に、プログラマブルコントローラの他の処理手順の例をフローチャートとし て図３に示す。この例では、まずウォッチドッグタイマを無効状態としたまま初 期化処理をおこない（ｎ１０→ｎ１１）、その後、タイムアウト時間を設定し、 ウォッチドッグタイマを有効化して通常処理を行う（ｎ１２→ｎ１３→ｎ１４） 。このようにして処理内容に応じてウォッチドッグタイマを選択的に使用する。

【００２４】

【考案の効果】

この考案の請求項１に係るウォッチドッグタイマ装置によれば、ＣＰＵの実行 するプログラムの内容に応じてタイムアウト時間を変更することが可能となる。

【００２５】 請求項２に係るウォッチドッグタイマ装置によれば、ＣＰＵの実行するプログラ ムに応じてウォッチドッグタイマ装置の有効／無効状態を切り換えることができ 、必要に応じてプログラムの実行途中でウォッチドッグタイマ装置の使用／不使 用が設定できる。また、請求項３に係るウォッチドッグタイマ装置によれば、Ｃ ＰＵの実行するプログラムの内容に応じてウォッチドッグタイマ装置の有効／無 効状態を切り換え、且つタイムアウト時間を変更することが可能となる。

【図面の簡単な説明】

【図１】この考案の実施例に係るウォッチドッグタイマ
装置を備えるプログラマブルコントローラの構成を示す
ブロック図である。

【図２】図１に示すプログラマブルコントローラの処理
手順の例を示すフローチャートである。

【図３】図１に示すプログラマブルコントローラの他の
処理手順の例を示すフローチャートである。

【図４】他の実施例に係るウォッチドッグタイマ装置の
構成例を示すブロック図である。

【図５】従来のウォッチドッグタイマ装置の構成を示す
ブロック図である。

【符号の説明】

４−ウォッチドッグタイマ装置 ５−発振回路 ６−分周回路 ７−カウンタ ８−時間設定用レジスタ ９−状態設定用レジスタ ２３−クロック信号発生回路

Claims (5)

【実用新案登録請求の範囲】
1. 【請求項１】 計時開始から一定時間経過時にＣＰＵに
   対して割込信号を発生する計時手段を備えるウォッチド
   ッグタイマ装置において、 ＣＰＵの動作により前記一定時間設定用の所定値が書き
   込まれる時間設定用レジスタを設けるとともに、前記計
   時手段を、前記時間設定用レジスタから前記所定値を入
   力して、該所定値に対応して計時時間を変化させる時間
   カウント回路から構成したことを特徴とするウォッチド
   ッグタイマ装置。
2. 【請求項２】 計時開始から一定時間経過時にＣＰＵに
   対して割込信号を発生する計時手段を備えるウォッチド
   ッグタイマ装置において、 ＣＰＵの動作によりウォッチドッグタイマの有効／無効
   状態が設定される状態設定用レジスタを設けるととも
   に、前記計時手段を、前記状態設定用レジスタの状態が
   ウォッチドッグタイマの有効状態であるときクロック信
   号をカウントし、無効状態であるときリセット状態を保
   つ時間カウント回路とから構成したことを特徴とするウ
   ォッチドッグタイマ装置。
3. 【請求項３】 計時開始から一定時間経過時にＣＰＵに
   対して割込信号を発生する計時手段を備えるウォッチド
   ッグタイマ装置において、 ＣＰＵの動作により前記一定時間設定用の所定値が書き
   込まれる時間設定用レジスタと、ＣＰＵの動作によりウ
   ォッチドッグタイマの有効／無効状態が設定される状態
   設定用レジスタを設けるとともに、前記計時手段を、前
   記状態設定用レジスタの状態がウォッチドッグタイマの
   有効状態であるとき前記時間設定用レジスタから前記所
   定値を入力するとともにクロック信号をカウントして前
   記所定値に対応して計時時間を変化させ、無効状態であ
   るときリセット状態を保つ時間カウント回路とから構成
   したことを特徴とするウォッチドッグタイマ装置。
4. 【請求項４】 前記時間カウント回路を、一定周期のク
   ロック信号を発生するクロック信号発生回路と、前記時
   間設定用レジスタの出力信号によって定まる分周比で前
   記クロック信号を分周する分周回路と、該分周回路の出
   力信号をカウントし、カウント開始から一定数カウント
   したときに前記割込信号を発生するカウンタとから構成
   した請求項１または３記載のウォッチドッグタイマ装
   置。
5. 【請求項５】 前記時間カウント回路を、一定周期のク
   ロック信号を発生するクロック信号発生回路と、前記ク
   ロック信号をカウントするとともに前記時間設定用レジ
   スタの値によってカウント開始から前記割込信号を発生
   するまでのカウント数を変えるカウンタとから構成した
   請求項１または３記載のウォッチドッグタイマ装置。