JPH07263556A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07263556A JPH07263556A JP6563095A JP6563095A JPH07263556A JP H07263556 A JPH07263556 A JP H07263556A JP 6563095 A JP6563095 A JP 6563095A JP 6563095 A JP6563095 A JP 6563095A JP H07263556 A JPH07263556 A JP H07263556A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- semiconductor device
- impurity
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】Ａｌとシリコン基板の間の合金化を防止して、
信頼性の高い接続を有する半導体装置を形成する。 【構成】コンタクト孔を介して露出された不純物ドープ
層４６の表面上から、第２の絶縁膜４４上に延伸する多
結晶シリコン膜４５およびその上に導電性膜（Ａｌ膜）
４７を形成し、これら多結晶シリコン膜４５およびその
上に導電性膜４７は、上記第２の絶縁膜４４上の同一の
位置で終端する。 【効果】多結晶シリコン膜４５によって、コンタクト孔
底部の凹凸が緩和されてＡｌ膜４７とシリコン基板４１
の間の合金化が防止され、形成も容易である。
信頼性の高い接続を有する半導体装置を形成する。 【構成】コンタクト孔を介して露出された不純物ドープ
層４６の表面上から、第２の絶縁膜４４上に延伸する多
結晶シリコン膜４５およびその上に導電性膜（Ａｌ膜）
４７を形成し、これら多結晶シリコン膜４５およびその
上に導電性膜４７は、上記第２の絶縁膜４４上の同一の
位置で終端する。 【効果】多結晶シリコン膜４５によって、コンタクト孔
底部の凹凸が緩和されてＡｌ膜４７とシリコン基板４１
の間の合金化が防止され、形成も容易である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、詳し
くは、半導体基の表面領域内に形成された不純物ドープ
層（拡散層）と、良好な接触を形成することができる配
線構造体を有する半導体装置に関する。
くは、半導体基の表面領域内に形成された不純物ドープ
層（拡散層）と、良好な接触を形成することができる配
線構造体を有する半導体装置に関する。
【０００２】
【従来の技術】従来のコンタクト構造は、例えば、１９
８５年秋季第４６回応用物理学会学術講演予稿集第４１
１頁。３ａ−Ｖ−１において論じられているように、拡
散層の上にＴｉＮ膜を直接被着し、その上にＡｌあるい
はＡｌ化合物を被着していた。ＴｉＮ膜を拡散層とＡｌ
膜の間に介在させるのは、ＴｉＮ膜が、ＡｌとＳｉの合
金化を防ぐバリヤとして働くためである。
８５年秋季第４６回応用物理学会学術講演予稿集第４１
１頁。３ａ−Ｖ−１において論じられているように、拡
散層の上にＴｉＮ膜を直接被着し、その上にＡｌあるい
はＡｌ化合物を被着していた。ＴｉＮ膜を拡散層とＡｌ
膜の間に介在させるのは、ＴｉＮ膜が、ＡｌとＳｉの合
金化を防ぐバリヤとして働くためである。
【０００３】
【発明が解決しようとする課題】上記従来技術は、被着
方法（スパッタリング）に起因するＴｉＮの被覆性の不
良を十分に配慮していないため、コンタクト孔が小さく
なって、開口面積に対する深さの比が大きくなった場合
は、コンタクト孔の内面が、ＴｉＮ膜によって十分被覆
されないことが起こる。
方法（スパッタリング）に起因するＴｉＮの被覆性の不
良を十分に配慮していないため、コンタクト孔が小さく
なって、開口面積に対する深さの比が大きくなった場合
は、コンタクト孔の内面が、ＴｉＮ膜によって十分被覆
されないことが起こる。
【０００４】さらに、第２図および第３図に示したよう
に、コンタクト領域２５が、拡散層２３、３３からずれ
て、アイソレーション用のＳｉＯ2膜２２、３２に入り
込んだ場合は、コンタクト孔を形成する際に、上記アイ
ソレーション用のＳｉＯ2膜２２、３２の端部もエッチ
されてしまうため、コンタクト孔の内部にさらに深いみ
ぞあるいは凹部が形成され、ＴｉＮ膜１０によって、コ
ンタクト孔内部のすべてを完全に被覆することができな
い。
に、コンタクト領域２５が、拡散層２３、３３からずれ
て、アイソレーション用のＳｉＯ2膜２２、３２に入り
込んだ場合は、コンタクト孔を形成する際に、上記アイ
ソレーション用のＳｉＯ2膜２２、３２の端部もエッチ
されてしまうため、コンタクト孔の内部にさらに深いみ
ぞあるいは凹部が形成され、ＴｉＮ膜１０によって、コ
ンタクト孔内部のすべてを完全に被覆することができな
い。
【０００５】そのため、ＴｉＮ膜６の上にＡｌ膜１１を
形成した際に、ＳｉとＡｌが、直接接触し、その後に行
われるアニールによって合金化が進み、形成されたＡｌ
−Ｓｉ合金が、拡散層３を突き抜けてＳｉ基板１内に入
り、その結果、Ｓｉ基板１とＡｌ膜１１が互いにショー
トしてしまう。
形成した際に、ＳｉとＡｌが、直接接触し、その後に行
われるアニールによって合金化が進み、形成されたＡｌ
−Ｓｉ合金が、拡散層３を突き抜けてＳｉ基板１内に入
り、その結果、Ｓｉ基板１とＡｌ膜１１が互いにショー
トしてしまう。
【０００６】本発明の目的は、従来技術の有する上記問
題を解決し、コンタクト領域が拡散層からずれて、アイ
ソレーション領域に入り込んだ場合でも、Ｓｉ基板と配
線が互いにショートすることがなく、拡散層と良好な接
続を行うことができる、高い信頼性を有する半導体装置
を提供することである。
題を解決し、コンタクト領域が拡散層からずれて、アイ
ソレーション領域に入り込んだ場合でも、Ｓｉ基板と配
線が互いにショートすることがなく、拡散層と良好な接
続を行うことができる、高い信頼性を有する半導体装置
を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アイソレーション用絶縁膜とその上に形
成された第２の絶縁膜の積層絶縁膜と、上記アイソレー
ション用絶縁膜の端部を含む領域の上記積層絶縁膜に設
けられた基板コンタクト用開口部と、当該開口部に形成
された電極を有する半導体装置において、上記電極は、
多結晶シリコン膜およびその上に形成された二層膜と
し、かつ、上記多結晶シリコン膜と導電性膜の終端部
は、鉛直上方から見たときに上記層絶縁膜上の同一の位
置に設けるものである。
め、本発明は、アイソレーション用絶縁膜とその上に形
成された第２の絶縁膜の積層絶縁膜と、上記アイソレー
ション用絶縁膜の端部を含む領域の上記積層絶縁膜に設
けられた基板コンタクト用開口部と、当該開口部に形成
された電極を有する半導体装置において、上記電極は、
多結晶シリコン膜およびその上に形成された二層膜と
し、かつ、上記多結晶シリコン膜と導電性膜の終端部
は、鉛直上方から見たときに上記層絶縁膜上の同一の位
置に設けるものである。
【０００８】
【作用】上記多結晶シリコン膜は、被覆性が極めて良好
な低圧化学気相成長法によって形成できるので、上記コ
ンタクト孔内は、上記多結晶シリコンによって平坦化さ
れ、ＴｉＮの低い被覆性に起因するＡｌ膜とＳｉ基板の
ショートは防止できる。さらに、上記アニールによっ
て、ＴｉＮ膜の下方の深い位置に良好な接合が形成され
ているため、ＡｌとＳｉの合金化が万一発生しても、合
金化した領域が、拡散層を突き抜けて、その下のＳｉ基
板に到達する恐れはほとんどなく、この点からも、Ａｌ
膜とＳｉ基板のショートは効果的に防止される。
な低圧化学気相成長法によって形成できるので、上記コ
ンタクト孔内は、上記多結晶シリコンによって平坦化さ
れ、ＴｉＮの低い被覆性に起因するＡｌ膜とＳｉ基板の
ショートは防止できる。さらに、上記アニールによっ
て、ＴｉＮ膜の下方の深い位置に良好な接合が形成され
ているため、ＡｌとＳｉの合金化が万一発生しても、合
金化した領域が、拡散層を突き抜けて、その下のＳｉ基
板に到達する恐れはほとんどなく、この点からも、Ａｌ
膜とＳｉ基板のショートは効果的に防止される。
【０００９】また、上記多結晶シリコン膜とその上に形
成された導電性膜の終端部が、開口部を有する絶縁膜上
の、同一の位置に形成されるので、所要面積も少なく、
形成も容易である。
成された導電性膜の終端部が、開口部を有する絶縁膜上
の、同一の位置に形成されるので、所要面積も少なく、
形成も容易である。
【００１０】
〈実施例１〉本発明の一実施例を図１を用いて説明す
る。まず、図１（１）に示したように、周知の方法を用
いて、ＳｉＯ2膜２からなるアイソレーション領域を形
成し、周知のイオン打込み法を用いて不純物領域３を形
成した後、周知の化学気相成長法を用いて、リンケイ酸
ガラス膜４を形成した。
る。まず、図１（１）に示したように、周知の方法を用
いて、ＳｉＯ2膜２からなるアイソレーション領域を形
成し、周知のイオン打込み法を用いて不純物領域３を形
成した後、周知の化学気相成長法を用いて、リンケイ酸
ガラス膜４を形成した。
【００１１】図１（２）に示したように、レジスト膜５
をマスクとして用いた異方性エッチングによって、コン
タクト孔を形成し、の表面の一部を露出させた。この
際、アイソレーション領域である上記ＳｉＯ2膜２の端
部がエッチされて、Ｓｉ基板１の表面の一部に凹部が形
成され、Ｓｉ基板１の一部が露出される場合がある。
をマスクとして用いた異方性エッチングによって、コン
タクト孔を形成し、の表面の一部を露出させた。この
際、アイソレーション領域である上記ＳｉＯ2膜２の端
部がエッチされて、Ｓｉ基板１の表面の一部に凹部が形
成され、Ｓｉ基板１の一部が露出される場合がある。
【００１２】しかし、図１（３）に示したように、上記
Ｓｉ基板１の露出された表面上からリンケイ酸ガラス膜
４の表面上に延伸する多結晶シリコン膜６を低圧気相成
長法によって形成すると、上記凹部は、この多結晶シリ
コン膜６によって充填され、コンタクト孔の底部は平坦
になった。
Ｓｉ基板１の露出された表面上からリンケイ酸ガラス膜
４の表面上に延伸する多結晶シリコン膜６を低圧気相成
長法によって形成すると、上記凹部は、この多結晶シリ
コン膜６によって充填され、コンタクト孔の底部は平坦
になった。
【００１３】次に、リン７をイオン打込みしてリン層８
を形成した後、アニールを行い、多結晶シリコン特有の
速い不純物拡散を利用して、上記Ｓｉ基板１にあらかじ
め形成されてあるｎ+拡散領域８より深い第２のｎ+拡散
領域９を、コンタクト孔の下方に自己整合的に形成し
た。
を形成した後、アニールを行い、多結晶シリコン特有の
速い不純物拡散を利用して、上記Ｓｉ基板１にあらかじ
め形成されてあるｎ+拡散領域８より深い第２のｎ+拡散
領域９を、コンタクト孔の下方に自己整合的に形成し
た。
【００１４】ＡｌとＳｉの合金化を防止するためのバリ
ヤ膜として、ＴｉＮ膜１０を上記多結晶シリコン膜６の
上に形成し、さらに、その上にＡｌ膜１１を形成した
後、、周知の選択エッチング法によって、多結晶シリコ
ン膜６、ＴｉＮ膜１０およびＡｌ膜１１からなる積層膜
を所定の形状に加工して、図１（４）に示したように、
多結晶シリコン膜６、ＴｉＮ膜１０およびＡｌ膜１１の
終端部が、上記リンケイ酸ガラス膜４上の同一の位置に
形成されるようにした。
ヤ膜として、ＴｉＮ膜１０を上記多結晶シリコン膜６の
上に形成し、さらに、その上にＡｌ膜１１を形成した
後、、周知の選択エッチング法によって、多結晶シリコ
ン膜６、ＴｉＮ膜１０およびＡｌ膜１１からなる積層膜
を所定の形状に加工して、図１（４）に示したように、
多結晶シリコン膜６、ＴｉＮ膜１０およびＡｌ膜１１の
終端部が、上記リンケイ酸ガラス膜４上の同一の位置に
形成されるようにした。
【００１５】この場合、ＴｉＮ膜１０はスパッタ法で形
成されるので、表面被覆性が低い。そのため、多結晶シ
リコン膜６が存在しないと、Ｓｉ基板１に形成された上
記凹部がＴｉＮ膜１０によって完全には充填されず、そ
のため、ＡｌとＳｉの間の化合および合金化が起って、
Ａｌ膜１１とＳｉ基板１が互いにショートする場合があ
る。このショートは、図２に示したように、ＳｉＯ2膜
２２が周知のＬＯＣＯＳ（Local Oxidation of Silico
n）によって形成された場合は、比較的少なかったが、
図３に示した埋込型アイソレーションの場合は、アイソ
レーション用のＳｉＯ2膜３２の端部の傾斜が直角に近
いため、イオン打込みとアニールによって形成された拡
散層３６の深さが実質的に浅くなり、ショートが発生し
やすくなってしまう。しかし、図１（４）に示した本発
明の構造では、深く良好な接合が形成されるので、その
ような恐れはない。
成されるので、表面被覆性が低い。そのため、多結晶シ
リコン膜６が存在しないと、Ｓｉ基板１に形成された上
記凹部がＴｉＮ膜１０によって完全には充填されず、そ
のため、ＡｌとＳｉの間の化合および合金化が起って、
Ａｌ膜１１とＳｉ基板１が互いにショートする場合があ
る。このショートは、図２に示したように、ＳｉＯ2膜
２２が周知のＬＯＣＯＳ（Local Oxidation of Silico
n）によって形成された場合は、比較的少なかったが、
図３に示した埋込型アイソレーションの場合は、アイソ
レーション用のＳｉＯ2膜３２の端部の傾斜が直角に近
いため、イオン打込みとアニールによって形成された拡
散層３６の深さが実質的に浅くなり、ショートが発生し
やすくなってしまう。しかし、図１（４）に示した本発
明の構造では、深く良好な接合が形成されるので、その
ような恐れはない。
【００１６】さらに、図１（３）に示したように、本実
施例においては、上記多結晶シリコン膜６、ＴｉＮ膜１
０およびＡｌ膜１１が、上記リンケイ酸ガラス膜４上の
同一の位置において終端しているので、積層膜からなる
所要面積の少ない電極が、極めて容易に形成できる。
施例においては、上記多結晶シリコン膜６、ＴｉＮ膜１
０およびＡｌ膜１１が、上記リンケイ酸ガラス膜４上の
同一の位置において終端しているので、積層膜からなる
所要面積の少ない電極が、極めて容易に形成できる。
【００１７】〈実施例２〉本発明の第２の実施例を図４
に示した。図４に示したように、コンタクト孔が比較的
大きく、拡散層４３も比較的深い場合は、上記ＴｉＮな
どからなるバリア層を設けないで、多結晶シリコン膜４
５の上に導電性膜（本実施例ではＡｌ膜）を直接形成し
てもよい。この場合も、良好な接合が形成されて、良好
なコンタクトが実現できる。
に示した。図４に示したように、コンタクト孔が比較的
大きく、拡散層４３も比較的深い場合は、上記ＴｉＮな
どからなるバリア層を設けないで、多結晶シリコン膜４
５の上に導電性膜（本実施例ではＡｌ膜）を直接形成し
てもよい。この場合も、良好な接合が形成されて、良好
なコンタクトが実現できる。
【００１８】さらに、本実施例においても、図４から明
らかなように、上記多結晶シリコン膜４５およびＡｌ膜
４７が、リンケイ酸ガラス膜４４上の同一の位置におい
て終端しているので、上記実施例１と同様の利点が得ら
れる。
らかなように、上記多結晶シリコン膜４５およびＡｌ膜
４７が、リンケイ酸ガラス膜４４上の同一の位置におい
て終端しているので、上記実施例１と同様の利点が得ら
れる。
【００１９】〈実施例３〉本発明を相補型集積回路に適
用した第３の実施例を図５を用いて説明する。まず、図
５（１）に示したように、ｎ型Ｓｉ基板５１の表面に、
ｎ型ウエル５２、ｐ型ウエル５３、アイソレーション領
域５４、ｐ+型拡散層５５、ｎ+拡散層５６およびリンケ
イ酸ガラス膜５７を、周知の方法を用いて順次形成した
後、コンタクト孔を形成し、さらに多結晶シリコン膜５
８を、周知の低圧化学気相成長法を用いて全面に形成し
た。
用した第３の実施例を図５を用いて説明する。まず、図
５（１）に示したように、ｎ型Ｓｉ基板５１の表面に、
ｎ型ウエル５２、ｐ型ウエル５３、アイソレーション領
域５４、ｐ+型拡散層５５、ｎ+拡散層５６およびリンケ
イ酸ガラス膜５７を、周知の方法を用いて順次形成した
後、コンタクト孔を形成し、さらに多結晶シリコン膜５
８を、周知の低圧化学気相成長法を用いて全面に形成し
た。
【００２０】図５（２）に示したように、レジスト膜５
９によってｎ型ウエル５２を覆い、露出されているｐ型
ウエル５３のみにリン６０をイオン打込みして、上記コ
ンタクト孔下部の上記ｐ型ウエル５３に、リン層６１を
形成した。
９によってｎ型ウエル５２を覆い、露出されているｐ型
ウエル５３のみにリン６０をイオン打込みして、上記コ
ンタクト孔下部の上記ｐ型ウエル５３に、リン層６１を
形成した。
【００２１】図５（３）に示したように、上記ｎ型ウエ
ル５２上のレジスト膜５９を除去した後、ｐ型ウエル５
３の上にレジスト膜６２を形成し、同様に、ｐ型ウエル
５３にボロン６３をイオン打ち込みして、上記コンタク
ト孔下部の上記ｎ型ウエル５２に、ボロン層６４を形成
した。
ル５２上のレジスト膜５９を除去した後、ｐ型ウエル５
３の上にレジスト膜６２を形成し、同様に、ｐ型ウエル
５３にボロン６３をイオン打ち込みして、上記コンタク
ト孔下部の上記ｎ型ウエル５２に、ボロン層６４を形成
した。
【００２２】次に、図５（４）に示したように、アニー
ルを行ってｐ+型拡散層６５およびｎ+型拡散層６６を形
成した後、多結晶シリコン膜５８、ＴｉＮ膜６７および
Ａｌ膜６８を周知の方法を用いて形成し、周知の選択エ
ッチングによって所定の形状に加工して、多結晶シリコ
ン膜５８、ＴｉＮ膜６７およびＡｌ膜６８が、リンケイ
酸ガラス５７上の同一の位置において終端する配線を形
成した。
ルを行ってｐ+型拡散層６５およびｎ+型拡散層６６を形
成した後、多結晶シリコン膜５８、ＴｉＮ膜６７および
Ａｌ膜６８を周知の方法を用いて形成し、周知の選択エ
ッチングによって所定の形状に加工して、多結晶シリコ
ン膜５８、ＴｉＮ膜６７およびＡｌ膜６８が、リンケイ
酸ガラス５７上の同一の位置において終端する配線を形
成した。
【００２３】
【発明の効果】本発明によれば、シリコン基板の表面領
域内に形成された拡散層とコンタクトを形成する場合、
コンタクト領域がずれてアイソレーション領域に入り込
み、アイソレーション用のＳｉＯ2膜の端部が深くエッ
チされてしまっても、エッチされた部分が多結晶シリコ
ン膜によって埋められて、良好な接続が得られる。しか
も、上記多結晶シリコン膜によって、コンタクト孔内の
凹部が充填されて極端な凹凸がなくなるので、ＴｉＮ膜
からなるバリヤ膜を形成しても、ＴｉＮ膜の被覆性が低
いために生じるＡｌとシリコン基板の間の合金化反応は
効果的に防止される。さらに、上記多結晶シリコン膜と
導電性膜が同一の位置で終端しているため、所要面積は
小さく、形成も容易である。
域内に形成された拡散層とコンタクトを形成する場合、
コンタクト領域がずれてアイソレーション領域に入り込
み、アイソレーション用のＳｉＯ2膜の端部が深くエッ
チされてしまっても、エッチされた部分が多結晶シリコ
ン膜によって埋められて、良好な接続が得られる。しか
も、上記多結晶シリコン膜によって、コンタクト孔内の
凹部が充填されて極端な凹凸がなくなるので、ＴｉＮ膜
からなるバリヤ膜を形成しても、ＴｉＮ膜の被覆性が低
いために生じるＡｌとシリコン基板の間の合金化反応は
効果的に防止される。さらに、上記多結晶シリコン膜と
導電性膜が同一の位置で終端しているため、所要面積は
小さく、形成も容易である。
【図１】本発明の第１の実施例を説明するための工程
図、
図、
【図２】従来のコンタクト部を示す断面図、
【図３】埋込型アイソレーションを用いた場合の従来の
コンタクト部を示す断面図、
コンタクト部を示す断面図、
【図４】本発明の第２の実施例を説明するための断面
図、
図、
【図５】本発明の第３の実施例を説明するための工程
図。
図。
１、２１、３１、４１……シリコン基板、 ２、２２、３２、４２、５４……アイソレーション用Ｓ
ｉＯ2膜、 ３、９、２３、２６、３３、３６、４３、４６、５６、
５６、６６……ｎ+拡散層、 ５５、６６……ｐ+拡散層、 ４、２４、３４、４４、５７……リンケイ酸ガラス膜、 ５、５９、６２……レジスト膜 ６、４５、５８……多結晶シリコン膜、 １０、６７……ＴｉＮ膜、 １１、２７、３７、４７、６８……Ａｌ膜、 ５２……ｎ型ウエル、 ５３……ｐ型ウエル。
ｉＯ2膜、 ３、９、２３、２６、３３、３６、４３、４６、５６、
５６、６６……ｎ+拡散層、 ５５、６６……ｐ+拡散層、 ４、２４、３４、４４、５７……リンケイ酸ガラス膜、 ５、５９、６２……レジスト膜 ６、４５、５８……多結晶シリコン膜、 １０、６７……ＴｉＮ膜、 １１、２７、３７、４７、６８……Ａｌ膜、 ５２……ｎ型ウエル、 ５３……ｐ型ウエル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山中 俊明 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 本間 喜夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (7)
- 【請求項１】第１導電型を有する半導体基板の主表面上
に形成されたアイソレーション用の第１の絶縁膜と、上
記半導体基板の表面領域内に形成された上記第１導電型
とは逆の第２導電型を有する不純物ドープ層と、当該不
純物ドープ層の表面上から上記第１の絶縁膜の表面上に
延伸する第２の絶縁膜と、当該第２の絶縁膜の所望部分
および上記第１の絶縁膜の端部を除去して形成され、上
記不純物ドープ層の表面の所望部分を露出する開口部
と、当該開口部を介して露出された上記不純物ドープ層
の表面上から上記第２の絶縁膜の表面上に延伸する上記
第２導電型を有する多結晶シリコン膜と、当該多結晶シ
リコン膜の上に形成された導電性膜を有し、上記多結晶
シリコン膜と上記導電性膜は、上記第２の絶縁膜の表面
上の同一の位置に終端部を有していることを特徴とする
半導体装置。 - 【請求項２】上記多結晶シリコン膜と上記導電性膜の間
にはバリヤ膜が介在し、当該バリヤ膜は、上記多結晶シ
リコン膜および上記導電性膜の終端部と同じ位置に終端
部を有していることを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】上記バリヤ膜は、ＴｉＮ膜であることを特
徴とする請求項２に記載の半導体装置。 - 【請求項４】上記導電性膜はアルミニウムからなること
を特徴とする請求項１から３のいずれか一に記載の半導
体装置。 - 【請求項５】上記開口部の底端部には凹部が形成され、
当該凹部は上記多結晶シリコン膜によって充填されてい
ることを特徴とする請求項１から４のいずれか一に記載
の半導体装置。 - 【請求項６】上記凹部の下の上記半導体基板内には、上
記不純物ドープ層より深く、かつ、上記第２導電型を有
する第２の不純物ドープ層が形成されているいることを
特徴とする請求項５に記載の半導体装置。 - 【請求項７】上記第１および第２の絶縁膜は、それぞ
れ、二酸化シリコンおよびリンケイ酸ガラスからなるこ
とを特徴とする請求項１から６のいずれか一に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7065630A JP2690468B2 (ja) | 1995-03-24 | 1995-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7065630A JP2690468B2 (ja) | 1995-03-24 | 1995-03-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61097927A Division JP2741757B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263556A true JPH07263556A (ja) | 1995-10-13 |
| JP2690468B2 JP2690468B2 (ja) | 1997-12-10 |
Family
ID=13292537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7065630A Expired - Lifetime JP2690468B2 (ja) | 1995-03-24 | 1995-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690468B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585041A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Semiconductor device and its preparation |
| JPS58110032A (ja) * | 1981-12-23 | 1983-06-30 | Konishiroku Photo Ind Co Ltd | 蒸着装置 |
| JPS58110037A (ja) * | 1981-12-24 | 1983-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS5974668A (ja) * | 1982-09-20 | 1984-04-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路接点構造体 |
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59181571A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS609159A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| JPS60169169A (ja) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-03-24 JP JP7065630A patent/JP2690468B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585041A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Semiconductor device and its preparation |
| JPS58110032A (ja) * | 1981-12-23 | 1983-06-30 | Konishiroku Photo Ind Co Ltd | 蒸着装置 |
| JPS58110037A (ja) * | 1981-12-24 | 1983-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS5974668A (ja) * | 1982-09-20 | 1984-04-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路接点構造体 |
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59181571A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS609159A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| JPS60169169A (ja) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690468B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538344A (en) | Method of forming electrode/wiring layer | |
| US4717682A (en) | Method of manufacturing a semiconductor device with conductive trench sidewalls | |
| US6746952B2 (en) | Diffusion barrier layer for semiconductor wafer fabrication | |
| US4980748A (en) | Semiconductor device made with a trenching process | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| EP1289005A2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter and base | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JP2690468B2 (ja) | 半導体装置 | |
| JP7753134B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6227744B2 (ja) | ||
| KR100327929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2794594B2 (ja) | 半導体装置の製法 | |
| JPH06204173A (ja) | 半導体装置の製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP2741757B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1126584A (ja) | 半導体装置及びその製造方法 | |
| JP2899018B2 (ja) | 半導体装置 | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06252090A (ja) | 半導体装置及びその製造方法 | |
| JPH0590196A (ja) | 半導体装置の製造方法 | |
| JP2006332133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05217942A (ja) | 半導体装置の製造方法 | |
| KR20010073705A (ko) | 선택적 에피텍셜 성장을 이용한 반도체 장치의 콘택 형성방법 | |
| JP2003264287A (ja) | Ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |