JPH07264002A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH07264002A JPH07264002A JP4966294A JP4966294A JPH07264002A JP H07264002 A JPH07264002 A JP H07264002A JP 4966294 A JP4966294 A JP 4966294A JP 4966294 A JP4966294 A JP 4966294A JP H07264002 A JPH07264002 A JP H07264002A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switch
- full
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】積分検波時間を短縮した積分回路を実現する。
【構成】本発明の積分回路は、全波整流された交流信号
を少なくとも１周期分の短い時間だけ通過させる通過回
路を含み、該通過回路の出力を積分部５で積分するよう
にしている。通過回路は全波整流信号路に挿入されたス
イッチ４と、全波整流信号に基づいて前記スイッチ４を
駆動するためのタイミング信号を発生する回路３とから
成る。
を少なくとも１周期分の短い時間だけ通過させる通過回
路を含み、該通過回路の出力を積分部５で積分するよう
にしている。通過回路は全波整流信号路に挿入されたス
イッチ４と、全波整流信号に基づいて前記スイッチ４を
駆動するためのタイミング信号を発生する回路３とから
成る。
Description
【０００１】
【産業上の利用分野】本発明は積分回路に関するもので
あり、入力信号からの平均値の検出等に用いられる積分
回路に関する。
あり、入力信号からの平均値の検出等に用いられる積分
回路に関する。
【０００２】
【従来の技術】一般に、積分回路としては、図８に示す
ように抵抗８１とコンデンサ８２から成るローパスフィ
ルタが用いられることが多い。今、この積分回路の入力
端子８０に図９（ａ）に示すような全波整流された正弦
波信号が与えられた場合、その出力端子８３には、図
（ｂ）に示すような出力電圧が生じる。この出力電圧は
入力信号の半波ごとに徐々に上昇していって検波電圧Ｅ
に至る。
ように抵抗８１とコンデンサ８２から成るローパスフィ
ルタが用いられることが多い。今、この積分回路の入力
端子８０に図９（ａ）に示すような全波整流された正弦
波信号が与えられた場合、その出力端子８３には、図
（ｂ）に示すような出力電圧が生じる。この出力電圧は
入力信号の半波ごとに徐々に上昇していって検波電圧Ｅ
に至る。
【０００３】
【発明が解決しようとする課題】上記従来例では、抵抗
８１とコンデンサ８２による時定数で検波スピードが設
定され、所定の電圧Ｅに至るまで時間がかかり過ぎると
いう欠点がある。従って、このような積分回路の検波出
力を更にＡ／Ｄ変換してディジタル処理するような場合
に、少なくとも積分回路の時定数分だけ処理時間が長く
なり、高速の信号処理が実現できないという問題が生じ
る。
８１とコンデンサ８２による時定数で検波スピードが設
定され、所定の電圧Ｅに至るまで時間がかかり過ぎると
いう欠点がある。従って、このような積分回路の検波出
力を更にＡ／Ｄ変換してディジタル処理するような場合
に、少なくとも積分回路の時定数分だけ処理時間が長く
なり、高速の信号処理が実現できないという問題が生じ
る。
【０００４】本発明はこのような点に鑑みなされたもの
であって、積分検波時間を短縮した積分回路を提供する
ことを目的とする。
であって、積分検波時間を短縮した積分回路を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の積分回路は、全波整流された交流信号を少なくとも
１周期分の短い時間だけ通過させる通過回路を含み、該
通過回路の出力を積分部で積分するようにしている。こ
の場合、積分部は、第１入力端が基準電圧に接続された
オペレーションアンプと、該オペレーションアンプの第
２入力端と前記通過回路の出力端間に接続された抵抗
と、前記オペレーションアンプの出力端と前記第２入力
端間に接続されたコンデンサとから形成するとよい。ま
た、積分部は、抵抗とコンデンサとから形成することも
できる。尚、前記通過回路は全波整流信号路に挿入され
たスイッチと、全波整流信号に基づいて前記スイッチを
駆動するためのタイミング信号を発生する回路とから成
る。
明の積分回路は、全波整流された交流信号を少なくとも
１周期分の短い時間だけ通過させる通過回路を含み、該
通過回路の出力を積分部で積分するようにしている。こ
の場合、積分部は、第１入力端が基準電圧に接続された
オペレーションアンプと、該オペレーションアンプの第
２入力端と前記通過回路の出力端間に接続された抵抗
と、前記オペレーションアンプの出力端と前記第２入力
端間に接続されたコンデンサとから形成するとよい。ま
た、積分部は、抵抗とコンデンサとから形成することも
できる。尚、前記通過回路は全波整流信号路に挿入され
たスイッチと、全波整流信号に基づいて前記スイッチを
駆動するためのタイミング信号を発生する回路とから成
る。
【０００６】
【作用】このような構成によると、積分時間は所定の短
かい時間に限定される。そして、特に請求項２のような
構成によるときには、交流信号の例えば１周期分の時間
だけで上記従来例で長時間かけて得られていた検波電圧
を得ることができる。
かい時間に限定される。そして、特に請求項２のような
構成によるときには、交流信号の例えば１周期分の時間
だけで上記従来例で長時間かけて得られていた検波電圧
を得ることができる。
【０００７】また、請求項３の構成によるときは、例え
ば１周期の時間で上記電圧Ｅは得られず、その途中の電
圧が得られるだけであるが、これは、２つの交流信号の
検波出力（それぞれ別個に設けた２つの積分回路の検波
出力）を比較する場合に用いたり、又は、基準電圧と比
較するような場合には有効である。
ば１周期の時間で上記電圧Ｅは得られず、その途中の電
圧が得られるだけであるが、これは、２つの交流信号の
検波出力（それぞれ別個に設けた２つの積分回路の検波
出力）を比較する場合に用いたり、又は、基準電圧と比
較するような場合には有効である。
【０００８】
【実施例】以下、図面に示した実施例について説明す
る。図１において、１は交流信号Ｓの入力端子であり、
２は入力の交流信号Ｓを全波整流する整流回路、３は交
流信号Ｓを入力し、その交流信号Ｓの１周期Ｔに対応す
るスイッチ駆動パルスＰ2を出力するタイミング発生回
路である。このタイミング発生回路３は交流信号の整流
動作タイミングを図る整流タイミングパルスＰ1も出力
する。整流タイミングパルスＰ1は整流回路２へ与えら
れ、スイッチ駆動パルスＰ2はスイッチ４へ与えられ
る。スイッチ４はスイッチ駆動パルスＰ2の期間のみＯ
Ｎとなって整流回路２からの全波整流信号を１周期分だ
け通過させる。
る。図１において、１は交流信号Ｓの入力端子であり、
２は入力の交流信号Ｓを全波整流する整流回路、３は交
流信号Ｓを入力し、その交流信号Ｓの１周期Ｔに対応す
るスイッチ駆動パルスＰ2を出力するタイミング発生回
路である。このタイミング発生回路３は交流信号の整流
動作タイミングを図る整流タイミングパルスＰ1も出力
する。整流タイミングパルスＰ1は整流回路２へ与えら
れ、スイッチ駆動パルスＰ2はスイッチ４へ与えられ
る。スイッチ４はスイッチ駆動パルスＰ2の期間のみＯ
Ｎとなって整流回路２からの全波整流信号を１周期分だ
け通過させる。
【０００９】５は積分部である。この積分部５の具体例
を図２と図３にそれぞれ示す。図２では、オペレーショ
ンアンプ７と、そのオペレーションアンプ７の反転入力
端子に接続された抵抗Ｒと、反転入力端子と出力端子６
との間に接続されたコンデンサＣとから成っている。オ
ペレーションアンプ７の非反転端子はグランドに接続さ
れる。
を図２と図３にそれぞれ示す。図２では、オペレーショ
ンアンプ７と、そのオペレーションアンプ７の反転入力
端子に接続された抵抗Ｒと、反転入力端子と出力端子６
との間に接続されたコンデンサＣとから成っている。オ
ペレーションアンプ７の非反転端子はグランドに接続さ
れる。
【００１０】図２において、全波整流された交流信号Ｓ
1はスイッチ４によって１周期分だけ取り出され、抵抗
Ｒを通してオペレーションアンプ７の反転端子へ導かれ
る。この回路では、コンデンサＣは負の半波の入力ごと
に、電流ｉによって充電される。この充電動作の様子を
図４に示す。図４において、（ａ）は入力される１周期
分の交流信号であり、（ｂ）は出力端子６の電圧を示し
ている。交流信号の２つの半波によって積分出力は電圧
Ｅになる。
1はスイッチ４によって１周期分だけ取り出され、抵抗
Ｒを通してオペレーションアンプ７の反転端子へ導かれ
る。この回路では、コンデンサＣは負の半波の入力ごと
に、電流ｉによって充電される。この充電動作の様子を
図４に示す。図４において、（ａ）は入力される１周期
分の交流信号であり、（ｂ）は出力端子６の電圧を示し
ている。交流信号の２つの半波によって積分出力は電圧
Ｅになる。
【００１１】次に、図３の実施例では積分部５は抵抗Ｒ
１とコンデンサＣ１とから成るローパスフィルタで構成
されており、この意味では図８の従来例と同じである
が、その従来例と決定的に相違しているのは、全波整流
信号がスイッチを経て１周期分だけ与えられるので、積
分回路の時定数が従来例に比べて大幅に小さくてよいと
いう点である。
１とコンデンサＣ１とから成るローパスフィルタで構成
されており、この意味では図８の従来例と同じである
が、その従来例と決定的に相違しているのは、全波整流
信号がスイッチを経て１周期分だけ与えられるので、積
分回路の時定数が従来例に比べて大幅に小さくてよいと
いう点である。
【００１２】図３の積分動作は図５に示されている。こ
の場合、同図（ａ）に示す２つの半波だけでは、積分出
力は電圧Ｅ1までしか上昇せず、電圧Ｅには至らない。
従って、この図３の場合は、電圧Ｅを出力するのには用
いずに、積分出力Ｅ1を所定の基準電圧と比較したりす
る場合に用いるのが有効である。また、図６に示すよう
に積分回路９ａ、９ｂを２つ用意し、２つの交流信号の
積分出力をコンパレータ１０で比較したり、差をとった
りすることに用いると有効である。
の場合、同図（ａ）に示す２つの半波だけでは、積分出
力は電圧Ｅ1までしか上昇せず、電圧Ｅには至らない。
従って、この図３の場合は、電圧Ｅを出力するのには用
いずに、積分出力Ｅ1を所定の基準電圧と比較したりす
る場合に用いるのが有効である。また、図６に示すよう
に積分回路９ａ、９ｂを２つ用意し、２つの交流信号の
積分出力をコンパレータ１０で比較したり、差をとった
りすることに用いると有効である。
【００１３】積分部５が、図２や図３のように構成され
ていることに拘わらず、本実施例の積分回路によれば、
積分検波時間が短かくなるという長所がある。従って、
積分検波出力をＡ／Ｄ変換してディジタル処理するよう
な場合、そのディジタル処理が早くスタートでき、全体
として信号処理の高速化が図れる。
ていることに拘わらず、本実施例の積分回路によれば、
積分検波時間が短かくなるという長所がある。従って、
積分検波出力をＡ／Ｄ変換してディジタル処理するよう
な場合、そのディジタル処理が早くスタートでき、全体
として信号処理の高速化が図れる。
【００１４】尚、上記実施例では、スイッチ４を動作さ
せる時間を１周期としたが、例えば２周期であってもよ
い。ただし、１周期よりも短かくすることは避けるのが
望ましい。例えば、１／２周期にとった場合、図７のよ
うに交流信号がもともと最初の半波の振幅が大きく、次
の半波（点線で示す）の振幅が小さいと、全波整流した
とき、当然のことながら、第１半波と第２半波で大きさ
が異なるので、半波だけを積分すると、正しい積分検波
がなされないからである。
せる時間を１周期としたが、例えば２周期であってもよ
い。ただし、１周期よりも短かくすることは避けるのが
望ましい。例えば、１／２周期にとった場合、図７のよ
うに交流信号がもともと最初の半波の振幅が大きく、次
の半波（点線で示す）の振幅が小さいと、全波整流した
とき、当然のことながら、第１半波と第２半波で大きさ
が異なるので、半波だけを積分すると、正しい積分検波
がなされないからである。
【００１５】上記実施例では、入力の交流信号として正
弦波信号を示しているが、このような正弦波信号に限る
必要はなく他の種類の交流信号であってもよい。
弦波信号を示しているが、このような正弦波信号に限る
必要はなく他の種類の交流信号であってもよい。
【００１６】
【発明の効果】以上説明したように本発明によれば、積
分検波時間が短縮されるという効果がある。従って、積
分検波出力を使って信号処理を行なう場合、その信号処
理を早く開始することができ、信号処理の高速化が図れ
る。
分検波時間が短縮されるという効果がある。従って、積
分検波出力を使って信号処理を行なう場合、その信号処
理を早く開始することができ、信号処理の高速化が図れ
る。
【図１】本発明を実施した積分回路のブロック回路図。
【図２】その積分部の第１具体例を示す回路図。
【図３】同じく積分部の第２具体例を示す回路図。
【図４】図２の動作を説明する為の信号波形図。
【図５】図３の動作を説明するための信号波形図。
【図６】図３の回路を用いた用途例を示す図。
【図７】スイッチの動作タイミング時間について説明す
る図。
る図。
【図８】従来例の積分回路を示す回路図。
【図９】その動作説明図。
２ 整流回路 ３ タイミング発生回路 ４ スイッチ ５ 積分部 ７ オペレーションアンプ Ｒ 抵抗 Ｃ コンデンサ Ｓ 交流信号 Ｓ1 全波整流した交流信号
Claims (4)
- 【請求項１】全波整流された交流信号を少なくとも１周
期分の短い時間だけ通過させる通過回路を含み、該通過
回路の出力を積分部で積分するようにしたことを特徴と
する積分回路。 - 【請求項２】前記積分部は、第１入力端が基準電圧に接
続されたオペレーションアンプと、該オペレーションア
ンプの第２入力端と前記通過回路の出力端間に接続され
た抵抗と、前記オペレーションアンプの出力端と前記第
２入力端間に接続されたコンデンサとから成っている請
求項１に記載の積分回路。 - 【請求項３】前記積分部は、抵抗とコンデンサとから成
っている請求項１に記載の積分回路。 - 【請求項４】前記通過回路は全波整流信号路に挿入され
たスイッチと、全波整流信号に基づいて前記スイッチを
駆動するためのタイミング信号を発生する回路とから成
る請求項１乃至請求項３のいずれかに記載の積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966294A JPH07264002A (ja) | 1994-03-22 | 1994-03-22 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4966294A JPH07264002A (ja) | 1994-03-22 | 1994-03-22 | 積分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264002A true JPH07264002A (ja) | 1995-10-13 |
Family
ID=12837399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4966294A Pending JPH07264002A (ja) | 1994-03-22 | 1994-03-22 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264002A (ja) |
-
1994
- 1994-03-22 JP JP4966294A patent/JPH07264002A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960007071A (ko) | 방전가공기의 방전상태 검출장치 | |
| JP2003198393A (ja) | ノイズ除去回路 | |
| JPH07264002A (ja) | 積分回路 | |
| JPH11271366A (ja) | 電圧低下検出装置 | |
| JPH11142448A (ja) | 位相差検出回路 | |
| JPS5829273A (ja) | ダイオ−ドの雑音検出回路 | |
| KR100245641B1 (ko) | 전기자동차의 이상전압 검출회로 | |
| JPH0640474Y2 (ja) | 回転数検出装置 | |
| JPH10267968A (ja) | 交流電源電圧検出方法及び三相交流電源検出回路 | |
| JPH0213095Y2 (ja) | ||
| JPH06141458A (ja) | 欠相検出回路 | |
| JPH0237135B2 (ja) | ||
| JPH05227452A (ja) | 同期分離回路 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPS5941144B2 (ja) | 電流不平衡検出装置 | |
| US20060043907A1 (en) | Circuit arrangement for producing a control signal for the purpose of dimming at least one lamp | |
| JPS62249520A (ja) | 周波数標本化回路 | |
| JPH0993939A (ja) | 整流平滑回路 | |
| JPH0982211A (ja) | ヒューズ特性測定方法及び回路 | |
| JPH04249774A (ja) | 信号検出回路 | |
| JPH02307072A (ja) | 周波数判別回路 | |
| JPH01181219A (ja) | 受信パルス検出回路 | |
| JPH0646198B2 (ja) | レベル検出回路 | |
| JPH0353875B2 (ja) | ||
| JPH0875803A (ja) | 電圧降下検出トリガ発生装置 |