JPH0727969B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0727969B2 JPH0727969B2 JP62179293A JP17929387A JPH0727969B2 JP H0727969 B2 JPH0727969 B2 JP H0727969B2 JP 62179293 A JP62179293 A JP 62179293A JP 17929387 A JP17929387 A JP 17929387A JP H0727969 B2 JPH0727969 B2 JP H0727969B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- conductivity type
- layer
- iil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 title description 10
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000002955 isolation Methods 0.000 claims description 60
- 239000012535 impurity Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は高耐圧のリニア素子と高速のIILとを共存させ
た半導体集積回路の製造方法に関する。
た半導体集積回路の製造方法に関する。
（ロ）従来の技術 IIL（Integrated Injection Logic）は高集積密度、低
消費電力のバイポーラ・ロジック素子であり、従来のバ
イポーラ集積回路の製造方法で製造できるので、同一チ
ップ上にIILによるデジタル回路とNPNトランジスタ等に
よるリニア回路とを共存させることが可能である。IIL
とリニアトランジスタとを共存させた場合、その集積回
路の性能を示す１つの目安として、IILの動作速度とリ
ニアトランジスタの耐圧BVCEO（コレクタ・エミッタ間
耐圧）の２点が上げられる。IILの動作速度を上げるに
はエピタキシャル層部分の厚さを薄くする必要がある。
ところがリニア素子の耐圧BVCEOを上げるにはエピタキ
シャル層部分の厚さを厚くするという相反する条件が必
要になる。
消費電力のバイポーラ・ロジック素子であり、従来のバ
イポーラ集積回路の製造方法で製造できるので、同一チ
ップ上にIILによるデジタル回路とNPNトランジスタ等に
よるリニア回路とを共存させることが可能である。IIL
とリニアトランジスタとを共存させた場合、その集積回
路の性能を示す１つの目安として、IILの動作速度とリ
ニアトランジスタの耐圧BVCEO（コレクタ・エミッタ間
耐圧）の２点が上げられる。IILの動作速度を上げるに
はエピタキシャル層部分の厚さを薄くする必要がある。
ところがリニア素子の耐圧BVCEOを上げるにはエピタキ
シャル層部分の厚さを厚くするという相反する条件が必
要になる。
そこで例えば特開昭57−164558号公報に記載されている
ように、第２図に示す如き２段エピタキシャル構造が提
案されている。以下にその製造方法を簡単に説明する。
ように、第２図に示す如き２段エピタキシャル構造が提
案されている。以下にその製造方法を簡単に説明する。
Ｐ型基板（１）上に選択的に高濃度のＮ型不純物拡散を
行い１層目埋込層（２）を形成する。その後気相成長法
により１層目エピタキシャル層（３）を形成し、IILを
形成する領域に選択的にＮ型の高不純物濃度拡散を行い
２層目の埋込層（４）を形成する。続いて全面にＮ型の
２層目エピタキシャル層（５）を気相成長法により形成
し、素子間分離を行うべく２層目エピタキシャル層
（５）表面から基板（１）にまで達するP+型の分離領域
（６）を形成する。その後１層目埋込層（２）のみを形
成した領域にNPNトランジスタ（７）のＰ型ベース領域
（８）とN+型エミッタ領域（９）及びN+型コレクタ導出
領域（10）を形成し、２層目埋込層（４）を形成した領
域にはIIL（11）のＰ型インジェクタ領域（12）、Ｐ型
ベース領域（13）、N+型コレクタ領域（14）及びN+型コ
ンタクト領域（15）とを形成する。この結果IIL（11）
部分のエピタキシャル層の厚さは実効的に薄く、NPNト
ランジスタ（７）部分のエピタキシャル層の厚さは厚い
という相反する条件が両立する。しかしながら１層目と
２層目のエピタキシャル層（３）（５）の厚みの和はか
なり厚く分離領域（６）の拡散時間が相当長くなるの
で、１層目埋込層（２）の不純物が１層目エピタキシャ
ル層（３）側へしみ出してNPNトランジスタ（７）の耐
圧劣化を招く。また長時間拡散を行うので分離領域
（６）の横方向拡散も大となり、占有面積の増大を招
く。
行い１層目埋込層（２）を形成する。その後気相成長法
により１層目エピタキシャル層（３）を形成し、IILを
形成する領域に選択的にＮ型の高不純物濃度拡散を行い
２層目の埋込層（４）を形成する。続いて全面にＮ型の
２層目エピタキシャル層（５）を気相成長法により形成
し、素子間分離を行うべく２層目エピタキシャル層
（５）表面から基板（１）にまで達するP+型の分離領域
（６）を形成する。その後１層目埋込層（２）のみを形
成した領域にNPNトランジスタ（７）のＰ型ベース領域
（８）とN+型エミッタ領域（９）及びN+型コレクタ導出
領域（10）を形成し、２層目埋込層（４）を形成した領
域にはIIL（11）のＰ型インジェクタ領域（12）、Ｐ型
ベース領域（13）、N+型コレクタ領域（14）及びN+型コ
ンタクト領域（15）とを形成する。この結果IIL（11）
部分のエピタキシャル層の厚さは実効的に薄く、NPNト
ランジスタ（７）部分のエピタキシャル層の厚さは厚い
という相反する条件が両立する。しかしながら１層目と
２層目のエピタキシャル層（３）（５）の厚みの和はか
なり厚く分離領域（６）の拡散時間が相当長くなるの
で、１層目埋込層（２）の不純物が１層目エピタキシャ
ル層（３）側へしみ出してNPNトランジスタ（７）の耐
圧劣化を招く。また長時間拡散を行うので分離領域
（６）の横方向拡散も大となり、占有面積の増大を招
く。
この様な欠点を改善する為、第３図に示す如き構造が考
えられる。本構造は分離領域（６）を上側分離領域（1
6）と下側分離領域（17）とで構成し、両者を連結する
ことで素子間分離を行うもので、１層目エピタキシャル
層（３）表面に下側分離領域（17）を形成するボロン
（Ｂ）をデポジットしておき、２層目エピタキシャル層
（15）表面から上側分離領域（16）を拡散すると共に、
この熱工程を利用して前記デポジットした下側分離領域
（17）を上下両方向にドライブインすることによって製
造する。ドライブインした下側拡散層（17）は１層目エ
ピタキシャル層（３）を貫通して基板（１）表面に達す
ると共に、２層目エピタキシャル層（５）側へはその表
面から拡散で形成した上側分離領域（16）と連結するこ
とによって素子間分離を完成する。この構造にすれば、
素子間分離に要する拡散時間が短縮できるので、前記１
層目埋込層（２）のしみ出しが少し、耐圧劣化の度合が
少い。また、上側分離領域（16）の横方向拡散も少いの
で、素子間分離に要する占有面積も少くて済む。
えられる。本構造は分離領域（６）を上側分離領域（1
6）と下側分離領域（17）とで構成し、両者を連結する
ことで素子間分離を行うもので、１層目エピタキシャル
層（３）表面に下側分離領域（17）を形成するボロン
（Ｂ）をデポジットしておき、２層目エピタキシャル層
（15）表面から上側分離領域（16）を拡散すると共に、
この熱工程を利用して前記デポジットした下側分離領域
（17）を上下両方向にドライブインすることによって製
造する。ドライブインした下側拡散層（17）は１層目エ
ピタキシャル層（３）を貫通して基板（１）表面に達す
ると共に、２層目エピタキシャル層（５）側へはその表
面から拡散で形成した上側分離領域（16）と連結するこ
とによって素子間分離を完成する。この構造にすれば、
素子間分離に要する拡散時間が短縮できるので、前記１
層目埋込層（２）のしみ出しが少し、耐圧劣化の度合が
少い。また、上側分離領域（16）の横方向拡散も少いの
で、素子間分離に要する占有面積も少くて済む。
（ハ）発明が解決しようとする問題点 しかしながら、上記した製造方法においても上側分離領
域（16）の熱工程を利用して下側分離領域（17）のドラ
イブインを行うので、上側分離領域（16）を２層目エピ
タキシャル層（５）の厚みの少くとも半分以上深く形成
しなければならない。そのため素子間分離に要する占有
面積を更に小さくできない欠点があった。また、１層目
エピタキシャル層（３）を極端に厚くできないので、NP
Nトランジス（７）の耐圧BVCEOを確保するには２層目エ
ピタキシャル層（５）を極端に薄くできない。しかも２
層目エピタキシャル層（５）をエミッタ、ベース領域
（13）をベース、コレクタ領域（14）をコレクタとする
IILの逆方向インバータNPNトランジスタのベースの不純
物濃度勾配がコレクタからエミッタへと逆方向に傾いて
いる為、より高速のIILが得られない欠点があった。
域（16）の熱工程を利用して下側分離領域（17）のドラ
イブインを行うので、上側分離領域（16）を２層目エピ
タキシャル層（５）の厚みの少くとも半分以上深く形成
しなければならない。そのため素子間分離に要する占有
面積を更に小さくできない欠点があった。また、１層目
エピタキシャル層（３）を極端に厚くできないので、NP
Nトランジス（７）の耐圧BVCEOを確保するには２層目エ
ピタキシャル層（５）を極端に薄くできない。しかも２
層目エピタキシャル層（５）をエミッタ、ベース領域
（13）をベース、コレクタ領域（14）をコレクタとする
IILの逆方向インバータNPNトランジスタのベースの不純
物濃度勾配がコレクタからエミッタへと逆方向に傾いて
いる為、より高速のIILが得られない欠点があった。
（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、１層目エピタキ
シャル層（23）表面に２層目埋込層（24）を形成するア
ンチモン（Sb）をデポジットし、さらに下側分離領域
（25）を形成するボロン（Ｂ）をイオン注入する工程
と、全面に２層目エピタキシャル層（27）を積層する工
程と、２層目エピタキシャル層（27）表面にIIL（38）
のベース領域（28）を形成するボロン（Ｂ）をイオン注
入する工程と、基板（21）全体に熱処理を加えて下側分
離領域（25）を上下方向にドライブインすると共に、II
L（38）のベース領域（28）を所定深さにドライブイン
する工程と、２層目エピタキシャル層（27）表面から上
側分離領域（30）を形成して素子間分離を完成させる工
程と、２層目エピタキシャル層（27）表面からＰ型不純
物とＮ型不純物を順次拡散して１層目の埋込層（22）の
みを設けた領域にNPNトランジスタ（32）を、２層目埋
込層（24）を設けた領域にはIIL（38）を形成する工程
とを具備することを特徴とする。
シャル層（23）表面に２層目埋込層（24）を形成するア
ンチモン（Sb）をデポジットし、さらに下側分離領域
（25）を形成するボロン（Ｂ）をイオン注入する工程
と、全面に２層目エピタキシャル層（27）を積層する工
程と、２層目エピタキシャル層（27）表面にIIL（38）
のベース領域（28）を形成するボロン（Ｂ）をイオン注
入する工程と、基板（21）全体に熱処理を加えて下側分
離領域（25）を上下方向にドライブインすると共に、II
L（38）のベース領域（28）を所定深さにドライブイン
する工程と、２層目エピタキシャル層（27）表面から上
側分離領域（30）を形成して素子間分離を完成させる工
程と、２層目エピタキシャル層（27）表面からＰ型不純
物とＮ型不純物を順次拡散して１層目の埋込層（22）の
みを設けた領域にNPNトランジスタ（32）を、２層目埋
込層（24）を設けた領域にはIIL（38）を形成する工程
とを具備することを特徴とする。
（ホ）作用 本発明によれば、あらかじめ基板（21）全体に熱処理を
加えて下側分離領域（25）を上下方向に再拡散させるの
で、素子間分離を完成させるのに残るのは２層目エピタ
キシャル層（27）表面の極く僅かである。そのため、上
側分離領域（30）を浅くして横方向拡散を抑え、素子間
分離に要する占有面積を小さくできる。また、IIL（3
8）のベース領域（28）を低不純物濃度に設定し、上記
熱工程を利用して２層目埋込層（24）に近接するように
深く形成したので、より高速のIILが得られる。
加えて下側分離領域（25）を上下方向に再拡散させるの
で、素子間分離を完成させるのに残るのは２層目エピタ
キシャル層（27）表面の極く僅かである。そのため、上
側分離領域（30）を浅くして横方向拡散を抑え、素子間
分離に要する占有面積を小さくできる。また、IIL（3
8）のベース領域（28）を低不純物濃度に設定し、上記
熱工程を利用して２層目埋込層（24）に近接するように
深く形成したので、より高速のIILが得られる。
（ヘ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
先ず第１図Ａに示す如く、不純物濃度が1014〜1015cm-3
程度のＰ型シリコン基板（21）の表面に熱酸化膜を形成
した後、熱酸化膜をパターニングして１層目埋込層（2
2）の予定領域を開口し、この熱酸化膜パターンをマス
クとしてアンチモン（Sb）又はヒ素（As）等のＮ型不純
物を選択的にドープすることによってN+型の１層目埋込
層（22）をデポジットする。
程度のＰ型シリコン基板（21）の表面に熱酸化膜を形成
した後、熱酸化膜をパターニングして１層目埋込層（2
2）の予定領域を開口し、この熱酸化膜パターンをマス
クとしてアンチモン（Sb）又はヒ素（As）等のＮ型不純
物を選択的にドープすることによってN+型の１層目埋込
層（22）をデポジットする。
次に第１図Ｂに示す如く、上記工程で１層目埋込層（2
2）を形成するのに使用した熱酸化膜等を全て除去して
基板（21）表面を露出させ、その上に周知の気相成長法
によって厚さ７乃至９μｍ、比抵抗ρ＝１〜５Ω・cm程
のＮ型の１層目エピタキシャル層（23）を積層して形成
する。その後１層目エピタキシャル層（23）表面に再度
熱酸化膜パターンを形成し、IIL形成予定領域のみにア
ンチモン（Sb）又はヒ素（As）等のＮ型不純物をドープ
してN+の２層目埋込層（24）をデポジットし、さらに採
来素子間分離となるべき領域に下側分離領域（25）を形
成するボロン（Ｂ）を加速電圧80〜100KeV、ドーズ量10
12〜1013cm-2程でイオン注入する。２層目埋込層（24）
を形成するＮ型不純物と下側分離領域（25）を形成する
Ｐ型不純物の順序は逆になってもかまわない。尚、（2
6）はNPNトランジスタのコレクタ直列抵抗を減じる目的
で設けたコレクタ低抵抗埋込領域である。
2）を形成するのに使用した熱酸化膜等を全て除去して
基板（21）表面を露出させ、その上に周知の気相成長法
によって厚さ７乃至９μｍ、比抵抗ρ＝１〜５Ω・cm程
のＮ型の１層目エピタキシャル層（23）を積層して形成
する。その後１層目エピタキシャル層（23）表面に再度
熱酸化膜パターンを形成し、IIL形成予定領域のみにア
ンチモン（Sb）又はヒ素（As）等のＮ型不純物をドープ
してN+の２層目埋込層（24）をデポジットし、さらに採
来素子間分離となるべき領域に下側分離領域（25）を形
成するボロン（Ｂ）を加速電圧80〜100KeV、ドーズ量10
12〜1013cm-2程でイオン注入する。２層目埋込層（24）
を形成するＮ型不純物と下側分離領域（25）を形成する
Ｐ型不純物の順序は逆になってもかまわない。尚、（2
6）はNPNトランジスタのコレクタ直列抵抗を減じる目的
で設けたコレクタ低抵抗埋込領域である。
続いて第１図Ｃに示す如く、１層目エピタキシャル層
（23）の全面に周知の気相成長法によって厚さ７乃至９
μｍ、比抵抗ρ＝１〜５Ω・cmのＮ型の２層目エピタキ
シャル層（27）を積層して形成する。その後２層目エピ
タキシャル層（27）表面のIIL形成予定領域にIILのベー
ス領域（28）を形成するボロン（Ｂ）を加速電圧40〜60
KeV、ドーズ量1012〜1013cm-2程度でイオン注入する。
さらにNPNトランジスタ形成予定領域のコレクタ低抵抗
埋込領域（26）に対向する領域にN+型のコレクタ低抵抗
領域（29）を形成するリン（Ｐ）をイオン注入する。こ
れらの順序も逆になってかまわない。
（23）の全面に周知の気相成長法によって厚さ７乃至９
μｍ、比抵抗ρ＝１〜５Ω・cmのＮ型の２層目エピタキ
シャル層（27）を積層して形成する。その後２層目エピ
タキシャル層（27）表面のIIL形成予定領域にIILのベー
ス領域（28）を形成するボロン（Ｂ）を加速電圧40〜60
KeV、ドーズ量1012〜1013cm-2程度でイオン注入する。
さらにNPNトランジスタ形成予定領域のコレクタ低抵抗
埋込領域（26）に対向する領域にN+型のコレクタ低抵抗
領域（29）を形成するリン（Ｐ）をイオン注入する。こ
れらの順序も逆になってかまわない。
そして第１図Ｄに示す如く、基板（21）全体に約1200
℃、２〜３時間の熱処理を加え、デポジットしておいた
下側分離領域（25）を１層目エピタキシャル層（23）表
面から上下両方向にドライブインする。ドライブインし
た下側分離領域（25）は１層目エピタキシャル層（23）
を貫通して基板（21）表面に達し、上方向へは１層目エ
ピタキシャル層（23）表面から４乃至６μｍと２層目エ
ピタキシャル層（27）の厚みの半分又は半分以上深く形
成する。この様に形成しておけば、素子間分離を完成さ
せるのに必要な部分は２層目エピタキシャル層（27）表
面の極く僅かな部分が残るだけである。本工程の熱処理
でIILのベース領域（28）とNPNトランジスタのコレクタ
低抵抗領域（29）は２層目エピタキシャル層（27）表面
から夫々３乃至４μｍと４乃至５μｍの深さに形成し、
１層目及び２層目埋込層（22）（24）はデポジットした
表面から夫々５乃至７μｍ及び３乃至５μｍ程上方向へ
再拡散される。
℃、２〜３時間の熱処理を加え、デポジットしておいた
下側分離領域（25）を１層目エピタキシャル層（23）表
面から上下両方向にドライブインする。ドライブインし
た下側分離領域（25）は１層目エピタキシャル層（23）
を貫通して基板（21）表面に達し、上方向へは１層目エ
ピタキシャル層（23）表面から４乃至６μｍと２層目エ
ピタキシャル層（27）の厚みの半分又は半分以上深く形
成する。この様に形成しておけば、素子間分離を完成さ
せるのに必要な部分は２層目エピタキシャル層（27）表
面の極く僅かな部分が残るだけである。本工程の熱処理
でIILのベース領域（28）とNPNトランジスタのコレクタ
低抵抗領域（29）は２層目エピタキシャル層（27）表面
から夫々３乃至４μｍと４乃至５μｍの深さに形成し、
１層目及び２層目埋込層（22）（24）はデポジットした
表面から夫々５乃至７μｍ及び３乃至５μｍ程上方向へ
再拡散される。
つぎに第１図Ｅに示す如く、２層目エピタキシャル層
（27）表面の下側分離領域（25）に対応する領域にP+型
の上側分離領域（30）を形成し、下側分離領域（25）と
連結することによって素子間分離を完成させる。素子間
分離の大部分は下側分離領域（25）が占めるので、上側
分離領域（30）の拡散深さは２層目エピタキシャル層
（27）表面から３乃至４μｍと従来より浅くできる。そ
の為、上側分離領域（30）の横方向拡散が少いので、素
子間分離に要する２層目エピタキシャル層（27）表面の
占有面積を小さくてできる。
（27）表面の下側分離領域（25）に対応する領域にP+型
の上側分離領域（30）を形成し、下側分離領域（25）と
連結することによって素子間分離を完成させる。素子間
分離の大部分は下側分離領域（25）が占めるので、上側
分離領域（30）の拡散深さは２層目エピタキシャル層
（27）表面から３乃至４μｍと従来より浅くできる。そ
の為、上側分離領域（30）の横方向拡散が少いので、素
子間分離に要する２層目エピタキシャル層（27）表面の
占有面積を小さくてできる。
続いて第１図Ｆに示す如く、２層目エピタキシャル層
（27）表面にマスクとなる熱酸化膜パターンを形成し、
ボロン（Ｂ）を選択的に拡散してIILのＰ型インジェク
タ領域（31）とNPNトランジスタのＰ型ベース領域（3
2）を形成する。さらに再度熱酸化膜パターンを形成し
てリン（Ｐ）等のＮ型不純物を選択拡散し、IILのN+型
コレクタ領域（33）とN+型コンタクト領域（34）、NPN
トランジスタのN+型エミッタ領域（35）を形成する。そ
の後表面酸化膜を開孔してコンタクトホールを設け、周
知の蒸着又はスパッタ法で金属配線層を形成、パターニ
ングすることによって各領域上に電極配線（36）を配設
する。こうして１層目埋込層（22）のみを設けた領域に
リニア素子としてのNPNトランジスタ（37）を、２層目
埋込層（24）を設けた領域にはロジック素子としてのII
L（38）を形成する。（39）は酸化膜である。
（27）表面にマスクとなる熱酸化膜パターンを形成し、
ボロン（Ｂ）を選択的に拡散してIILのＰ型インジェク
タ領域（31）とNPNトランジスタのＰ型ベース領域（3
2）を形成する。さらに再度熱酸化膜パターンを形成し
てリン（Ｐ）等のＮ型不純物を選択拡散し、IILのN+型
コレクタ領域（33）とN+型コンタクト領域（34）、NPN
トランジスタのN+型エミッタ領域（35）を形成する。そ
の後表面酸化膜を開孔してコンタクトホールを設け、周
知の蒸着又はスパッタ法で金属配線層を形成、パターニ
ングすることによって各領域上に電極配線（36）を配設
する。こうして１層目埋込層（22）のみを設けた領域に
リニア素子としてのNPNトランジスタ（37）を、２層目
埋込層（24）を設けた領域にはロジック素子としてのII
L（38）を形成する。（39）は酸化膜である。
斯上した如く形成した本発明の半導体集積回路は、２段
階エピタキシャル構造を採用したので高耐圧のNPNトラ
ンジスタ（37）と高速のIIL（38）とを同一チップ上に
組み込めると共に、IIL（38）を構成する逆方向縦型NPN
トランジスタのベース領域（28）を低不純物濃度で且つ
２層目埋込層（24）に極く近接するように相当深く形成
したので、より高速のIIL（38）が得られる。しかも、
あらかじめ基板（21）全体に熱処理を加えて下側分離領
域（25）のドライブインを行うので、上側分離領域（3
0）の拡散深さを２層目エピタキシャル層（27）の厚み
の半分若しくは半分以下に形成でき、その為２層目エピ
タキシャル層（27）表面における素子間分離の占有面積
を縮小できる。また、上側分離領域（30）では無く下側
拡散領域（25）の熱工程を利用してベース領域（28）の
ドライブインを行うので、低不純物濃度に設定するが由
に深く形成することが困難なベース領域（28）を十分深
くドライブインすることができる。そして更に、下側拡
散領域（25）の熱処理時間は２層目エピタキシャル層
（30）表面における素子間分離の占有面積に制限されな
いので、従来より１層目エピタキシャル層（23）を厚く
且つ２層目エピタキシャル層（27）を薄く形成でき、従
来より高耐圧のNPNトランジス（37）と従来より高速のI
IL（38）との組み合せが可能になる。
階エピタキシャル構造を採用したので高耐圧のNPNトラ
ンジスタ（37）と高速のIIL（38）とを同一チップ上に
組み込めると共に、IIL（38）を構成する逆方向縦型NPN
トランジスタのベース領域（28）を低不純物濃度で且つ
２層目埋込層（24）に極く近接するように相当深く形成
したので、より高速のIIL（38）が得られる。しかも、
あらかじめ基板（21）全体に熱処理を加えて下側分離領
域（25）のドライブインを行うので、上側分離領域（3
0）の拡散深さを２層目エピタキシャル層（27）の厚み
の半分若しくは半分以下に形成でき、その為２層目エピ
タキシャル層（27）表面における素子間分離の占有面積
を縮小できる。また、上側分離領域（30）では無く下側
拡散領域（25）の熱工程を利用してベース領域（28）の
ドライブインを行うので、低不純物濃度に設定するが由
に深く形成することが困難なベース領域（28）を十分深
くドライブインすることができる。そして更に、下側拡
散領域（25）の熱処理時間は２層目エピタキシャル層
（30）表面における素子間分離の占有面積に制限されな
いので、従来より１層目エピタキシャル層（23）を厚く
且つ２層目エピタキシャル層（27）を薄く形成でき、従
来より高耐圧のNPNトランジス（37）と従来より高速のI
IL（38）との組み合せが可能になる。
尚、下側分離領域（25）の横方向拡散は１層目エピタキ
シャル層（23）表面において最大であり、下側分離領域
（25）頂上の先端部においては最も小さくなると同時
に、２層目エピタキシャル層（27）表面から形成した拡
散領域の底部も横方向拡散が最も小さいので、両者は十
分離間し、下側分離領域（25）が２層目エピタキシャル
層（27）表面における素子間分離の占有面積を上側分離
領域（30）の開口面積より拡大することが無い。
シャル層（23）表面において最大であり、下側分離領域
（25）頂上の先端部においては最も小さくなると同時
に、２層目エピタキシャル層（27）表面から形成した拡
散領域の底部も横方向拡散が最も小さいので、両者は十
分離間し、下側分離領域（25）が２層目エピタキシャル
層（27）表面における素子間分離の占有面積を上側分離
領域（30）の開口面積より拡大することが無い。
（ト）発明の効果 以上説明した如く、本発明によれば従来より高耐圧のNP
Nトランジスタ（37）と従来より高速のIIL（38）とを組
み合せて同一チップ上に集積化できる利点を有する。ま
た、素子間分離に要する占有面積を縮小できるので、チ
ップサイズを小型化できる利点をも有する。
Nトランジスタ（37）と従来より高速のIIL（38）とを組
み合せて同一チップ上に集積化できる利点を有する。ま
た、素子間分離に要する占有面積を縮小できるので、チ
ップサイズを小型化できる利点をも有する。
第１図Ａ乃至第１図Ｆは夫々本発明を説明する為の断面
図、第２図及び第３図は従来例を説明する為の断面図で
ある。 （21）は基板、（22）は１層目埋込層、（23）は１層目
エピタキシャル層、（24）は２層目埋込層、（25）は下
側分離領域、（27）は２層目エピタキシャル層、（30）
は上側分離領域である。
図、第２図及び第３図は従来例を説明する為の断面図で
ある。 （21）は基板、（22）は１層目埋込層、（23）は１層目
エピタキシャル層、（24）は２層目埋込層、（25）は下
側分離領域、（27）は２層目エピタキシャル層、（30）
は上側分離領域である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/082
Claims (1)
- 【請求項１】一導電型半導体基板表面に１層目の埋込層
を形成する逆導電型の不純物をデポジットする工程と、 前記基板全面に逆導電型の１層目のエピタキシャル層を
形成する工程と、 前記１層目エピタキシャル層表面のIIL形成予定部に２
層目の埋込層を形成する逆導電型の不純物をデポジット
し、素子間分離を行う部分には下側分離領域を形成する
一導電型の不純物をドープする工程と、 前記１層目エピタキシャル層全面に逆導電型の２層目の
エピタキシャル層を形成する工程と、 前記２層目エピタキシャル層表面に前記IILのベース領
域を形成する一導電型の不純物をイオン注入する工程
と、 前記基板全体を加熱して前記下側分離領域を前記１層目
エピタキシャル層表面から上下方向に前記基板に達する
までドライブインすると共に、前記IILのベース領域を
所定深さまでドライブインする工程と、 前記２層目エピタキシャル層の前記下側分離領域に対応
する領域に一導電型の上側分離領域を形成し、下側分離
領域と連結して素子間分離を形成する工程と、 前記２層目エピタキシャル層表面に一導電型の不純物を
選択的に拡散してIILのインジェクタ領域とリニアトラ
ンジスタのベース領域を形成する工程と、 前記２層目エピタキシャル層表面に逆導電型の不純物を
選択的に拡散してIILのコレクタ領域とリニアトランジ
スタのエミッタ領域を形成する工程とを具備することを
特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179293A JPH0727969B2 (ja) | 1987-07-17 | 1987-07-17 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179293A JPH0727969B2 (ja) | 1987-07-17 | 1987-07-17 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6422055A JPS6422055A (en) | 1989-01-25 |
| JPH0727969B2 true JPH0727969B2 (ja) | 1995-03-29 |
Family
ID=16063292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179293A Expired - Lifetime JPH0727969B2 (ja) | 1987-07-17 | 1987-07-17 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727969B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532694B2 (ja) * | 1989-11-22 | 1996-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-07-17 JP JP62179293A patent/JPH0727969B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6422055A (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62155553A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| JP2503733B2 (ja) | 半導体装置の製造方法 | |
| US5506156A (en) | Method of fabricating bipolar transistor having high speed and MOS transistor having small size | |
| JPH0727970B2 (ja) | 半導体集積回路の製造方法 | |
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JP2595799B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07235550A (ja) | 半導体装置及びその製造方法 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JP2524035B2 (ja) | 半導体装置及びその製造方法 | |
| JP2613073B2 (ja) | 半導体装置とその製造方法 | |
| JP2517237B2 (ja) | 半導体集積回路の製造方法 | |
| JP2708764B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2828644B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0451067B2 (ja) | ||
| JPH0577299B2 (ja) | ||
| JPH0577301B2 (ja) | ||
| JPS63155657A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS62295449A (ja) | 半導体注入集積論理回路 | |
| JPH067582B2 (ja) | 半導体集積回路 | |
| JPH0645539A (ja) | 半導体装置及びその製造方法 | |
| JPH0254533A (ja) | 半導体装置およびその製造方法 | |
| JPS632366A (ja) | 半導体集積回路 | |
| JPS62295450A (ja) | 半導体集積回路 | |
| JPS62216355A (ja) | 半導体注入集積論理回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |