JPH0577299B2 - - Google Patents
Info
- Publication number
- JPH0577299B2 JPH0577299B2 JP61062452A JP6245286A JPH0577299B2 JP H0577299 B2 JPH0577299 B2 JP H0577299B2 JP 61062452 A JP61062452 A JP 61062452A JP 6245286 A JP6245286 A JP 6245286A JP H0577299 B2 JPH0577299 B2 JP H0577299B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- diffusion layer
- iil
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
- H10D84/658—Integrated injection logic integrated in combination with analog structures
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はIIL（Integrated Injection Logic）と
通常のバイポーラNPNトラジスタとを組み込ん
だ半導体集積回路の製造方法の改良に関する。
通常のバイポーラNPNトラジスタとを組み込ん
だ半導体集積回路の製造方法の改良に関する。
(ロ) 従来の技術
従来の半導体集積回路の製造方法を第２図イ乃
至第２図ホを用いて説明する。
至第２図ホを用いて説明する。
先ず第２図イに示す如く、半導体基板１として
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトして複数個の埋
込層２を形成し、埋込層２を囲む基板１表面には
ボロン(B)をデポジツトして上下分離領域３の下拡
散層４を形成する。
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトして複数個の埋
込層２を形成し、埋込層２を囲む基板１表面には
ボロン(B)をデポジツトして上下分離領域３の下拡
散層４を形成する。
次に第２図ロに示す如く、基板１全面に周知の
気相成長法によりＮ型のエピタキシヤル層５を所
定厚さに積層する。この時埋込層２および下拡散
層４は上下方向に若干拡散される。
気相成長法によりＮ型のエピタキシヤル層５を所
定厚さに積層する。この時埋込層２および下拡散
層４は上下方向に若干拡散される。
次に第２図ハに示す如く、エピタキシヤル層１
表面に選択的にボロンをイオン注入し、IILのベ
ース領域６を付着する。このイオン注入はドーズ
量1013〜1014cm-2、加速電圧80〜100KeVで行う。
表面に選択的にボロンをイオン注入し、IILのベ
ース領域６を付着する。このイオン注入はドーズ
量1013〜1014cm-2、加速電圧80〜100KeVで行う。
次に第２図ニに示す如く、エピタキシヤル層５
表面から上下分離領域３の上拡散層７を約1200
℃、３〜４時間で選択拡散し、同時に埋込層２と
下拡散層７及びIILのベース領域６をドライブイ
ンする。本工程で上拡散層７は下拡散層４と連結
し、エピタキシヤル層５を接合分離して第１、第
２の島領域８，９を形成する。IILのベース領域
６は濃度差により上拡散層より浅く形成される。
具体的にはエピタキシヤル層５の厚みが13μｍで
あれば、上拡散層７は約9μｍ、下拡散層４は約
7μｍの深さに形成され、ベース領域６は約4μｍ
の深さに形成される。
表面から上下分離領域３の上拡散層７を約1200
℃、３〜４時間で選択拡散し、同時に埋込層２と
下拡散層７及びIILのベース領域６をドライブイ
ンする。本工程で上拡散層７は下拡散層４と連結
し、エピタキシヤル層５を接合分離して第１、第
２の島領域８，９を形成する。IILのベース領域
６は濃度差により上拡散層より浅く形成される。
具体的にはエピタキシヤル層５の厚みが13μｍで
あれば、上拡散層７は約9μｍ、下拡散層４は約
7μｍの深さに形成され、ベース領域６は約4μｍ
の深さに形成される。
次に第２図ホに示す如く、エピタキシヤル層５
表面よりボロン(B)を選択的に拡散し、第１の島領
域８にはNPNトランジスタのベース領域１０を、
第２の島領域９にはIILのインジエクタ領域１１
とベースコンタクト領域１２を夫々形成し、続い
てリン(P)を選択拡散して第１の島領域８には
NPNトランジスタのエミツタ領域１３とコレク
タコンタクト領域１４を、第２の島領域９にはコ
レクタ領域１５を夫々形成する。
表面よりボロン(B)を選択的に拡散し、第１の島領
域８にはNPNトランジスタのベース領域１０を、
第２の島領域９にはIILのインジエクタ領域１１
とベースコンタクト領域１２を夫々形成し、続い
てリン(P)を選択拡散して第１の島領域８には
NPNトランジスタのエミツタ領域１３とコレク
タコンタクト領域１４を、第２の島領域９にはコ
レクタ領域１５を夫々形成する。
この様に形成した装置では、NPNトランジス
タの耐圧をある程度に保ちつつ、IILでは活性ベ
ースを低濃度で深く形成したベース領域６で形成
するので高い逆βが得られ、高速性を保てる。
タの耐圧をある程度に保ちつつ、IILでは活性ベ
ースを低濃度で深く形成したベース領域６で形成
するので高い逆βが得られ、高速性を保てる。
尚斯る構造は、例えば特願昭60−206971号に記
載されている。
載されている。
(ハ) 発明が解決しようとする問題点
しかしながら、従来の構造方法では上下分離領
域３の上拡散層７を形成すると同時にIILのベー
ス領域６をドライブインしている。そのため
NPNトランジスタ、IIL共に更に高速化を求めて
エピタキシヤル層５を薄くしても、IILの逆βを
所定の値にするため、上拡散層７の拡散工程には
低濃度のベース領域６を十分に深くするだけの処
理時間が要求される。しかも上述拡散層７と下拡
散層４とでは、上拡散層７の方が供給される不純
物が多い状態、即ちボロン(B)を多量に含む拡散源
膜を付着したままの状態で拡散するため、どうし
ても上拡散層７の方が下拡散層４より深く形成さ
れてしまう。
域３の上拡散層７を形成すると同時にIILのベー
ス領域６をドライブインしている。そのため
NPNトランジスタ、IIL共に更に高速化を求めて
エピタキシヤル層５を薄くしても、IILの逆βを
所定の値にするため、上拡散層７の拡散工程には
低濃度のベース領域６を十分に深くするだけの処
理時間が要求される。しかも上述拡散層７と下拡
散層４とでは、上拡散層７の方が供給される不純
物が多い状態、即ちボロン(B)を多量に含む拡散源
膜を付着したままの状態で拡散するため、どうし
ても上拡散層７の方が下拡散層４より深く形成さ
れてしまう。
従つてエピタキシヤル層５を薄くしても上拡散
層７はかなり深く形成しなければならず、横方向
拡散が大で集積度を向上できない欠点があつた。
層７はかなり深く形成しなければならず、横方向
拡散が大で集積度を向上できない欠点があつた。
(ニ) 問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、上下分
離領域３の上拡散層７をエピタキシヤル層５の厚
みの半分以上はい上げて拡散し、同時にIILのベ
ース領域６を十分に深くドライブインした後、上
下分離領域３の上拡散層４を形成することによ
り、集積度を大幅に向上した、バイポーラNPN
トランジスタとIILとを共存させた半導体集積回
路の製造方法を提供するものである。
離領域３の上拡散層７をエピタキシヤル層５の厚
みの半分以上はい上げて拡散し、同時にIILのベ
ース領域６を十分に深くドライブインした後、上
下分離領域３の上拡散層４を形成することによ
り、集積度を大幅に向上した、バイポーラNPN
トランジスタとIILとを共存させた半導体集積回
路の製造方法を提供するものである。
(ホ) 作用
本発明によれば、あらかじめ下拡散層４とベー
ス領域６とを十分に深く拡散した後、上拡散層７
を形成するので、上拡散層７はベース領域６とは
無関係に浅くでき、その横方向拡散を抑制でき
る。よつてIILの特性を劣化させずに集積度を大
幅に向上できる。
ス領域６とを十分に深く拡散した後、上拡散層７
を形成するので、上拡散層７はベース領域６とは
無関係に浅くでき、その横方向拡散を抑制でき
る。よつてIILの特性を劣化させずに集積度を大
幅に向上できる。
(ヘ) 実施例
以下、本発明の一実施例を第１図イ乃至第１図
ヘを用いて説明する。
ヘを用いて説明する。
先ず第１図イに示す如く、半導体基板１として
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモンSbをデポジツトして複数個の埋込層
２を形成し、埋込層２を囲む基板１表面にはボロ
ン(B)をデポジツトして上下分離領域３の下拡散層
４を形成する。
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモンSbをデポジツトして複数個の埋込層
２を形成し、埋込層２を囲む基板１表面にはボロ
ン(B)をデポジツトして上下分離領域３の下拡散層
４を形成する。
次に第１図ロに示す如く、基板１全面に周知の
気相成長法によりＮ型のエピタキシヤル層５を約
7μｍ厚に積層する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
気相成長法によりＮ型のエピタキシヤル層５を約
7μｍ厚に積層する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
次に第１図ハに示す如く、エピタキシヤル層５
表面に選択的にボロンをイオン注入し、IILのベ
ース領域６を付着する。このイオン注入はドーズ
量1013〜1014cm-2、加速電圧80〜100KeVで行う。
表面に選択的にボロンをイオン注入し、IILのベ
ース領域６を付着する。このイオン注入はドーズ
量1013〜1014cm-2、加速電圧80〜100KeVで行う。
次に第１図ニに示す如く、基板１全体に約1200
℃、２時間の熱処理を加えることにより上下分離
領域３の下拡散層４をエピタキシヤル層５の厚み
の半分以上はい上げて拡散し、同時にIILのベー
ス領域６をドライブインする。具体的には、下拡
散層４は基板１表面より約5μｍはい上げ、ベー
ス領域６は約3μｍドライブインする。
℃、２時間の熱処理を加えることにより上下分離
領域３の下拡散層４をエピタキシヤル層５の厚み
の半分以上はい上げて拡散し、同時にIILのベー
ス領域６をドライブインする。具体的には、下拡
散層４は基板１表面より約5μｍはい上げ、ベー
ス領域６は約3μｍドライブインする。
次に第１図ホに示す如く、エピタキシヤル層５
表面より上下分離領域３の上拡散層７を選択拡散
し、下拡散層４と連結して第１、第２の島領域
８，９を形成する。
表面より上下分離領域３の上拡散層７を選択拡散
し、下拡散層４と連結して第１、第２の島領域
８，９を形成する。
本工程は本発明の特徴とする工程で、あらかじ
め下拡散層４をエピタキシヤル層５の厚みの半分
以上はい上げて拡散し、同時にIILのベース領域
をドライブインした後に上拡散層７を形成してい
るので、上拡散層７はベース領域６に制限されず
に約3μｍと浅くでき、拡散時間を約１時間と短
くできる。このため上拡散層７の横方向拡散を約
3μｍに抑えることができ、それらの表面占有面
積を大幅に縮小できる。具体的には、拡散窓の幅
が4μｍであれば上拡散層７の幅は約10μｍに形成
される。尚下拡散層４は上拡散層７より深く拡散
した分だけ幅広になり、幅は約14μｍに形成され
る。
め下拡散層４をエピタキシヤル層５の厚みの半分
以上はい上げて拡散し、同時にIILのベース領域
をドライブインした後に上拡散層７を形成してい
るので、上拡散層７はベース領域６に制限されず
に約3μｍと浅くでき、拡散時間を約１時間と短
くできる。このため上拡散層７の横方向拡散を約
3μｍに抑えることができ、それらの表面占有面
積を大幅に縮小できる。具体的には、拡散窓の幅
が4μｍであれば上拡散層７の幅は約10μｍに形成
される。尚下拡散層４は上拡散層７より深く拡散
した分だけ幅広になり、幅は約14μｍに形成され
る。
次に第１図ヘに示す如く、エピタキシヤル層５
表面よりボロン(B)を選択的に拡散し、第１の島領
域８にはNPNトランジスタのベース領域１０を、
第２の島領域９にはIILのインジエクタ領域１１
とベースコンタクト領域１２を約2μｍの深さに
夫々形成し、続いてリン(P)を選択拡散して第１の
島領域８にはNPNトランジスタのエミツタ領域
１３とコレクタコンタクト領域１４を、第２の島
領域９にはコレクタ領域１５を夫々約1.5μｍの深
さに形成する。
表面よりボロン(B)を選択的に拡散し、第１の島領
域８にはNPNトランジスタのベース領域１０を、
第２の島領域９にはIILのインジエクタ領域１１
とベースコンタクト領域１２を約2μｍの深さに
夫々形成し、続いてリン(P)を選択拡散して第１の
島領域８にはNPNトランジスタのエミツタ領域
１３とコレクタコンタクト領域１４を、第２の島
領域９にはコレクタ領域１５を夫々約1.5μｍの深
さに形成する。
この様にして形成した半導体集積回路では、上
拡散層７を浅くできるので、その横方向拡散を抑
え、表面占有面積を大幅に縮小できる。この時下
拡散層４を上拡散層７より幅広に形成するもの
の、下拡散層４の周端部は横方向拡散によつて湾
曲し、基板１表面から上方向に向つて徐々に幅狭
になるので基板１表面で約14μｍの幅があつても
下拡散層４最上部では拡散窓の線幅である約4μ
ｍになる。従つて幅広に形成した下拡散層４はエ
ピタキシヤル層５表面における集積度の向上を妨
げず、上下分離領域３の表面占有面積は上拡散層
７のみで決定できるので集積度を大幅に向上でき
る。
拡散層７を浅くできるので、その横方向拡散を抑
え、表面占有面積を大幅に縮小できる。この時下
拡散層４を上拡散層７より幅広に形成するもの
の、下拡散層４の周端部は横方向拡散によつて湾
曲し、基板１表面から上方向に向つて徐々に幅狭
になるので基板１表面で約14μｍの幅があつても
下拡散層４最上部では拡散窓の線幅である約4μ
ｍになる。従つて幅広に形成した下拡散層４はエ
ピタキシヤル層５表面における集積度の向上を妨
げず、上下分離領域３の表面占有面積は上拡散層
７のみで決定できるので集積度を大幅に向上でき
る。
さらに第２の島領域９に形成したIILでは、イ
オン注入により形成する低濃度のベース領域６を
下拡散層４と同時にドライブインするので十分に
深く形成できる。従つて、ベース幅が広くても十
分に低濃度であることと、エピタキシヤル層５を
薄くできるのでベース領域６底部から埋込層２ま
での距離が短いことから、fTが高く更に高速の
IILが得られる。
オン注入により形成する低濃度のベース領域６を
下拡散層４と同時にドライブインするので十分に
深く形成できる。従つて、ベース幅が広くても十
分に低濃度であることと、エピタキシヤル層５を
薄くできるのでベース領域６底部から埋込層２ま
での距離が短いことから、fTが高く更に高速の
IILが得られる。
そうして第１の島領域８には、IILのベースコ
ンタクト領域１２と同時に形成したベース領域１
０と、IILのコレクタ領域１５と同時に形成した
エミツタ領域１３及びコレクタコンタクト領域１
４とで構成するバイポーラNPNトランジスタが、
IILと一体化共存されている。
ンタクト領域１２と同時に形成したベース領域１
０と、IILのコレクタ領域１５と同時に形成した
エミツタ領域１３及びコレクタコンタクト領域１
４とで構成するバイポーラNPNトランジスタが、
IILと一体化共存されている。
(ト) 発明の効果
以上説明した如く本発明によれば、あらかじめ
下拡散層４をエピタキシヤル層５の厚みの半分以
上はい上げて拡散した後、上拡散層７を形成する
ので、上拡散層７を浅くでき、その横方向拡散を
抑えて集積度を大幅に向上できるという利点を有
する。
下拡散層４をエピタキシヤル層５の厚みの半分以
上はい上げて拡散した後、上拡散層７を形成する
ので、上拡散層７を浅くでき、その横方向拡散を
抑えて集積度を大幅に向上できるという利点を有
する。
さらに本発明によれば、ベース領域６は下拡散
層４と同時にドライブインするのでエピタキシヤ
ル層５を薄くしても十分に深く且つ低濃度に認定
でき、更に高速化したIILとバイポーラNPNトラ
ンジスタとを一体化共存できるという利点をも有
する また本発明によれば、上拡散層７の拡散時間が
短いので熱拡散によるエピタキシヤル層５表面の
結晶欠陥が少く、さらに下拡散層４を上拡散層７
より幅広に形成するので、多少のマスクずれがあ
つても完全な接合分離が得られるという利点をも
有する。
層４と同時にドライブインするのでエピタキシヤ
ル層５を薄くしても十分に深く且つ低濃度に認定
でき、更に高速化したIILとバイポーラNPNトラ
ンジスタとを一体化共存できるという利点をも有
する また本発明によれば、上拡散層７の拡散時間が
短いので熱拡散によるエピタキシヤル層５表面の
結晶欠陥が少く、さらに下拡散層４を上拡散層７
より幅広に形成するので、多少のマスクずれがあ
つても完全な接合分離が得られるという利点をも
有する。
第１図イ乃至ヘは本発明による製造方法を説明
するための断面図、第２図イ乃至第２図ホは従来
の製造方法を説明するための断面図である。 １は半導体基板、２は埋込層、４は上下分離領
域３の下拡散層、５はエピタキシヤル層、６は
IILのベース領域、７は上下分離領域３の上拡散
層である。
するための断面図、第２図イ乃至第２図ホは従来
の製造方法を説明するための断面図である。 １は半導体基板、２は埋込層、４は上下分離領
域３の下拡散層、５はエピタキシヤル層、６は
IILのベース領域、７は上下分離領域３の上拡散
層である。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板表面に複数個の埋込層
を形成する逆導電型の不純物を付着し、該埋込層
を囲んで上下分離領域の下拡散層を形成する一導
電型の不純物を付着する工程、 前記基板全面にエピタキシヤル成長法により逆
導電型のエピタキシヤル層を形成し、該エピタキ
シヤル成長工程の間中、前記一導電型の不純物を
上方向に再拡散させる工程、 前記エピタキシヤル層表面にNPNトラジスタ
のベース領域より低不純物濃度のIILのベース領
域を形成するための一導電型の不純物をイオン注
入する工程、 前記基板全体を加熱処理して、前記下拡散層を
形成する一導電型の不純物を前記エピタキシヤル
層の厚みの半分より上となるような位置に達する
まで、同時に前記IILのベース領域を形成する不
純物を前記下拡散層の頂部より下となるような位
置まで引き伸ばし拡散を行う工程、 前記エピタキシヤル層表面より前記上下分離領
域の上拡散層を形成し、NPNトランジスタのベ
ースより深くなるような位置で前記上下分離領域
を連結して第１と第２の島領域を形成する工程、 前記エピタキシヤル層表面より一導電型の不純
物を選択拡散し、前記第１の島領域にはNPNト
ランジスタのベース領域を、前記IILのベース領
域が作り込まれた第２の島領域にはIILのインジ
エクタ領域とベースコンタクト領域を形成する工
程、 前記エピタキシヤル層表面より逆導電型の不純
物を選択拡散し、前記第１の島領域にはNPNト
ランジスタのエミツタ領域を、前記第２の島領域
の前記ベース領域表面にはIILのコレクタ領域を
形成する工程とを具備することを特徴とする半導
体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062452A JPS62219556A (ja) | 1986-03-19 | 1986-03-19 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062452A JPS62219556A (ja) | 1986-03-19 | 1986-03-19 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219556A JPS62219556A (ja) | 1987-09-26 |
| JPH0577299B2 true JPH0577299B2 (ja) | 1993-10-26 |
Family
ID=13200610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062452A Granted JPS62219556A (ja) | 1986-03-19 | 1986-03-19 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219556A (ja) |
-
1986
- 1986-03-19 JP JP61062452A patent/JPS62219556A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219556A (ja) | 1987-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| JPH0577299B2 (ja) | ||
| JPH0577294B2 (ja) | ||
| JPH0577298B2 (ja) | ||
| JPH0577300B2 (ja) | ||
| JPH0577301B2 (ja) | ||
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0577295B2 (ja) | ||
| JPH0727969B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0577297B2 (ja) | ||
| JP2517237B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0439787B2 (ja) | ||
| JPS6347965A (ja) | 半導体集積回路 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH0727970B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62295449A (ja) | 半導体注入集積論理回路 | |
| JPS632366A (ja) | 半導体集積回路 | |
| JPH0451067B2 (ja) | ||
| JPS62193142A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62295450A (ja) | 半導体集積回路 | |
| JPH067582B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |