JPH0728072A - 積層電極の製造方法 - Google Patents
積層電極の製造方法Info
- Publication number
- JPH0728072A JPH0728072A JP17459793A JP17459793A JPH0728072A JP H0728072 A JPH0728072 A JP H0728072A JP 17459793 A JP17459793 A JP 17459793A JP 17459793 A JP17459793 A JP 17459793A JP H0728072 A JPH0728072 A JP H0728072A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- conductive material
- aluminum
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 酸化物透明導電材料とアルミニウム積層電極
の製造方法に関し、信頼性の向上を目的とする。 【構成】 透明絶縁基板上にアルミニウムと酸化物透明
導電材料を積層した電極の製造工程において、基板上に
形成したアルミニウム薄膜パターンの上部に酸化物透明
導電材料を被覆した後、減圧水蒸気雰囲気下で加熱処理
を行い、ピンホールまたはクラックを通して露出してい
るアルミニウム薄膜の表面を酸化することを特徴として
積層電極の製造方法を構成する。
の製造方法に関し、信頼性の向上を目的とする。 【構成】 透明絶縁基板上にアルミニウムと酸化物透明
導電材料を積層した電極の製造工程において、基板上に
形成したアルミニウム薄膜パターンの上部に酸化物透明
導電材料を被覆した後、減圧水蒸気雰囲気下で加熱処理
を行い、ピンホールまたはクラックを通して露出してい
るアルミニウム薄膜の表面を酸化することを特徴として
積層電極の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は酸化物透明導電材料とア
ルミニウムの組合せよりなる積層電極の製造方法に関す
る。
ルミニウムの組合せよりなる積層電極の製造方法に関す
る。
【０００２】液晶表示装置の駆動素子である薄膜トラン
ジスタや、太陽電池，ファクシミリなどの受光素子とし
て使用されるフォトセンサ等においては、透光性の優れ
た酸化物透明導電材料と比抵抗の小さいアルミニウムと
を積層してデバイスが作られている。以下、液晶表示装
置に使用されている薄膜トランジスタを例として本発明
を説明する。
ジスタや、太陽電池，ファクシミリなどの受光素子とし
て使用されるフォトセンサ等においては、透光性の優れ
た酸化物透明導電材料と比抵抗の小さいアルミニウムと
を積層してデバイスが作られている。以下、液晶表示装
置に使用されている薄膜トランジスタを例として本発明
を説明する。
【０００３】液晶表示装置には単純マトリックス型とア
クティブマトリックス型とがあり、用途により使い分け
されているが、アクティブマトリックス型は画素ごとに
薄膜トランジスタ（以下ＴＦＴ）を備えて構成されてお
り、特定の画素を選択する場合にそのＴＦＴをＯＮさ
せ、それ以外のＴＦＴをＯＦＦにしておけることから、
走査線の数が多くてもクロストーク（Cross-talk) を抑
制することができ、高いコントラストを得ることができ
る。そのため大型テレビなどの大面積表示に使用されて
いる。
クティブマトリックス型とがあり、用途により使い分け
されているが、アクティブマトリックス型は画素ごとに
薄膜トランジスタ（以下ＴＦＴ）を備えて構成されてお
り、特定の画素を選択する場合にそのＴＦＴをＯＮさ
せ、それ以外のＴＦＴをＯＦＦにしておけることから、
走査線の数が多くてもクロストーク（Cross-talk) を抑
制することができ、高いコントラストを得ることができ
る。そのため大型テレビなどの大面積表示に使用されて
いる。
【０００４】
【従来の技術】アクティブマトリックス型の液晶表示装
置を構成するＴＦＴにはソース・ドレイン電極とゲート
電極との配置によりスタガード型と逆スタガード型とが
あり、それぞれ使用されている。こゝで、バスライン，
ゲート電極，ソース・ドレイン電極などの構成材料とし
てはアルミニウム（Al),タンタル(Ta), クローム(Cr)な
どが着目されているが、TaやCrは耐薬品性が優れている
ものゝ、金属自体の抵抗率が高く問題がある。また、Al
は抵抗率は低いものゝ、腐食性に問題があり、そのため
腐食性を他の技術でカバーして使用されている。一方、
画素を構成する透明電極としては酸化錫（SnO2) と酸化
インジウム(In2O3) の固溶体（略称ＩＴＯ）よりなる酸
化物透明導電材料が使用されている。
置を構成するＴＦＴにはソース・ドレイン電極とゲート
電極との配置によりスタガード型と逆スタガード型とが
あり、それぞれ使用されている。こゝで、バスライン，
ゲート電極，ソース・ドレイン電極などの構成材料とし
てはアルミニウム（Al),タンタル(Ta), クローム(Cr)な
どが着目されているが、TaやCrは耐薬品性が優れている
ものゝ、金属自体の抵抗率が高く問題がある。また、Al
は抵抗率は低いものゝ、腐食性に問題があり、そのため
腐食性を他の技術でカバーして使用されている。一方、
画素を構成する透明電極としては酸化錫（SnO2) と酸化
インジウム(In2O3) の固溶体（略称ＩＴＯ）よりなる酸
化物透明導電材料が使用されている。
【０００５】図２はスタガー型ＴＦＴの断面構造を示す
もので、製法としては、絶縁基板１の上にアルミニウム
（Al) をスパッタ法により600 Å程度の厚さに膜形成し
た後、写真蝕刻技術（フォトリソグラフィ) を用いてパ
ターン形成を行い、ドレインバスライン２を形成する。
（以上同図Ａ） 次に、ドレインバスライン２を含む絶縁基板１の上にＩ
ＴＯをスパッタ法により約300 Åの厚さに形成してＩＴ
Ｏ膜３を形成し、次に、この上にプラズマ気相成長法
（Ｐ−ＣＶＤ法）によりｎ+ a-Si( 非晶質シリコン) を
200 Å程度に成膜してコンタクト層４を作り、この上に
スピンコート法によりレジスト５を被覆した後、選択露
光と現像を行なって、画素電極形成部の上とドレイン電
極形成部の上にレジスト５を残す。次に、露出している
ｎ+ a-Siよりなるコンタクト層４を四弗化炭素（CF4)ガ
スでドライエンチングして後、ＩＴＯ膜３を塩素系のエ
ッチング液を用いて選択エッチングを行なう。（以上同
図Ｂ） 次に、レジスト５を溶解除去した後、ｎ+ a-Siよりなる
コンタクト層４を表面に備えた基板１の上にＰ−ＣＶＤ
法によりa-Siよりなる半導体層６を約400 Åの厚さに、
更にこの上にSi3N4 よりなるゲート絶縁層７を約3000Å
の厚さに形成し、この上にAlよりなるゲート電極膜８を
約800 Åの厚さ形成する。次に、基板１の上にレジスト
を被覆し、選択露光と現像を行なって、ゲート電極パタ
ーニング用と素子分離用のレジストパターン９を作る。
（以上同図Ｃ） 次に、露出しているゲート電極膜８の部分を燐酸（H3PO
4)系の液で、また、ゲート絶縁層７, 半導体６およびコ
ンタクト層４をCF4 系のガスでドライエッチングする
と、絶縁基板１の上にドレイン電極12とソース電極11を
挟んで、a-Si半導体層６とSi3N4 ゲート絶縁層７とゲー
ト電極13の積層体よりなるＴＦＴができ上がる。（以上
同図Ｄ） 以上のようにしてスタガード型ＴＦＴは作られている
が、絶縁基板１の上には同図より明らかなようにAlより
なる多数のドレインバスライン２が画素電極として働く
ソース電極11を挟んでパターン形成されている。
もので、製法としては、絶縁基板１の上にアルミニウム
（Al) をスパッタ法により600 Å程度の厚さに膜形成し
た後、写真蝕刻技術（フォトリソグラフィ) を用いてパ
ターン形成を行い、ドレインバスライン２を形成する。
（以上同図Ａ） 次に、ドレインバスライン２を含む絶縁基板１の上にＩ
ＴＯをスパッタ法により約300 Åの厚さに形成してＩＴ
Ｏ膜３を形成し、次に、この上にプラズマ気相成長法
（Ｐ−ＣＶＤ法）によりｎ+ a-Si( 非晶質シリコン) を
200 Å程度に成膜してコンタクト層４を作り、この上に
スピンコート法によりレジスト５を被覆した後、選択露
光と現像を行なって、画素電極形成部の上とドレイン電
極形成部の上にレジスト５を残す。次に、露出している
ｎ+ a-Siよりなるコンタクト層４を四弗化炭素（CF4)ガ
スでドライエンチングして後、ＩＴＯ膜３を塩素系のエ
ッチング液を用いて選択エッチングを行なう。（以上同
図Ｂ） 次に、レジスト５を溶解除去した後、ｎ+ a-Siよりなる
コンタクト層４を表面に備えた基板１の上にＰ−ＣＶＤ
法によりa-Siよりなる半導体層６を約400 Åの厚さに、
更にこの上にSi3N4 よりなるゲート絶縁層７を約3000Å
の厚さに形成し、この上にAlよりなるゲート電極膜８を
約800 Åの厚さ形成する。次に、基板１の上にレジスト
を被覆し、選択露光と現像を行なって、ゲート電極パタ
ーニング用と素子分離用のレジストパターン９を作る。
（以上同図Ｃ） 次に、露出しているゲート電極膜８の部分を燐酸（H3PO
4)系の液で、また、ゲート絶縁層７, 半導体６およびコ
ンタクト層４をCF4 系のガスでドライエッチングする
と、絶縁基板１の上にドレイン電極12とソース電極11を
挟んで、a-Si半導体層６とSi3N4 ゲート絶縁層７とゲー
ト電極13の積層体よりなるＴＦＴができ上がる。（以上
同図Ｄ） 以上のようにしてスタガード型ＴＦＴは作られている
が、絶縁基板１の上には同図より明らかなようにAlより
なる多数のドレインバスライン２が画素電極として働く
ソース電極11を挟んでパターン形成されている。
【０００６】然し、先に記したようにドレインバスライ
ン２を覆っているＩＴＯ膜３の厚さは数百100 Å程度と
薄いことからピンホールやクラックの発生は避けられ
ず、また、ＩＴＯ膜３の選択エッチングは酸やアルカリ
などの薬品を用いて行なわれる（ウエットエッチング）
ことから、Alが部分的にエッチングされてドレインバス
ライン２の断線が生じ易く、液晶表示装置の信頼性を低
下させている。そこで、ドレインバスライン２の耐蝕性
の向上が必要である。
ン２を覆っているＩＴＯ膜３の厚さは数百100 Å程度と
薄いことからピンホールやクラックの発生は避けられ
ず、また、ＩＴＯ膜３の選択エッチングは酸やアルカリ
などの薬品を用いて行なわれる（ウエットエッチング）
ことから、Alが部分的にエッチングされてドレインバス
ライン２の断線が生じ易く、液晶表示装置の信頼性を低
下させている。そこで、ドレインバスライン２の耐蝕性
の向上が必要である。
【０００７】
【発明が解決しようとする課題】Alは抵抗率の低い金属
であり、通電量の大きなバスラインの構成材料として適
している。然し、耐蝕性が劣るためにクローム(Cr)やモ
リブデン(Mo)などがバスラインや電極の構成材料として
使用されてきた。然し、Alが使用できればこれに越した
ことはない。こゝで問題となるのはAl自体ではなく、バ
スラインなど既にパターン形成してあるAl上にＩＴＯ膜
や絶縁膜の形成を行った後に化学エッチングを適用して
パターン形成を行なう際に、ＩＴＯ膜や絶縁膜が薄いた
めにピンホールやクラックが存在しており、これらの欠
陥を通じてエッチング液が侵入してAlを侵すことであ
る。
であり、通電量の大きなバスラインの構成材料として適
している。然し、耐蝕性が劣るためにクローム(Cr)やモ
リブデン(Mo)などがバスラインや電極の構成材料として
使用されてきた。然し、Alが使用できればこれに越した
ことはない。こゝで問題となるのはAl自体ではなく、バ
スラインなど既にパターン形成してあるAl上にＩＴＯ膜
や絶縁膜の形成を行った後に化学エッチングを適用して
パターン形成を行なう際に、ＩＴＯ膜や絶縁膜が薄いた
めにピンホールやクラックが存在しており、これらの欠
陥を通じてエッチング液が侵入してAlを侵すことであ
る。
【０００８】また、写真蝕刻工程で使用されるポジ型レ
ジスト（例えば、品名MP-1400,シプレイ社) の現像処理
に使用する現像液( 例えば、品名MF-319) にはアルカリ
溶液( テトラメチルアンモニウムハイドロオキサイド)
を使用するため、ＩＴＯとAlが接触している状態では電
気化学現象が生じ、異常な腐食が発生すると云う問題が
ある。
ジスト（例えば、品名MP-1400,シプレイ社) の現像処理
に使用する現像液( 例えば、品名MF-319) にはアルカリ
溶液( テトラメチルアンモニウムハイドロオキサイド)
を使用するため、ＩＴＯとAlが接触している状態では電
気化学現象が生じ、異常な腐食が発生すると云う問題が
ある。
【０００９】そこで、化学エッチングを行なう前に陽極
酸化や酸化雰囲気例えばＯ2 気中で加熱する方法が採ら
れている。然し、陽極酸化はAl上に絶縁皮膜が被覆して
いる場合には有効であるが、ＩＴＯ膜のような導電膜を
被覆してある場合は電圧印加により導電膜が溶解してし
まうため使用できない。また、Ｏ2 気中での加熱も耐蝕
性向上にそれ程の効果は認められていない。そこで、Al
の上をＩＴＯ膜のような導電膜を接触して形成してある
場合にAlの腐食を防ぐ効果的な方法を実用化することが
課題である。
酸化や酸化雰囲気例えばＯ2 気中で加熱する方法が採ら
れている。然し、陽極酸化はAl上に絶縁皮膜が被覆して
いる場合には有効であるが、ＩＴＯ膜のような導電膜を
被覆してある場合は電圧印加により導電膜が溶解してし
まうため使用できない。また、Ｏ2 気中での加熱も耐蝕
性向上にそれ程の効果は認められていない。そこで、Al
の上をＩＴＯ膜のような導電膜を接触して形成してある
場合にAlの腐食を防ぐ効果的な方法を実用化することが
課題である。
【００１０】
【課題を解決するための手段】上記の課題は透明絶縁基
板上にAlとＩＴＯを積層した電極の製造工程において、
基板上に形成したAl薄膜パターンの上部にＩＴＯを被覆
した後、減圧水蒸気雰囲気下で加熱処理を行い、ピンホ
ールまたはクラックを通して露出しているAl薄膜の表面
を酸化することを特徴として積層電極の製造方法を構成
することにより解決することができる。
板上にAlとＩＴＯを積層した電極の製造工程において、
基板上に形成したAl薄膜パターンの上部にＩＴＯを被覆
した後、減圧水蒸気雰囲気下で加熱処理を行い、ピンホ
ールまたはクラックを通して露出しているAl薄膜の表面
を酸化することを特徴として積層電極の製造方法を構成
することにより解決することができる。
【００１１】
【作用】本発明は200 〜600 ℃のような高温に加熱した
水蒸気処理を行なって露出しているAlをアルミナ（γ´
Al2O3)に変えるものである。すなわち、Alは大気中に置
くと急速に酸化が進行して厚さが数10Åで非常に密な構
造の不動態皮膜（非晶質のAl酸化皮膜) を生じ、この厚
さは加熱温度によってもそれ程増加せず、そのために耐
蝕性の向上には余り寄与しない。一方、Alは水に対して
は容易に酸化（腐食) し、処理温度により異なるものゝ
バイヤーライト（Al2O3-3H2O）やベーミット（Al2O3-H2
O)を生ずると云う性質がある。
水蒸気処理を行なって露出しているAlをアルミナ（γ´
Al2O3)に変えるものである。すなわち、Alは大気中に置
くと急速に酸化が進行して厚さが数10Åで非常に密な構
造の不動態皮膜（非晶質のAl酸化皮膜) を生じ、この厚
さは加熱温度によってもそれ程増加せず、そのために耐
蝕性の向上には余り寄与しない。一方、Alは水に対して
は容易に酸化（腐食) し、処理温度により異なるものゝ
バイヤーライト（Al2O3-3H2O）やベーミット（Al2O3-H2
O)を生ずると云う性質がある。
【００１２】そこで、本発明はAlに200 〜600℃以上の
高温の水蒸気処理を行なうことにより強制的にベーミッ
トを作り、これを加熱により脱水させる方法をとること
により比較的厚くて密なγ´Al2O3 を得るものであり、
我々の実験では２ＭＶ／cm2の絶縁耐圧を得ることがで
きた。
高温の水蒸気処理を行なうことにより強制的にベーミッ
トを作り、これを加熱により脱水させる方法をとること
により比較的厚くて密なγ´Al2O3 を得るものであり、
我々の実験では２ＭＶ／cm2の絶縁耐圧を得ることがで
きた。
【００１３】また、この方法を採る場合の利点は洗浄や
乾燥の工程が不要なことであり、これにより量産化に寄
与するところが大きい。
乾燥の工程が不要なことであり、これにより量産化に寄
与するところが大きい。
【００１４】
【実施例】ガラスよりなる絶縁基板１の上にスパッタ法
によりAl膜15を約600 Åの厚さに膜形成した後、この上
にスピンコート法によりレジストを被覆し、選択露光と
現像処理によりドレインバスライン形成位置にのみレジ
ストパターン16を作った。（以上第１図Ａ） 次に、H3PO4 系のエッチング液によりAl膜15の選択エッ
チングを行ってドレインバスライン２を作った後、スパ
ッタ法によりＩＴＯ膜19を800 Åの厚さに形成したが、
この際にドレインバスライン２の上にはピンホール17や
クラック18が不可避的に発生している。( 以上同図Ｂ） 次に、この絶縁基板１を排気装置を備えた電気炉に入
れ、絶縁基板１を400 ℃に加熱し、排気系で装置内を1.
0 torrに保ちつゝ、加熱水蒸気20を200 sccmの流量で供
給して１時間保持し、ピンホール17とクラック18の下の
Al露出部をγ´Al 2O3 21に変えた。( 以上同図Ｃ） 次に、この上にレジストを被覆し、選択露光と現像処理
によりそれぞれのドレインバスライン２とこれに連絡す
るドレイン電極とソース電極形成部のみにレジストパタ
ーン22を形成した。( 以上同図Ｄ） 続いて、HCl 系のエッチング液でＩＴＯ膜19を選択エッ
チングし、次に、レジストパターン22を除くことにより
同図Ｅに示すようなパターンを得たが、この選択エッチ
ングにおいて、ドレインバスライン２に対するエッチン
グは全く生じなかった。
によりAl膜15を約600 Åの厚さに膜形成した後、この上
にスピンコート法によりレジストを被覆し、選択露光と
現像処理によりドレインバスライン形成位置にのみレジ
ストパターン16を作った。（以上第１図Ａ） 次に、H3PO4 系のエッチング液によりAl膜15の選択エッ
チングを行ってドレインバスライン２を作った後、スパ
ッタ法によりＩＴＯ膜19を800 Åの厚さに形成したが、
この際にドレインバスライン２の上にはピンホール17や
クラック18が不可避的に発生している。( 以上同図Ｂ） 次に、この絶縁基板１を排気装置を備えた電気炉に入
れ、絶縁基板１を400 ℃に加熱し、排気系で装置内を1.
0 torrに保ちつゝ、加熱水蒸気20を200 sccmの流量で供
給して１時間保持し、ピンホール17とクラック18の下の
Al露出部をγ´Al 2O3 21に変えた。( 以上同図Ｃ） 次に、この上にレジストを被覆し、選択露光と現像処理
によりそれぞれのドレインバスライン２とこれに連絡す
るドレイン電極とソース電極形成部のみにレジストパタ
ーン22を形成した。( 以上同図Ｄ） 続いて、HCl 系のエッチング液でＩＴＯ膜19を選択エッ
チングし、次に、レジストパターン22を除くことにより
同図Ｅに示すようなパターンを得たが、この選択エッチ
ングにおいて、ドレインバスライン２に対するエッチン
グは全く生じなかった。
【００１５】
【発明の効果】本発明の実施によりAlとＩＴＯとを積層
して電極を構成すると共にAlを導体線路とするデバイス
において、Alを不安なく使用することができ、これによ
りパターンの微細化と性能の向上が可能となる。
して電極を構成すると共にAlを導体線路とするデバイス
において、Alを不安なく使用することができ、これによ
りパターンの微細化と性能の向上が可能となる。
【図１】 本発明の実施工程を示す断面図である。
【図２】 スタガード型ＴＦＴの製造工程を示す断面図
である。
である。
２ ドレインバスライン ３,19 ＩＴＯ膜 11 ソース電極 12 ドレイン電極 13 ゲート電極 15 Al膜 17 ピンホール 18 クラック 20 加熱水蒸気
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 瀧澤 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 透明絶縁基板上にアルミニウムと酸化物
透明導電材料を積層した電極の製造工程において、前記
基板上に形成したアルミニウム薄膜パターンの上部に酸
化物透明導電材料を被覆した後、減圧水蒸気雰囲気下で
加熱処理を行い、ピンホールまたはクラックを通して露
出しているアルミニウム薄膜の表面を酸化することを特
徴とする積層電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05174597A JP3116665B2 (ja) | 1993-07-15 | 1993-07-15 | 積層電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05174597A JP3116665B2 (ja) | 1993-07-15 | 1993-07-15 | 積層電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728072A true JPH0728072A (ja) | 1995-01-31 |
| JP3116665B2 JP3116665B2 (ja) | 2000-12-11 |
Family
ID=15981358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05174597A Expired - Fee Related JP3116665B2 (ja) | 1993-07-15 | 1993-07-15 | 積層電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116665B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973801B1 (ko) * | 2003-04-23 | 2010-08-03 | 삼성전자주식회사 | 금속 배선의 형성 방법 및 이 금속 배선을 포함하는 박막트랜지스터 표시판 및 그의 제조 방법 |
| JP2011091352A (ja) * | 2009-09-28 | 2011-05-06 | Kobe Steel Ltd | 薄膜トランジスタ基板およびその製造方法並びに表示装置 |
| WO2020045089A1 (ja) * | 2018-08-29 | 2020-03-05 | 住友電気工業株式会社 | 複合部材およびその製造方法 |
-
1993
- 1993-07-15 JP JP05174597A patent/JP3116665B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973801B1 (ko) * | 2003-04-23 | 2010-08-03 | 삼성전자주식회사 | 금속 배선의 형성 방법 및 이 금속 배선을 포함하는 박막트랜지스터 표시판 및 그의 제조 방법 |
| JP2011091352A (ja) * | 2009-09-28 | 2011-05-06 | Kobe Steel Ltd | 薄膜トランジスタ基板およびその製造方法並びに表示装置 |
| WO2020045089A1 (ja) * | 2018-08-29 | 2020-03-05 | 住友電気工業株式会社 | 複合部材およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3116665B2 (ja) | 2000-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| TW511294B (en) | Active matrix substrate, display device and method for manufacturing active matrix substrate | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| CN102598230B (zh) | Mofet的掩模层级减少 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| CN101667572A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN109037350A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| JPH0828510B2 (ja) | 薄膜トランジスタの形成方法 | |
| JP3116665B2 (ja) | 積層電極の製造方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| JPH0818058A (ja) | 薄膜トランジスタアレイおよび液晶表示装置 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR101146486B1 (ko) | 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| CN101022093A (zh) | 像素结构的制作方法 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| LAPS | Cancellation because of no payment of annual fees |