JPH0728215B2 - 発振周波数微調整回路 - Google Patents
発振周波数微調整回路Info
- Publication number
- JPH0728215B2 JPH0728215B2 JP60014461A JP1446185A JPH0728215B2 JP H0728215 B2 JPH0728215 B2 JP H0728215B2 JP 60014461 A JP60014461 A JP 60014461A JP 1446185 A JP1446185 A JP 1446185A JP H0728215 B2 JPH0728215 B2 JP H0728215B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- oscillation
- data
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 title claims description 18
- 238000012937 correction Methods 0.000 claims description 16
- 239000013078 crystal Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
本発明は、主に無線通信等で使用される高周波発振器に
おいて、この高周波発振器の発信周波数を細密かつ安定
に可変し得る発振周波数微調整回路に関するものであ
る。
おいて、この高周波発振器の発信周波数を細密かつ安定
に可変し得る発振周波数微調整回路に関するものであ
る。
従来、無線通信機のキャリア発振器、BFO及び段間ミク
サの局部発振器は、概して固定された周波数動作でよい
ため、周波数の安定度の優れた水晶発振器が使用されて
いる。しかしながら、近年においては付加回路の多様化
に伴い、これ等発振周波数を微少範囲（数kHz程度）で
変化させる必要が生じ、水晶発振器の水晶振動子と直列
あるいは並列のリアクタンス（主にコンデンサ）を変化
させて発振周波数を微調整する可変周波数発振器（以
下、VXOと略記する）が使用されることが多く、更に調
整機構と制御範囲の広い可変リアクタンスとして、電圧
制御可変水晶発振器（以下、VCXOと略記する）も使用さ
れている。
サの局部発振器は、概して固定された周波数動作でよい
ため、周波数の安定度の優れた水晶発振器が使用されて
いる。しかしながら、近年においては付加回路の多様化
に伴い、これ等発振周波数を微少範囲（数kHz程度）で
変化させる必要が生じ、水晶発振器の水晶振動子と直列
あるいは並列のリアクタンス（主にコンデンサ）を変化
させて発振周波数を微調整する可変周波数発振器（以
下、VXOと略記する）が使用されることが多く、更に調
整機構と制御範囲の広い可変リアクタンスとして、電圧
制御可変水晶発振器（以下、VCXOと略記する）も使用さ
れている。
しかし、上述のような従来技術において、VXOにしてもV
CXOにしても、周波数可変範囲を狭く制御すれば固定周
波数水晶発振器に近い安定度が得られるが、周波数設定
精度はあまり高くないという欠点があった。 本発明は、従来知られている発振回路の、このような欠
点を改良する目的でなされたものである。
CXOにしても、周波数可変範囲を狭く制御すれば固定周
波数水晶発振器に近い安定度が得られるが、周波数設定
精度はあまり高くないという欠点があった。 本発明は、従来知られている発振回路の、このような欠
点を改良する目的でなされたものである。
本発明は電圧制御発振器（以下、VCOと略す）の出力信
号を直接又は周波数変換するか、あるいは分周して得た
周波数をデジタル計測し、さらに、このデジタル／アナ
ログ（以下、D/Aと略す）変換した後、前記VCOの周波数
可変素子に発振用の制御データと共に補正データとして
加えることにより、発振周波数の微調整を行うようにし
た発振周波数微調整回路であって、上述の従来技術の課
題を解決するものである。
号を直接又は周波数変換するか、あるいは分周して得た
周波数をデジタル計測し、さらに、このデジタル／アナ
ログ（以下、D/Aと略す）変換した後、前記VCOの周波数
可変素子に発振用の制御データと共に補正データとして
加えることにより、発振周波数の微調整を行うようにし
た発振周波数微調整回路であって、上述の従来技術の課
題を解決するものである。
次に、本発明の発振周波数微調整回路を図面に基づいて
説明するが、第１図においてVCO1の出力力周波数は45.0
1〜45.01099MHzであり、基準発振器４（主局部発振器の
PPL回路と共用）の15MHzを逓倍器６により３逓倍した45
MHzと前記VCO1の出力周波数45.01〜45.1099MHzをミクサ
５で混合し、その出力をLPF（ローパスフィルタ）７を
通して差の周波数10.0〜10.99kHzの周波数を取り出す。
この出力を次に分周器８に入力して100分周した100〜10
9.9HzをCPU12のINTへ入力する。この分周した信号の立
ち上がり又は立ち下がりを微分し、そのパルスによって
割り込みと割り込みの間を測定する。従って、この測定
値は10〜9.099mSの周期となる。 一方、VCO1は45.01〜45.01099の間を10Hz間隔の100ステ
ップで変化するように周波数制御データをD/A（１）変
換器10で直流制御電圧に変換して、更にVCO1に接続され
た水晶振動子２と直列又は並列に設けたVCD3へ供給す
る。 他方、周波数制御データとVCO1の発振周波数との関係
は、VCO1の制御電圧／周波数変化及びD/A変換器の変換
効率を含めて、前記周波数変化における最大と最小の制
御データを予め100等分して出力する構成のものがある
が、前記VCO1の制御電圧／周波数変化の関係として完全
な直線変化でないため、中間部では多少の周波数偏差分
が生ずる。そこで、本発明を適用することで誤差分の補
正を行うものであって、補正データ121の出力はD/A
（２）11の50％に保持したおき、補正を必要とする分だ
け変化するよう構成し、かつ、そのための補正データの
設定は次のようにして行う。 （１）周波数変化範囲の中心値である45.0105MHzとする
ための周波数制御データをD/A（１）10を通してVCD3に
加える。 （２）D/A（２）11の補正データの出力は最小値の０に
設定しておき、CPU12のINTに分周器８から入力された分
周データから上述の方法で可変周波数帯の最少値である
周波数f1を求める。 （３）D/A（２）11の補正データの出力を最大にして、
かつ、前項と同様に分周器８からCPU12に供給される分
周データから可変周波数帯の最大値である周波数f2を求
める。 （４）前記周波数f11とf2との周波数差をD/A（２）のス
テップ数で割り更に１ステップ当たりのΔｆをCPU12に
記憶し、これおバックアップしておく。 以上の設定が完了すると、CPU12は周波数制御データを
取り込んでD/A（２）に記憶したデータを出力し、か
つ、前記CPU12のINTへ入力する周波数ｆを測定した結
果、その誤差が許容範囲でなければ前記D/A（２）11の
補正データの出力を訂正して、周波数制御データに基づ
く動作を行くものである。 なお、上述したCPU12の動作のフローチャートを第２図
に示す。
説明するが、第１図においてVCO1の出力力周波数は45.0
1〜45.01099MHzであり、基準発振器４（主局部発振器の
PPL回路と共用）の15MHzを逓倍器６により３逓倍した45
MHzと前記VCO1の出力周波数45.01〜45.1099MHzをミクサ
５で混合し、その出力をLPF（ローパスフィルタ）７を
通して差の周波数10.0〜10.99kHzの周波数を取り出す。
この出力を次に分周器８に入力して100分周した100〜10
9.9HzをCPU12のINTへ入力する。この分周した信号の立
ち上がり又は立ち下がりを微分し、そのパルスによって
割り込みと割り込みの間を測定する。従って、この測定
値は10〜9.099mSの周期となる。 一方、VCO1は45.01〜45.01099の間を10Hz間隔の100ステ
ップで変化するように周波数制御データをD/A（１）変
換器10で直流制御電圧に変換して、更にVCO1に接続され
た水晶振動子２と直列又は並列に設けたVCD3へ供給す
る。 他方、周波数制御データとVCO1の発振周波数との関係
は、VCO1の制御電圧／周波数変化及びD/A変換器の変換
効率を含めて、前記周波数変化における最大と最小の制
御データを予め100等分して出力する構成のものがある
が、前記VCO1の制御電圧／周波数変化の関係として完全
な直線変化でないため、中間部では多少の周波数偏差分
が生ずる。そこで、本発明を適用することで誤差分の補
正を行うものであって、補正データ121の出力はD/A
（２）11の50％に保持したおき、補正を必要とする分だ
け変化するよう構成し、かつ、そのための補正データの
設定は次のようにして行う。 （１）周波数変化範囲の中心値である45.0105MHzとする
ための周波数制御データをD/A（１）10を通してVCD3に
加える。 （２）D/A（２）11の補正データの出力は最小値の０に
設定しておき、CPU12のINTに分周器８から入力された分
周データから上述の方法で可変周波数帯の最少値である
周波数f1を求める。 （３）D/A（２）11の補正データの出力を最大にして、
かつ、前項と同様に分周器８からCPU12に供給される分
周データから可変周波数帯の最大値である周波数f2を求
める。 （４）前記周波数f11とf2との周波数差をD/A（２）のス
テップ数で割り更に１ステップ当たりのΔｆをCPU12に
記憶し、これおバックアップしておく。 以上の設定が完了すると、CPU12は周波数制御データを
取り込んでD/A（２）に記憶したデータを出力し、か
つ、前記CPU12のINTへ入力する周波数ｆを測定した結
果、その誤差が許容範囲でなければ前記D/A（２）11の
補正データの出力を訂正して、周波数制御データに基づ
く動作を行くものである。 なお、上述したCPU12の動作のフローチャートを第２図
に示す。
現在、発振器の周波数を正確かつ安定に発信する方法と
して、PLL制御の発振回路が最も有効で実用的である。
しかし、位相同期に伴う雑音やスプリアス周波数の問題
があり、また大きい周波数ステップの変化が用意である
反面、アナログ的変化に近い小さい周波数ステップを行
うには困難がある。その点、本発明では周波数可変範囲
の狭いVCOを用い、かつ、その周波数制御電圧をデジタ
ルデータよりD/A変換して得ているため、細かい周波数
ステップが容易であり、またCPUにおいて、各周波数ス
テップにおける周波数誤差の監視を行いつつ必要な補正
を加えているので、上述の小さい周波数ステップが極め
て正確に得られるという効果があり、更に比較的簡単な
回路により構成し得るので、基本となるVCOのスプリア
スがなく、しかもC/N比がよいという特徴を備えてい
る。
して、PLL制御の発振回路が最も有効で実用的である。
しかし、位相同期に伴う雑音やスプリアス周波数の問題
があり、また大きい周波数ステップの変化が用意である
反面、アナログ的変化に近い小さい周波数ステップを行
うには困難がある。その点、本発明では周波数可変範囲
の狭いVCOを用い、かつ、その周波数制御電圧をデジタ
ルデータよりD/A変換して得ているため、細かい周波数
ステップが容易であり、またCPUにおいて、各周波数ス
テップにおける周波数誤差の監視を行いつつ必要な補正
を加えているので、上述の小さい周波数ステップが極め
て正確に得られるという効果があり、更に比較的簡単な
回路により構成し得るので、基本となるVCOのスプリア
スがなく、しかもC/N比がよいという特徴を備えてい
る。
第１図は本発明を説明するためのブロック図、第２図は
CPUにより実行される制御プログラムのフローチャート
である。 １……VCO、２……水晶振動子、３……電圧制御可変容
量ダイオード、４……基準発振器、５……ミクサ、６…
…逓倍器、７……LPF、８、９……分周器、１、11……D
/A変換器、12……CPU、121……補正出力データ。
CPUにより実行される制御プログラムのフローチャート
である。 １……VCO、２……水晶振動子、３……電圧制御可変容
量ダイオード、４……基準発振器、５……ミクサ、６…
…逓倍器、７……LPF、８、９……分周器、１、11……D
/A変換器、12……CPU、121……補正出力データ。
Claims (1)
- 【請求項１】制御データに応じて発振周波数を微少範囲
可変させる電圧制御発振手段と、該電圧制御発振手段の
出力周波数と前記制御データに基づいて、一定の周波数
単位ごとの複数の発振周波数補正データを生成してメモ
リに記憶する補正データ生成手段と、前記電圧制御発振
手段を発振させる制御データと希望の発振周波数に可変
させる補正データとをD/A変換して前記電圧制御発振手
段の電圧可変制御素子に供給して発振させ、該電圧制御
発振手段の発振周波数出力は制御データで設定した周波
数の許容範囲か否かを判定し、許容範囲を外れた場合は
許容範囲内になるように訂正した補正データを前記電圧
制御発振手段の電圧可変制御素子に出力するとともにメ
モリの補正データを書き換える訂正手段とを備えたこと
を特徴とする電圧制御発振手段の発振周波数を微調整す
る発振周波数微調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014461A JPH0728215B2 (ja) | 1985-01-30 | 1985-01-30 | 発振周波数微調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014461A JPH0728215B2 (ja) | 1985-01-30 | 1985-01-30 | 発振周波数微調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174823A JPS61174823A (ja) | 1986-08-06 |
| JPH0728215B2 true JPH0728215B2 (ja) | 1995-03-29 |
Family
ID=11861686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014461A Expired - Lifetime JPH0728215B2 (ja) | 1985-01-30 | 1985-01-30 | 発振周波数微調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728215B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5486256A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Frequency control circuit |
-
1985
- 1985-01-30 JP JP60014461A patent/JPH0728215B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174823A (ja) | 1986-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63219225A (ja) | クロック信号発生器 | |
| US7236063B2 (en) | Broadband modulation PLL, and modulation factor adjustment method thereof | |
| JPS5825724A (ja) | 広帯域周波数シンセサイザ | |
| JPS6363137B2 (ja) | ||
| JPH01168122A (ja) | 周波数合成器 | |
| US7587180B2 (en) | FM modulator | |
| JPH0728215B2 (ja) | 発振周波数微調整回路 | |
| JPS59110227A (ja) | 可変周波数クロツク発生器 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPS60149223A (ja) | 温度−周波数特性補正方法 | |
| JPH0555912A (ja) | 掃引発振器 | |
| JPS6319094B2 (ja) | ||
| JP3426045B2 (ja) | シンセサイザ発振器の温度補償方法 | |
| JPS59152735A (ja) | 送受信装置 | |
| JPH0882686A (ja) | リアルタイムクロックの精度向上回路 | |
| SU698111A1 (ru) | Цифровой синтезатор частот | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPH11150475A (ja) | シンセサイザ | |
| JPH0767085B2 (ja) | ルビジウム原子発振器 | |
| WO2000014881A1 (fr) | Procede de commande de la frequence libre d'un oscillateur commande en tension | |
| JPS5820169B2 (ja) | 無線通信機の回路 | |
| JPH09321621A (ja) | 周波数シンセサイザ | |
| JPS5829010B2 (ja) | 周波数シンセサイザ− | |
| JPH07297711A (ja) | パルス信号発生器 | |
| JPH05259903A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |