JPH0728271B2 - バースト監視方式 - Google Patents
バースト監視方式Info
- Publication number
- JPH0728271B2 JPH0728271B2 JP4447286A JP4447286A JPH0728271B2 JP H0728271 B2 JPH0728271 B2 JP H0728271B2 JP 4447286 A JP4447286 A JP 4447286A JP 4447286 A JP4447286 A JP 4447286A JP H0728271 B2 JPH0728271 B2 JP H0728271B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- digital signal
- burst timing
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title description 11
- 238000012544 monitoring process Methods 0.000 title description 11
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，時分割多重通信装置の監視方式に関し，特に
子局において無線信号を出力すべきタイムスロットを示
すバーストタイミングパルスのバースト監視方式に関す
る。
子局において無線信号を出力すべきタイムスロットを示
すバーストタイミングパルスのバースト監視方式に関す
る。
従来使われているバースト監視方式は，第５図に見られ
るように，入力ディジタル信号列１−１〜１−ｎを出力
する端末装置101−１〜101−ｎと，端末101−１〜101〜
ｎからぞれぞれ与えられる入力ディジタル信号列１−１
〜１−ｎを無線側のディジタル信号列２−１〜２−ｎに
変換し，これ等のディジタル信号列を無線信号として出
力すべきタイムスロットを示すバーストタイミングパル
ス３−１〜３−ｎと共に出力するポート回路102−１〜1
02−ｎと,1つ，又は複数のポート回路から出力するディ
ジタル信号列２−１〜２−ｎの多重化とバーストタイミ
ングパルス３−１〜３−ｎの多重化とを行い，多重化さ
れたディジタル信号列４と多重化されたバーストタイミ
ングパルス５とを出力する共通部103と，多重化された
バーストタイミングパルス５の断を検出し，その断検出
結果10を出力する断検出回路107とから構成されてい
る。断検出動作について，第２図のタイムチャートを参
照して説明する。他の子局の無線信号を出力すべきタイ
ムスロットに誤って自局の無線信号を送出しないよう
に、或は子局自身の監視として,1つ，又は複数のポート
回路102−１〜102−ｎより出力されるバーストタイミン
グパルス３−１〜３−ｎ（第２図のａ〜ｎ）を共通部10
3で多重化し，多重化されたバーストタイミングパルス
５（第２図のｋ）に対し断検出を行う。即ち，多重化さ
れたバーストタイミングパルス５が“H"レベル，又は
“L"レベルに固定されると，断検出回路107より断検出
結果10を出力し，障害として検出される。
るように，入力ディジタル信号列１−１〜１−ｎを出力
する端末装置101−１〜101−ｎと，端末101−１〜101〜
ｎからぞれぞれ与えられる入力ディジタル信号列１−１
〜１−ｎを無線側のディジタル信号列２−１〜２−ｎに
変換し，これ等のディジタル信号列を無線信号として出
力すべきタイムスロットを示すバーストタイミングパル
ス３−１〜３−ｎと共に出力するポート回路102−１〜1
02−ｎと,1つ，又は複数のポート回路から出力するディ
ジタル信号列２−１〜２−ｎの多重化とバーストタイミ
ングパルス３−１〜３−ｎの多重化とを行い，多重化さ
れたディジタル信号列４と多重化されたバーストタイミ
ングパルス５とを出力する共通部103と，多重化された
バーストタイミングパルス５の断を検出し，その断検出
結果10を出力する断検出回路107とから構成されてい
る。断検出動作について，第２図のタイムチャートを参
照して説明する。他の子局の無線信号を出力すべきタイ
ムスロットに誤って自局の無線信号を送出しないよう
に、或は子局自身の監視として,1つ，又は複数のポート
回路102−１〜102−ｎより出力されるバーストタイミン
グパルス３−１〜３−ｎ（第２図のａ〜ｎ）を共通部10
3で多重化し，多重化されたバーストタイミングパルス
５（第２図のｋ）に対し断検出を行う。即ち，多重化さ
れたバーストタイミングパルス５が“H"レベル，又は
“L"レベルに固定されると，断検出回路107より断検出
結果10を出力し，障害として検出される。
しかし，このような方式では，多重化されたバーストタ
イミングパルス５に対して断の検出を行なっているの
で，第３図に示すように，例えば２つのポート回路の出
力バーストタイミングパルス（第３図のｌおよびｍ）が
タイミング的に一部，又は全体重なった場合，共通部10
3より多重化されたバーストタイミングパルス５は第３
のｐのように出力され，断検出回路107では異常が検出
されない。又，同様に第４図に示すように，例えばポー
ト回路のバーストタイミングパルス（第４図のｄ）が誤
まってｄ′のように送出されても，断検出回路107では
異常が検出されないという欠点があった。
イミングパルス５に対して断の検出を行なっているの
で，第３図に示すように，例えば２つのポート回路の出
力バーストタイミングパルス（第３図のｌおよびｍ）が
タイミング的に一部，又は全体重なった場合，共通部10
3より多重化されたバーストタイミングパルス５は第３
のｐのように出力され，断検出回路107では異常が検出
されない。又，同様に第４図に示すように，例えばポー
ト回路のバーストタイミングパルス（第４図のｄ）が誤
まってｄ′のように送出されても，断検出回路107では
異常が検出されないという欠点があった。
本発明によるバースト監視方式は,1つの親局と複数の子
局により構成される時分割多重通信システムの子局装置
において，端末装置からディジタル信号列をうけて，無
線側のディジタル信号列に変換し，該信号列を無線信号
として出力すべきタイムスロットを示すバーストタイミ
ングパルスと共に出力する１つ，又は複数のポート回路
と，前記ポート回路より出力されるディジタル信号列と
バーストタイミングパルスとをそれぞれ多重化する共通
部と，前記ポート回路より出力されるべきバーストタイ
ミングパルスの個数を設定する設定回路と，無線フレー
ム周期毎に前記共通部より出力される多重化後のバース
トタイミングパルスの個数を計数する計数回路と，前記
設定回路の設定値と前記計数回路の計数結果とを無線フ
レーム周期毎に比較する比較回路とを有することを特徴
とする。
局により構成される時分割多重通信システムの子局装置
において，端末装置からディジタル信号列をうけて，無
線側のディジタル信号列に変換し，該信号列を無線信号
として出力すべきタイムスロットを示すバーストタイミ
ングパルスと共に出力する１つ，又は複数のポート回路
と，前記ポート回路より出力されるディジタル信号列と
バーストタイミングパルスとをそれぞれ多重化する共通
部と，前記ポート回路より出力されるべきバーストタイ
ミングパルスの個数を設定する設定回路と，無線フレー
ム周期毎に前記共通部より出力される多重化後のバース
トタイミングパルスの個数を計数する計数回路と，前記
設定回路の設定値と前記計数回路の計数結果とを無線フ
レーム周期毎に比較する比較回路とを有することを特徴
とする。
次に，本発明によるバースト監視方式について実施例を
挙げ，図面を参照して説明する。
挙げ，図面を参照して説明する。
第１図は，本発明による実施例の構成を示すブロック図
である。図において,101−１〜101−ｎは端末装置を示
し，入力ディジタル信号列１−１〜１−ｎを出力し,102
はポート回路を示し，端末装置101−１〜101−ｎから送
出された入力ディジタル信号列１−１〜１−ｎを無線側
のディジタル信号列２−１〜２−ｎに変換し，これ等の
ディジタル信号列を無線信号として出力すべきタイムス
ロットを示すバーストタイミングパルス３−１〜３−ｎ
とともに出力する。103は共通部であり,1つ，又は複数
のポート回路102−１〜102−ｎより出力されるディジタ
ル信号列２−１〜２−１とバーストタイミングパルス３
−１〜３−ｎとをそれぞれ多重化し，それぞれ多重化さ
れたディジタル信号列４と多重化されたバーストタイミ
ングパルス５を出力するとともに，無線フレーム周期を
示すフレームパルス６を出力する。また,104は設定回路
であり，固定割当方式（pre−Assinged,又はFixed Assi
nged方式）の場合は，子局初期設定時，或は１つ，又は
複数のポートを新たに増設するときに，また要求割当方
式（Demand Assinged方式）の場合は運用中に，それぞ
れポート回路102−１〜102〜ｎより出力されるべきバー
ストタイミングパルスの個数を設定し，出力側に設定値
７を導入する。105は計数回路であり，フレームパルス
６の周期毎に多重化されたバーストタイミンングパルス
５中のパルスの個数を計数し，計数結果８を出力する。
106は比較回路であり，フレームパルスの６の周期毎に
設定回路104から出力される設定値７と計数回路105から
得られる計数結果８とを比較し，比較結果９を出力す
る。
である。図において,101−１〜101−ｎは端末装置を示
し，入力ディジタル信号列１−１〜１−ｎを出力し,102
はポート回路を示し，端末装置101−１〜101−ｎから送
出された入力ディジタル信号列１−１〜１−ｎを無線側
のディジタル信号列２−１〜２−ｎに変換し，これ等の
ディジタル信号列を無線信号として出力すべきタイムス
ロットを示すバーストタイミングパルス３−１〜３−ｎ
とともに出力する。103は共通部であり,1つ，又は複数
のポート回路102−１〜102−ｎより出力されるディジタ
ル信号列２−１〜２−１とバーストタイミングパルス３
−１〜３−ｎとをそれぞれ多重化し，それぞれ多重化さ
れたディジタル信号列４と多重化されたバーストタイミ
ングパルス５を出力するとともに，無線フレーム周期を
示すフレームパルス６を出力する。また,104は設定回路
であり，固定割当方式（pre−Assinged,又はFixed Assi
nged方式）の場合は，子局初期設定時，或は１つ，又は
複数のポートを新たに増設するときに，また要求割当方
式（Demand Assinged方式）の場合は運用中に，それぞ
れポート回路102−１〜102〜ｎより出力されるべきバー
ストタイミングパルスの個数を設定し，出力側に設定値
７を導入する。105は計数回路であり，フレームパルス
６の周期毎に多重化されたバーストタイミンングパルス
５中のパルスの個数を計数し，計数結果８を出力する。
106は比較回路であり，フレームパルスの６の周期毎に
設定回路104から出力される設定値７と計数回路105から
得られる計数結果８とを比較し，比較結果９を出力す
る。
以下に第１図の実施例の動作について，第２図〜第４図
のタイムチャートを参照して説明する。まず，端末装置
101−１〜101−ｎより出力された入力ディジタル信号１
−１〜１−ｎは，子局内のポート回路102−１〜102−ｎ
により無線側のディジタル信号列２−１〜２−ｎに変換
される。各々のポート回路102−１〜102−ｎから出力さ
れるディジタル信号２−１〜２−ｎは，共通部103によ
って多重化され，ディジタル信号列４となる。一方，各
々ポート回路102−１〜102−ｎは，信号列を無線信号と
して出力すべきタイムスロットが，固定割当方式（pre
−Assinged,またはFixed Assinged方式）の場合は，子
局初期設定時，或は,1つ又は複数のポートを新たに増設
される時に決められ，また要求割当方式（Demand Assin
ged方式）の場合は，運用中に決められるので，それぞ
れこれに対応してバーストタイミングパルス３−１〜３
−ｎ（第２図のａ〜ｎ）を出力する。このとき，各ポー
ト回路より出力されるべきバーストタイミングパルス３
−１〜３−ｎの個数が設定回路104に設定される。
のタイムチャートを参照して説明する。まず，端末装置
101−１〜101−ｎより出力された入力ディジタル信号１
−１〜１−ｎは，子局内のポート回路102−１〜102−ｎ
により無線側のディジタル信号列２−１〜２−ｎに変換
される。各々のポート回路102−１〜102−ｎから出力さ
れるディジタル信号２−１〜２−ｎは，共通部103によ
って多重化され，ディジタル信号列４となる。一方，各
々ポート回路102−１〜102−ｎは，信号列を無線信号と
して出力すべきタイムスロットが，固定割当方式（pre
−Assinged,またはFixed Assinged方式）の場合は，子
局初期設定時，或は,1つ又は複数のポートを新たに増設
される時に決められ，また要求割当方式（Demand Assin
ged方式）の場合は，運用中に決められるので，それぞ
れこれに対応してバーストタイミングパルス３−１〜３
−ｎ（第２図のａ〜ｎ）を出力する。このとき，各ポー
ト回路より出力されるべきバーストタイミングパルス３
−１〜３−ｎの個数が設定回路104に設定される。
各々のポート回路102−１〜102−ｎから出力されるバー
ストタイミングパルス３−１〜３−ｎは共通部103によ
って多重化され，バーストタイミングパルス５（第２図
のｐ）となって出力される。計数回路105は，フレーム
パルス６の周期毎に多重化されたバーストタイミングパ
ルス５中のパルスの個数を計数し，計数結果８を比較回
路106へ出力する。比較回路106は計数結果８と設定回路
104の設定値７とをフレームパルス６の周期毎に比較
し，比較結果９を出力する。即ち，多重化されたバース
トタイミングパルス５が“H"レベル，又は“L"レベルに
固定された場合，パルスは１個も計数されないので，計
数結果８と設定値７とは異なり，比較回路106は比較結
果を出力して障害を検出することができる。
ストタイミングパルス３−１〜３−ｎは共通部103によ
って多重化され，バーストタイミングパルス５（第２図
のｐ）となって出力される。計数回路105は，フレーム
パルス６の周期毎に多重化されたバーストタイミングパ
ルス５中のパルスの個数を計数し，計数結果８を比較回
路106へ出力する。比較回路106は計数結果８と設定回路
104の設定値７とをフレームパルス６の周期毎に比較
し，比較結果９を出力する。即ち，多重化されたバース
トタイミングパルス５が“H"レベル，又は“L"レベルに
固定された場合，パルスは１個も計数されないので，計
数結果８と設定値７とは異なり，比較回路106は比較結
果を出力して障害を検出することができる。
また，第３図に示すように，例えば２つのポート回路の
出力バーストタイミングパルス（第３図のｌおよびｍが
タイミング的に一部，又は全体が重なった場合は，パル
スが２個計数されるべきところ，多重化されたバースト
タイミングパルス５は第３図のｐのようにパルスが１個
として出力されるので，比較回路106で障害を検出する
ことができる。さらに，第４図に示すごとく,dであるべ
きバーストタイミングパルスがｄ′のように出力した場
合も，同様に障害が検出できる。
出力バーストタイミングパルス（第３図のｌおよびｍが
タイミング的に一部，又は全体が重なった場合は，パル
スが２個計数されるべきところ，多重化されたバースト
タイミングパルス５は第３図のｐのようにパルスが１個
として出力されるので，比較回路106で障害を検出する
ことができる。さらに，第４図に示すごとく,dであるべ
きバーストタイミングパルスがｄ′のように出力した場
合も，同様に障害が検出できる。
以上の説明により明らかなように，本発明によれば，多
重化後のバーストタイミングパルスの個数を計数するこ
とにより，バースト監視をより簡単，且つ確実に行うこ
とができ，それによって時分割多重システムの信頼性を
向上すべく得られる効果は大きい。
重化後のバーストタイミングパルスの個数を計数するこ
とにより，バースト監視をより簡単，且つ確実に行うこ
とができ，それによって時分割多重システムの信頼性を
向上すべく得られる効果は大きい。
第１図は本発明によるバースト監視方式の一実施例の構
成を示すブロック図，第２図〜第４図はそれぞれバース
ト監視方式の動作を説明するためのタイムチャート，第
５図は従来のバースト監視方式の構成例を示すブロック
図である。 図において,101−１〜101−ｎは端末装置,102−１〜102
−ｎはポート回路,103は共通部,104は設定回路,105は計
数回路,106は比較回路,107は断検出回路である。
成を示すブロック図，第２図〜第４図はそれぞれバース
ト監視方式の動作を説明するためのタイムチャート，第
５図は従来のバースト監視方式の構成例を示すブロック
図である。 図において,101−１〜101−ｎは端末装置,102−１〜102
−ｎはポート回路,103は共通部,104は設定回路,105は計
数回路,106は比較回路,107は断検出回路である。
Claims (1)
- 【請求項１】１つの親局と複数の子局により構成される
時分割多重通信システムの子局装置において、端末装置
からディジタル信号列をうけて、無線側のディジタル信
号列に変換し、該信号列を無線信号として出力すべきタ
イムスロットを示すバーストタイミングパルスと共に出
力する１つ、又は複数のポート回路と、前記ポート回路
より出力されるディジタル信号列とバーストタイミング
パルスとをそれぞれ多重化する共通部と，前記ポート回
路より出力されるべきバーストタイミングパルスの個数
を設定する設定回路と、無線フレーム周期毎に前記共通
部より出力される多重化後のバーストタイミングパルス
の個数を計数する計数回路と、前記設定回路の設定値と
前記計数回路の計数結果とを無線フレーム周期毎に比較
する比較回路とを有することを特徴とするバースト監視
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4447286A JPH0728271B2 (ja) | 1986-02-28 | 1986-02-28 | バースト監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4447286A JPH0728271B2 (ja) | 1986-02-28 | 1986-02-28 | バースト監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200937A JPS62200937A (ja) | 1987-09-04 |
| JPH0728271B2 true JPH0728271B2 (ja) | 1995-03-29 |
Family
ID=12692456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4447286A Expired - Lifetime JPH0728271B2 (ja) | 1986-02-28 | 1986-02-28 | バースト監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728271B2 (ja) |
-
1986
- 1986-02-28 JP JP4447286A patent/JPH0728271B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200937A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0320882B1 (en) | Demultiplexer system | |
| EP0188117B1 (en) | System for adjusting signal transmission timing in time-division multiplexing signal transmission | |
| JPS592416B2 (ja) | デイジタル相関受信機 | |
| FI72242B (fi) | Foerfarande och kopplingsanordning foer synkronisering vid oeverfoering av digitala kommunikationssignaler | |
| JPS63102517A (ja) | 機器障害信号伝送方式 | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPH0728271B2 (ja) | バースト監視方式 | |
| JPS63253740A (ja) | 多重変換装置の監視システム | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| JP2000502853A (ja) | パリティ保守テストルーチン | |
| JPH0710061B2 (ja) | 多重分離回路 | |
| JPS6367929A (ja) | 通信制御装置 | |
| JP3331461B2 (ja) | Ａｉｓ検出回路 | |
| JPH033427B2 (ja) | ||
| JPS6282835A (ja) | 時分割多方向多重通信方式 | |
| SU1022318A1 (ru) | Устройство телеконтрол дл обнаружени неисправного участка регенерации линий передачи цифровой информации | |
| JPS6036141B2 (ja) | フレ−ム同期回路 | |
| JPH0633727Y2 (ja) | 誤り監視回路 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPH04255129A (ja) | 時分割多重通信回線用制御回路 | |
| JPS63103528A (ja) | タイムスロツトアサインテ−ブル切替制御方式 | |
| JPH0372736A (ja) | フレーム同期方式 | |
| JPS5829233A (ja) | 時分割多方向多重通信装置 | |
| JPH098795A (ja) | フレーム同期方法及び通信装置 | |
| JPS63204934A (ja) | 回線監視装置 |